CN104576840A - 在硅衬底上制备氮化镓led的方法 - Google Patents

Abstract

本发明公开了一种在硅衬底上制备氮化镓LED的方法，该方法包括：步骤1：在硅衬底上制作一层图案，形成表面图案化的硅基底；步骤2：在图案化的硅基底表面上形成纳米级粗糙层；步骤3：对纳米级粗糙的硅表面进行修饰或表面改性；步骤4：然后在经修饰或表面改性后的纳米级粗糙层上自适应生长氮化镓层，以平坦化纳米级粗糙表面；步骤5：外延生长高质量GaN发光层材料；步骤6：台面制作，电极形成，光学薄膜淀积及压线窗口打开；步骤7：硅衬底减薄，热沉形成及高反层制备，划片，检测LED芯片。该制备方法完全与现有常规半导体工艺兼容，利用本发明可以大幅降低LED芯片成本，为新一代LED芯片的生产及广泛应用提供重要支撑。

Description

在硅衬底上制备氮化镓LED的方法

技术领域

本发明涉及半导体固态照明、材料生长及微纳加工工艺领域，尤其涉及纳米粗化硅上氮化镓衬底制备及LED制备方法。

背景技术

LED固态光源消耗能量较同光效的白炽灯减少约80％，成为最重要的节能环保产品之一，已在全球被广泛推广及应用。目前，市场上主流的LED芯片都是在蓝宝石或碳化硅衬底上外延氮化硅制作的，下一步发展的主要瓶颈在于，蓝宝石衬底走向大尺寸的脚步日渐艰难，碳化硅衬底相对昂贵，美国Cree公司正在尝试在4英寸碳化硅晶片制作LED芯片。对于硅衬底上氮化镓，就晶片大小来说，半导体行业的经验可以将晶片大小扩展至12英寸。材料成本、晶片生产成本以及工艺成熟度是基于其它衬底材料的方案望尘莫及的。LUX公司已做过估测，相同尺寸下，硅的材料成本是蓝宝石衬底的八分之一。但是，硅与氮化镓之间的晶格失配会在氮化镓层引入约17％的拉应力，热膨胀失配达50％，导致晶片出现严重的位错密度(～109cm-2)和翘曲现象，特别是当晶片从生长温度(1000℃)降至室温时，翘曲尤为严重，严重影响了原本用来进行硅微纳加工的自动化设备兼容性。这些问题一直困扰着研发人员，相关解决方案也游离于LED以及其它氮化镓器件的商业化大门之外。

为了解决硅上氮化镓层的龟裂，目前主要采用在硅和氮化镓之间插入各种生长缓冲层，如氮化铝、氮化铪、铝镓氮、砷化镓、氧化锌、应变锗硅、磷化硼、氮化硅、氧化硅、氮氧化硅等，用于调节应力。目前能够提供基于硅上氮化镓LED原型器件的都是基于插入生长缓冲层技术，如，美国的Plessey、Bridgelux，日本的Shimei、Toshiba，中国的晶能光电，等。另外，最近的研究显示，采用掩膜技术，在硅和氮化镓之间引入空气间隙，利用侧向外延，可以提高硅上氮化镓质量。

发明内容

(一)要解决的技术问题

由于硅与氮化镓之间的晶格失配和热失配，氮化镓在硅上生长会产生大应力，引起基片翘曲、表面龟裂，无法用于LED芯片制作。使用常规半导体工艺，将硅表面图案化，再使硅表面形成纳米级的粗糙，形成微纳等级结构。通过表面修饰或改性，调节表面状态和外延生长的表面能，通过自适应生长，在纳米级空气隙协助下，获得低应力、低位错密度的氮化镓层，采用简约的硅基半导体工艺，制作高效低成本的LED芯片。本发明的目的在于提供一种纳米粗化硅上氮化镓衬底制备及LED加工方法，用于新一代高效低成本LED芯片。

(二)技术方案

为达到上述目的，本发明提供一种在硅衬底上制备氮化镓LED的方法，该方法包括：

步骤1：在硅衬底上制作一层图案，形成表面图案化的硅基底；

步骤2：在图案化的硅基底表面上形成纳米级粗糙层，其层内包含尺寸为5-100nm的孔洞；

步骤3：对纳米级粗糙的硅表面进行修饰或表面改性；

步骤4：然后在经修饰或表面改性后的纳米级粗糙层上自适应生长氮化镓层，以平坦化纳米级粗糙表面；

步骤5：外延生长高质量GaN发光层材料；

步骤6：台面制作，电极形成，光学薄膜淀积及压线窗口打开；

步骤7：硅衬底减薄，热沉形成及高反层制备，划片，检测LED芯片。

上述方案中，所述衬底是硅片，包括单晶硅、多晶硅和非晶硅。

上述方案中，所述单晶硅衬底包含各种晶面取向，多晶硅和非晶硅可以是生长在各种柔性或非柔性的衬底上。衬底硅可以是各种尺寸，可以是各种掺杂类型及掺杂浓度。

上述方案中，所述衬底的图案化是包括采用各种物理、化学或生物的途径，在硅表面上制作出有序或无序的图形。该图案的作用是提高LED出光效率，增加芯片稳定性，延长使用寿命。

上述方案中，所述的纳米级粗糙的尺寸范围是5至300纳米，包括有序和无序结构。该粗糙层的厚度范围是0至5微米。

上述方案中，所述的纳米级粗糙层包括通过采用ICP-RIE干法刻蚀或者用含硝酸银氢氟酸化学腐蚀的方法而形成。

上述方案中，所述表面修饰或改性包括在粗糙的硅表面上形成氧化物、氮化物、硅氢化，或化学键连接分子层、或覆盖涂附层。

上述方案中，所述表面修饰或改性包括利用氧等离子体处理纳米级粗糙层，使其表面形成硅氧化物层，然后在氮化镓生长温度下退火，形成稳定的表面改性的纳米粗糙层。

上述方案中，所述的利用常规的半导体工艺，在纳米粗化硅表面上采用自适应生长氮化镓层，其厚度范围是0至10微米，在纳米级空气隙作用下，实现的效果是尽可能平坦化纳米级粗糙表面，降低氮化镓层的应力和减少氮化镓层内缺陷数量。

上述方案中，所述的利用MOCVD、MBE、或类似高质量材料生长设备在氮化镓层上生长N型、量子阱、P型材料，构成高质量电致发光层。

上述方案中，依据LED发光光谱，计算得到光学增透膜模型，利用离子束溅射在出光面上淀积光学增透膜，提高出光效率。该光学增透膜同时对发光面进行钝化保护，提高芯片稳定性及增加使用寿命。

上述方案中，依据LED芯片出光特性，利用硅的高热导率，将硅衬底减薄至合理厚度，使硅起到部分热沉作用。在减薄的硅表面上制备光栅结构，并淀积高反膜，增强出光面上光强，提高LED芯片电光效率。背面的高反射光学薄膜同时有钝化保护作用，提高芯片稳定性及增加使用寿命。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1.利用本发明，衬底材料由蓝宝石或碳化硅变成硅(包括单晶、多晶和非晶)，基片尺寸可扩展到12英寸，材料成本降低约10倍。基于硅的微纳工艺已经非常成熟稳定，芯片制作工艺成本大幅减少。

2.利用本发明，将硅表面做纳米级粗糙化，在经表面修饰或改性，形成有效的材料生长缓冲层，可以获得低应力、低位错密度的高质量发光层。硅的导热性能优良，可以直接作为热沉使用，降低芯片工作温度，延长芯片寿命。同时可以在芯片背面硅上制作高反薄膜或光栅结构，在出光面上获得更高的发光效率。

附图说明

为进一步描述本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：

图1-图7是一种纳米粗化硅上氮化镓衬底制备LED的方法示意图。

具体实施方式

请参阅图1-图7所示，本发明提供一种在硅衬底上制备氮化镓LED的方法，包括如下步骤：

步骤1：在衬底100上制作一层图案化微纳结构层101，为提高发光层质量和增加电光转换效率打下基础；所述衬底100是硅片，包括单晶硅、多晶硅和非晶硅；所述衬底100的单晶硅衬底包含各种晶面取向，多晶硅和非晶硅可以是生长在各种柔性或非柔性的衬底上，衬底硅可以是各种尺寸，可以是各种掺杂类型及掺杂浓度；所述图案化结构层101是包括采用各种物理或化学的途径，在硅表面上制作出有序或无序的图形，该图案的作用是提高LED出光效率，增加芯片稳定性，延长使用寿命(如图1所示)。

步骤2：在图案化(或平面)的硅表面上，制作出一层纳米级粗糙的缓冲层102；所述纳米级粗糙的缓冲层102包括多个孔洞，其尺寸范围是5至500纳米，包括有序和无序结构。优选的纳米孔洞尺寸在100-300纳米。该粗糙层102的厚度范围是0至5微米。所采用的制备方法包括各种物理、化学、生物的途径(如图2所示)。

步骤3：对纳米粗糙的硅表面进行修饰或表面改性，形成改性的纳米粗糙层103；所述的表面修饰或改性的方法包括各种物理、化学、生物途径。表面修饰或改性的结果包括粗糙的硅表面上形成氧化物、氮化物、硅氢化，或化学键连接分子层、或覆盖涂附层(如图3所示)。比如，利用氧等离子体在粗糙的硅表面上形成硅氧化物层。

步骤4：生长氮化镓层104，尽可能平坦化纳米级粗糙表面；所述的氮化镓层104利用常规的半导体工艺，在纳米粗化硅表面上白适应生长获得，其厚度范围是0至10微米，在纳米级空气隙作用下，实现的效果是平坦化纳米级粗糙表面，降低氮化镓层的应力和减少氮化镓层内缺陷(如图4所示)。

步骤5：外延生长高质量发光层105；利用MOCVD、MBE、或类似高质量材料生长设备在氮化镓层104上生长N型、量子阱、P型GaN层，构成高质量电致发光层105(如图5所示)。

步骤6：台面制作，电极形成，光学薄膜淀积及压线窗口打开，形成电致发光结构；所述台面制作是将105层N型和P型分离开，分别做电极；106层为形状定义过的透明导电电极，如ITO、AZO等；依据LED发光光谱，计算得到光学增透膜模型，利用离子束溅射在出光面上淀积光学增透膜107，提高出光效率；107层为稳定的氧化物或氮化物，还起到芯片表面钝化保护作用；108层是金属电极，其上的保护层开口，用于芯片压焊(如图6所示)。

步骤7：硅衬底减薄，热沉及高反膜淀积，划片，检测LED芯片；依据LED芯片出光特性，利用硅的高热导率，将硅衬底100减薄至合理厚度，使硅起到部分热沉作用；在减薄的硅衬底上制作光栅层109，淀积高反膜110，增强出光面上光强，提高LED芯片电光效率(如图7所示)。

实施例：

1.采用晶向为<100>的N型电阻率3-7Ω·cm的单晶硅片作为衬底100，用光刻胶做掩膜，用ICP-RIE干法刻蚀制备一层微纳结构的图案化层101，作为LED芯片基底；

2.采用ICP-RIE干法刻蚀或者用含硝酸银氢氟酸化学腐蚀的方法，形成纳米级粗糙层102，其层内包含5至300纳米的无序孔洞，该粗糙层102的厚度是0.5微米；

3.用氧等离子体处理纳米级粗糙层102，使其表面形成硅氧化物层，然后在氮化镓生长温度下退火，形成稳定的表面改性的纳米粗糙缓冲层103：

4.在MOCVD中生长不掺杂的氮化镓，控制快速大量成核，并在较慢速度下白适应生长，形成低应力，并尽可能平坦化纳米级粗糙表面氮化镓层104，厚度约2微米；

5.在上述的MOCVD腔室中，连续生长N型氮化镓、铟镓砷量子阱、P型氮化镓，构建高质量发光层105；

6.用ICP-RIE干法刻蚀台面，使N型和P型氮化镓分离层电注入的两极；沉积ITO透明导电电极，并定义形状，形成106层；用光刻剥离的方法制作压焊用金属电极108；用离子束溅射淀积高透光学薄膜二氧化硅107，同时也是表面钝化保护膜，并在金属电极位置提供金属压焊的开口；

7.用机械研磨、抛光减薄硅衬底100，用光刻和ICP-RIE刻蚀，制作光栅109，再用离子束溅射淀积高反膜二氧化硅110。光刻胶保护后，砂轮划片机划片，丙酮清洗、干燥后，检测分离的LED芯片。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.在硅衬底上制备氮化镓LED的方法，包括：

步骤1：在硅衬底上制作一层图案，形成表面图案化的硅基底；

步骤2：在图案化的硅基底表面上形成纳米级粗糙层，其层内包含尺寸为5-500nm的孔洞；

步骤3：对纳米级粗糙的硅表面进行修饰或表面改性；

步骤4：然后在经修饰或表面改性后的纳米级粗糙层上自适应生长氮化镓层，以平坦化纳米级粗糙表面；

步骤5：外延生长高质量GaN发光层材料；

步骤6：台面制作，电极形成，光学薄膜淀积及压线窗口打开；

步骤7：硅衬底减薄，热沉形成及高反层制备，划片，检测LED芯片。

2.根据权利要求1所述的方法，其特征在于，步骤1中所述硅衬底包括单晶硅、多晶硅或者非晶硅。

3.根据权利要求1所述的方法，其特征在于，其中所述衬底的图案化是包括采用各种物理或化学的途径，在硅表面上制作出有序或无序的图形。

4.根据权利要求1所述的方法，其特征在于，其中所述纳米级粗糙层中所包含的孔洞尺寸为100-300nm。

5.根据权利要求1所述的方法，特征在于，其中步骤2中所述的纳米级粗糙层包括有序或者无序结构，该粗糙层的厚度范围是0.1至5微米。

6.根据权利要求1所述的方法，特征在于，其中步骤2中所述的纳米级粗糙层包括通过采用ICP-RIE干法刻蚀或者用含硝酸银氢氟酸化学腐蚀的方法而形成。

7.根据权利要求1所述的方法，其特征在于，步骤3中的表面修饰或改性包括在粗糙的硅表面上形成氧化物、氮化物、硅氢化，或化学键连接分子层、或覆盖涂附层。

8.根据权利要求1所述的方法，其特征在于，步骤3中的表面修饰或改性包括利用氧等离子体处理纳米级粗糙层，使其表面形成硅氧化物层，然后在氮化镓生长温度下退火，形成稳定的表面改性的纳米粗糙层。

9.根据权利要求1所述的方法，其特征在于，步骤4中利用常规的半导体工艺，在纳米粗化硅表面上采用自适应生长氮化镓层，其厚度范围是0至10微米，在纳米级空气隙作用下，实现的效果是尽可能平坦化纳米级粗糙表面，降低氮化镓层的应力和减少氮化镓层内缺陷。

10.根据权利要求1所述的方法，其特征在于，步骤5利用MOCVD、MBE在氮化镓层上生长N型GaN、GaN量子阱、P型GaN材料，形成电致发光层。