CN104576356A - 一种化学机械研磨的方法 - Google Patents

一种化学机械研磨的方法 Download PDF

Info

Publication number
CN104576356A
CN104576356A CN201310502944.4A CN201310502944A CN104576356A CN 104576356 A CN104576356 A CN 104576356A CN 201310502944 A CN201310502944 A CN 201310502944A CN 104576356 A CN104576356 A CN 104576356A
Authority
CN
China
Prior art keywords
semiconductor substrate
grinding
grinding pad
polishing pad
metal gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310502944.4A
Other languages
English (en)
Other versions
CN104576356B (zh
Inventor
蒋莉
黎铭琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310502944.4A priority Critical patent/CN104576356B/zh
Publication of CN104576356A publication Critical patent/CN104576356A/zh
Application granted granted Critical
Publication of CN104576356B publication Critical patent/CN104576356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了本发明提出了一种化学机械研磨的方法，包括：步骤a，提供半导体衬底，所述半导体衬底上形成有金属栅极；步骤b，将所述半导体衬底置于第一研磨垫上进行研磨，所述第一研磨垫为硬研磨垫，经所述第一研磨垫研磨之后剩余的金属栅极的厚度范围为500埃至1000埃；步骤c，将所述半导体衬底置于第二研磨垫上进行研磨，所述第二研磨垫为软研磨垫，所述第二研磨垫和所述半导体衬底之间的压强范围为0.5PSI至0.8PSI，所述第二研磨垫的旋转速度为110rpm至150rmp，以减少微小的划痕。根据本发明的CMP方法可以获得划痕较少的金属栅极结构以进一步提高了半导体器件的性能和产量。

Description

一种化学机械研磨的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种化学机械研磨的方法。
背景技术
随着半导体集成电路(IC)工业技术日益的成熟，超大规模的集成电路的迅速发展，器件尺寸越来越小，芯片的集成度越来越高。因器件的高密度，小尺寸的要求对半导体工艺影响也日益突出。IC集成度不断的增大需要器件尺寸持续按比例缩小，然而电器的工作电压有时维持不变，使得实际金属氧化物半导体（MOS）器件产生较高的电源消耗。多晶硅和二氧化硅通常被用于形成MOS晶体管的栅极和层间介质。
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅极泄漏增大以及多晶硅栅极出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极（HK/MG）结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由多晶硅虚拟栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电流等问题。
对于更先进的技术节点而言，高k电介质/金属栅极（HK/MG）已被广泛的应用，通常，使用铝来作为金属栅极。在铝金属栅极制造工艺中，铝金属栅极的化学机械研磨（CMP）是半导体器件制造工艺的关键步骤之一。然而，在铝金属是一种材质较软的材料，在经过化学抛光和机械抛光的工艺之后会很容易在铝金属栅极上出现划痕（scratch）。在铝金属栅极表面形成的划痕，将影响半导体器件的性能和可靠性。
在现有技术中，在使用化学机械研磨工艺处理铝金属栅极之后，在铝金属栅极的表面形成两种划痕：第一种是较大的划痕，划痕的长度大于5微米且贯穿整合晶片，部分的划痕的长度大于10微米，如图1A所示，在执行CMP的第一步骤之后形成这些划痕的，所述第一步骤采用硬研磨垫（hard pad），坚硬的硬研磨垫使得晶片的表面形成大的划痕。另一种是微小的划痕，划痕的长度小于5微米，如图1B所示，在执行CMP的最后步骤之后形成这些划痕的，所述最后的步骤采用软研磨垫（soft pad），微小的划痕由一些研磨副产物形成，所述副产物主要包括氢氧化铝（Al（OH）3）
因此，需要了一种新的化学机械研磨的方法，以减少在铝金属栅极表面形成的较大的划痕和微小的划痕。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种化学机械研磨的方法，包括：步骤a，提供半导体衬底，所述半导体衬底上形成有金属栅极；步骤b，将所述半导体衬底置于第一研磨垫上进行研磨，所述第一研磨垫为硬研磨垫，经所述第一研磨垫研磨之后剩余的金属栅极的厚度范围为500埃至1000埃；步骤c，将所述半导体衬底置于第二研磨垫上进行研磨，所述第二研磨垫为软研磨垫，所述第二研磨垫和所述半导体衬底之间的压强范围为0.5PSI至0.8PSI，所述第二研磨垫的旋转速度为110rpm至150rmp，以减少微小的划痕。
优选地，所述金属栅极的材料为金属铝。
优选地，调整所述步骤b和所述步骤c的研磨量以减少在金属栅极表面形成的较大的划痕。
优选地，所述较大的划痕大于5微米，所述微小的划痕小于5微米。
优选地，所述步骤c修正在所述金属栅极表面形成的较大的划痕。
优选地，所述步骤c用于减少副产物对所述金属栅极表面平坦化的影响。
优选地，所述副产物主要为氢氧化铝。
优选地，所述金属栅极与半导体衬底之间还形成有高K介电层。
综上所示，根据本发明的CMP方法可以获得划痕较少的金属栅极结构，根据本发明制造的金属栅极结构与根据现有的方法制作的金属栅极结构的表面相比减少了80%至90%的较大划痕，减少了50%的微小划痕（所述微小划痕的长度大于0.5微米），以进一步提高了半导体器件的性能和产量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1B为根据现有CMP技术在铝金属栅极表面形成的划痕的示意图;
图2A-2B为没有采用本发明的CMP技术在铝金属栅极表面形成的划痕的示意图；
图3A-3B为根据本发明一个实施方式在铝金属栅极表面形成的划痕的示意图；
图4为根据本发明一个实施方式对铝金属栅极进行CMP的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
为了减少在铝金属栅极表面形成的划痕，本发明提出了一种CMP的方法。参照图4，示出了根据本发明一个实施方式对铝金属栅极进行CMP的工艺流程图。
在步骤401中，形成具有Al金属栅极结构的半导体器件，具体的步骤为：首先，在衬底上形成伪栅极，并且然后在衬底中形成源极/漏极区域。之后，在整个衬底之上形成层间电介质(ILD)层，并且使层102平坦化以露出伪栅极。其后，去除伪栅极，从而在ILD层中形成凹槽。
接下来，沉积具有高K介电常数的材料，从而在凹槽中形成栅极绝缘层。在栅极绝缘层上沉积阻挡层。阻挡层可以用来防止后续要形成于其上的材料扩散到栅极绝缘层中。在阻挡层上沉积要与稍后沉积的铝形成铝合金的金属层。金属层可以包括能与Al形成合金的金属，例如钛(Ti)等。
然后，在金属层上沉积铝层。沉积铝层的方法可以包括例如CVD、PVD等。再进行退火，以便至少使金属层的上部与铝层的下部形成铝合金层。所形成的铝合金层的上表面不低于最终要形成的栅极高度。在另一实施例中，在退火之后，整个金属层都可以与铝层形成铝合金。
在步骤402中，执行CMP工艺，具体的，执行CMP的第一研磨步骤。
CMP就是在无尘室的大气环境中，利用机械力对晶圆表面作用，在表面薄膜层产生断裂腐蚀的动力，使晶圆表面趋于平坦化，以便进行后续的工艺步骤(如光刻)。而这部分必须籍由研磨液中的化学物质通过反应来增加其蚀刻的效率。CMP工艺中最重要的两大组件便是研磨液(slurry)和研磨垫(pad)。一般CMP包括三个研磨步骤。
在CMP的第一研磨步骤，在第一研磨垫上对半导体衬底进行粗加工研磨，以形成初步平坦化的半导体衬底的表面。其中，优选地，第一研磨垫为硬研磨垫。
在本发明的实施例中，调整在第一研磨步骤的金属铝层的研磨量，在采用硬研磨垫执行第一研磨步骤之后，在半导体衬底上剩余的金属铝层的厚度从300埃至500埃增加到500埃至1000埃。给第二研磨步骤预留出足够的研磨空间来减少第一研磨步骤在铝金属栅极上形成较大的划痕，所述较大划痕的长度大于5微米且贯穿整合晶片，部分的划痕的长度大于10微米。
优选地，对于在铝金属栅极上形成的较大的划痕，可以通过调节CMP的第一研磨步骤和最后研磨步骤的研磨量，第一研磨步骤采用硬研磨垫，经第一研磨步骤之后在半导体衬底上剩余的金属铝层的厚度从300埃至500埃增加到500埃至1000埃，最后研磨步骤采用软研磨垫，经最后研磨步骤之后修正（correcting）之前研磨步骤形成较大的划痕，这样可以减少80%至90%的较大的划痕，如图2A和图3A所示。
在步骤403中，执行CMP的第二研磨步骤。
在第二研磨垫上进行精加工研磨，为了精确控制研磨终点，用相对较小的材料去除率（MRR）去除剩余的金属铝，在到达研磨终点时为了确保所有层间介质表面上的铝都已经被去除而达到隔离目的，还要进行一定时间的过度抛光处理。
需要说明的是，第一研磨步骤和最后一步研磨步骤之间可以有一步或者多步研磨步骤，也可以第一研磨步骤和最后一步研磨步骤之间没有其他研磨步骤，本领域的技术人员可以根据实际工艺需要选择CMP工艺包括的研磨步骤。
在步骤403中，执行CMP的最后研磨步骤，
在第三研磨垫上对半导体衬底进行研磨，去除阻挡层和一定量的层间电介质以进一步提高表面平坦化程度，减少缺陷。用于减少研磨副产物对所述金属栅极表面平坦化的影响。
在本发明的一具体实施例中，采用软研磨垫执行最后研磨步骤，最后研磨步骤为优化的工艺以减少在铝金属栅极表面的副产物影响铝金属栅极的表面的平坦化，以减少在铝金属栅极表面形成的微小的划痕，所述微小划痕的长度大于0.5微米小于5微米。所述副产物主要为氢氧化铝。
优选的，在执行CMP的最后研磨步骤时，软研磨垫与半导体衬底之间的压强为低下压力（low downforce），低下压力范围为0.5PSI至0.8PSI。其中PSI为本领域常用压强单位，即磅每平方英寸。
优选的，在执行CMP的最后研磨步骤时，软研磨垫具有较高的研磨垫旋转速度（platen rotation speed），所述研磨垫旋转速度范围为110rpm至150rpm。其中rpm为本领域常用单位，即每分钟转速。
在本发明的实施例中，根据最后研磨步骤可以减少50%的微小划痕，所述微小划痕长度大于0.5微米，如图2B和图3B所示。
综上所示，本发明提出了一种化学机械研磨的方法，根据本发明的CMP方法可以获得划痕较少的金属栅极结构，根据本发明制造的金属栅极结构与根据现有的方法制作的金属栅极结构的表面相比减少了80%至90%的较大划痕，减少了50%的微小划痕（所述微小划痕的长度大于0.5微米），以进一步提高了半导体器件的性能和产量。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (8)

1.一种化学机械研磨的方法，包括：
步骤a，提供半导体衬底，所述半导体衬底上形成有金属栅极；
步骤b，将所述半导体衬底置于第一研磨垫上进行研磨，所述第一研磨垫为硬研磨垫，经所述第一研磨垫研磨之后剩余的金属栅极的厚度范围为500埃至1000埃；
步骤c，将所述半导体衬底置于第二研磨垫上进行研磨，所述第二研磨垫为软研磨垫，所述第二研磨垫和所述半导体衬底之间的压强范围为0.5PSI至0.8PSI，所述第二研磨垫的旋转速度为110rpm至150rmp，以减少微小的划痕。
2.如权利要求1所述的方法，其特征在于，所述金属栅极的材料为金属铝。
3.如权利要求1所述的方法，其特征在于，调整所述步骤b和所述步骤c的研磨量以减少在金属栅极表面形成的较大的划痕。
4.如权利要求3所述的方法，其特征在于，所述较大的划痕大于5微米，所述微小的划痕小于5微米。
5.如权利要求1所述的方法，其特征在于，所述步骤c修正在所述金属栅极表面形成的较大的划痕。
6.如权利要求1所述的方法，其特征在于，所述步骤c用于减少副产物对所述金属栅极表面平坦化的影响。
7.如权利要求6所述的方法，其特征在于，所述副产物主要为氢氧化铝。
8.如权利要求1所述的方法，其特征在于，所述金属栅极与半导体衬底之间还形成有高K介电层。
CN201310502944.4A 2013-10-22 2013-10-22 一种化学机械研磨的方法 Active CN104576356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310502944.4A CN104576356B (zh) 2013-10-22 2013-10-22 一种化学机械研磨的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310502944.4A CN104576356B (zh) 2013-10-22 2013-10-22 一种化学机械研磨的方法

Publications (2)

Publication Number Publication Date
CN104576356A true CN104576356A (zh) 2015-04-29
CN104576356B CN104576356B (zh) 2018-05-08

Family

ID=53092135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310502944.4A Active CN104576356B (zh) 2013-10-22 2013-10-22 一种化学机械研磨的方法

Country Status (1)

Country Link
CN (1) CN104576356B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105817991A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW553796B (en) * 1999-11-05 2003-09-21 Nec Electronics Corp Polishing process for use in method of fabricating semiconductor device
CN101208399A (zh) * 2005-06-29 2008-06-25 英特尔公司 用于铝的化学机械抛光的浆液
CN102005409A (zh) * 2009-08-31 2011-04-06 中芯国际集成电路制造(上海)有限公司 双镶嵌结构制作方法
CN102237297A (zh) * 2010-04-29 2011-11-09 武汉新芯集成电路制造有限公司 金属互连结构的制作方法及平坦化工艺
CN102324401A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法
CN102463522A (zh) * 2010-11-18 2012-05-23 中芯国际集成电路制造(上海)有限公司 铝的化学机械抛光方法
CN102554748A (zh) * 2010-12-23 2012-07-11 中芯国际集成电路制造(北京)有限公司 抛光方法
US20120187563A1 (en) * 2011-01-24 2012-07-26 United Microelectronics Corp. Planarization method applied in process of manufacturing semiconductor component
CN102806525A (zh) * 2011-05-31 2012-12-05 中芯国际集成电路制造(上海)有限公司 抛光装置及抛光副产物的去除方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW553796B (en) * 1999-11-05 2003-09-21 Nec Electronics Corp Polishing process for use in method of fabricating semiconductor device
CN101208399A (zh) * 2005-06-29 2008-06-25 英特尔公司 用于铝的化学机械抛光的浆液
CN102005409A (zh) * 2009-08-31 2011-04-06 中芯国际集成电路制造(上海)有限公司 双镶嵌结构制作方法
CN102237297A (zh) * 2010-04-29 2011-11-09 武汉新芯集成电路制造有限公司 金属互连结构的制作方法及平坦化工艺
CN102463522A (zh) * 2010-11-18 2012-05-23 中芯国际集成电路制造(上海)有限公司 铝的化学机械抛光方法
CN102554748A (zh) * 2010-12-23 2012-07-11 中芯国际集成电路制造(北京)有限公司 抛光方法
US20120187563A1 (en) * 2011-01-24 2012-07-26 United Microelectronics Corp. Planarization method applied in process of manufacturing semiconductor component
CN102806525A (zh) * 2011-05-31 2012-12-05 中芯国际集成电路制造(上海)有限公司 抛光装置及抛光副产物的去除方法
CN102324401A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105817991A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法

Also Published As

Publication number Publication date
CN104576356B (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
US8153526B2 (en) High planarizing method for use in a gate last process
CN105336688B (zh) 半导体结构的形成方法
CN104347418A (zh) Mos晶体管的形成方法
CN103531453A (zh) 半导体集成器件及其制作方法
TWI682546B (zh) 高壓金屬氧化物半導體電晶體及其製作方法
TW201611285A (zh) 半導體結構與其製備方法
CN102044426A (zh) 半导体装置及其制造方法
CN105161418B (zh) 一种半导体器件及其制作方法和电子装置
CN102969237B (zh) 形成栅极的方法、平坦化层间介质层的方法
US11217491B2 (en) Replacement gate formation with angled etch and deposition
US9728536B2 (en) Semiconductor devices
US20180166548A1 (en) Structure and formation method of semiconductor device structure with gate structure
CN109545676A (zh) 半导体器件栅极高度平坦化方法
US9337103B2 (en) Method for removing hard mask oxide and making gate structure of semiconductor devices
CN104576356A (zh) 一种化学机械研磨的方法
CN108878358B (zh) 半导体器件及其形成方法
CN105990136A (zh) 半导体装置的制造方法
US7906418B2 (en) Semiconductor device having substantially planar contacts and body
CN105321884A (zh) 金属栅极器件形成方法
CN105097691B (zh) 半导体器件的形成方法
TWI512797B (zh) 應用於半導體元件製程中之平坦化方法
CN105336594A (zh) 半导体结构的形成方法
CN105097692B (zh) 半导体器件的形成方法
CN106328523A (zh) 射频横向双扩散mos器件的制作方法
JP2002367941A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant