CN1045471A - 容错计算机存储器系统以及具有阻塞性能的应用两级错误校正与检测的部件 - Google Patents

Abstract

一个存储器系统包括多个存储器单位，每个单位具有单位级错误校正能力并与一个系统级错误校正功能相联系，存储器可靠性是以提供阻塞单位级错误校正能力的装置而增进的，如响应一个存储器单位中出现的一个不可校正错误。这一与直觉相悖的方法阻塞一个错误校正功能而增进整体存储器系统可靠性，因为它允许应用依赖于可再生错误的存在来进行正常操作的求补码/求重补码算法。因此，在高集成密度中日见必要的片级错误校正系统可以在与系统级错误校正方法互不干涉地的方式下使用。

Description

本发明一般面向容错计算机存储器系统。具体地说，本发明面向应用片级与系统级双重错误校正编码方案的计算机存储器系统。更具体地说，本发明涉及具有片上错误校正能力以及容许再生硬错误的错误校正阻塞装置的存储器片，特别是当这些错误的再生性对于系统级错误复原过程具有重要意义的情况。

由于半导体存储器片是以越来越小的器件尺寸和对应增高的电路组装密度进行研制，附加的错误校正方法，诸如片上错误校正，变得越来越重要了。一般地说，在集成片上的存储器错误属于两种不同的范畴：硬错误与软错误。软错误一般为瞬态事件，诸如那些由背景级阿尔法粒子辐射所引起的或者由造成“弱单元”的参数工艺灵敏度所导致的。弱单元是指那些在特定的电压或数据模式作用下失效的单元，或者反之是对噪声，印刷图象大小或图象跟踪敏感的单元。随着集成片密度的增高，软错误变得更加频繁。因此，增加中的集成片密度提出了对片上错误校正能力的更大需求，特别是对软错误校正。

除了通常能由错误校正编码电路校正的软错误的出现之外，硬错误也同样可能出现。硬错误通常由于包括设备污染在内的不完善制造条件所造成。随着存储器密度的增高，集成片制造中的完善性是非常难于做到的。因此，除了软错误之外，硬错误也可能同时出现。再者，硬错误具有看起来似乎荒谬的优点，即它们一般是能够重复的。然而，正是这些错误的再生性为它们的校正提供了一种机制（见下面）。在存储器系统或集成片上硬错误出现的通常方式之一是“胶着”错误的发生，这便是在存储器地址的一个或多个位上不论存储器单元的特定内容是什么总是连续不断地出现零或一的输出响应。

虽然存在着许多不同的错误校正码可用于或能用于与存储器系统相结合使用，已经用于这一目的最流行码类之一是具有码字间最小距离为4的编码。这种编码能够校正单个错误和检测双错误。这些编码是众所周知且易于实现的，並且具有经过验证的可靠性跟踪记录以及易于制造，特别是在简化电路和使集成片“房地产”的消耗最小方面。明确地说，不论其性质是软的或者是硬的单个错误，对这种编码不成问题。此外，这种编码能检测双错误的存在，不论是硬或软种类的，但一般不能校正它们。在两个软错误的情况下，使用这种编码以及解码技术一般不可能进行校正。然而，在出现两个硬错误或一硬一软错误时，却能把这种编码提供给用于双错误校正的求补码/求重补码算法应用。这一算法也称作双重求补码算法。这一方法在C.L.Chen与M.Y.Hsiao的“应用于半导体存储器的错误校正码-工艺现状评论”一文中得到说明（IBM研究与开发期刊，1984年3月，124-134页）。这一算法借助于硬错误是通常可再生的这一事实。作为这一事实的结果就可能确定错误中位的位置。从这一知识出发，双错误校正实际上能够实现。由此可见，硬错误的可再生性使在不增加码字长度条件下增进能产生硬-硬错误或硬-软错误的信息存储系统的可靠性成为可能。因此，力图消除硬错误再生性的存储器片设计观念同时也为系统级双错误校正设置了障碍，尤其是对于那些围绕着现存的单错误校正与双错误检测编码和电路所设计的系统。

存储器体系结构本身在错误校正考虑中起一定的作用。特别是，通常愿意访问存储器数据中的一个双字（64位），其中该双字的每一位由独立的存储器片提供。这种存储器体系结构在提供可靠性和速度优点上是有用的。错误校正编码方法也行施在数据双字上。本文中，这称作系统级错误校正（与检测）。就是在这一级上使用求补码/求重补码算法来校正硬-硬与硬-软错误，即属于硬种类的双错误。具体地说，这说明一定数量的存储器片是专门为存储冗余编码信息的，典型地是具有奇偶校验或和数校验类型的编码信息。

相应地，可以看出，作为高电路组装密度的后果制造应用片上错误校正与检测能力的存储器系统是令人满意的。单错校正双错检测（SEC/DED）码局限于它们的数据字中只有一位的校正。因为这一原因，当检测到多错误时必须避免任何以及所有的位校正。禁止了数据校正，多错误便不会导致单错校正双错检测系统错误地改变一个好的数据位。在通过片上的ECC系统“写回”时，这一多错误状态便被清除（即，将片上的ECC字连同它的适当校验位传送回DRAM单元的操作），由于合法的校验位是从未改变的数据字生成的。在这一系统中，对数据字完整性的损害只限于原始的多错误。虽然这些错误不再能被检测出，但ECC系统在随后的访问中不会引起数据字的变质。

使用这一方法的后果是片级上的所有错误都表现为软的。制造检验中的坏存储单元检测是有效地以比较期望数据与整个ECC字的模式检验来完成的。出错的位被容易地指明而且受检验的硬件的质量得以容易地被评估。但在实际的存储器操作中，整个ECC字並不从存储器片上读出。再者，一般读出的位数是少的。在片上的数据字出现多错误以后这便极大地增加了丢失错误位的可能性，这些在系统级上可能校正的错误可以导致严重的系统故障。当出现这样一个错误时，随后的存储器操作一般要停止。同时，可知利用系统级错误校正与检测电路来增加存储器可靠性是合乎要求的。便是这种情况产生了被本发明所解决的问题。具体说，能够在系统级上使用求补码/求重补码算法来提高整体存储器系统可靠性，特别是通过校正除此而外不能被校正的双错误是合乎需要的。然而，求补码/求重补码算法取决于再生硬错误的能力。然而，已知片上错误校正能力实际上能够屏蔽与一片给定的集成片相关联硬错误。这一现象的一个更详细的例子在下面说明。于是，本发明是为了解决片级与系统级错误校正系统之间可能存在的对立而提出的。

根据本发明的一个较佳实施例，一个容错计算机存储器系统包括多个独立的存储器单位。每一存储器单位包含多个存储器单元以及单位级错误校正与检测装置。同时存在的还有多个用于指示不可校正错误的出现的单位级装置，这些装置是与存储器单位中的不同单位相关联的。这种不可校正错误指示装置的操作是当出现不可校正错误时阻止单位级错误校正功能。这些存储器单位通过一个系统级寄存器很好地连接在一起，该寄存器从独立的存储器单位中接受数据。存储器系统也理想地包含系统级校正与检测装置，该装置接受来自系统级寄存器的数据。在本发明的较佳实施例中，最好把存储器单位看成是带有片上错误校正及检测装置的独立半导体存储器片。再者，最好把每一集成片看成是提供一个单个位（每次）信息给一个系统级字长寄存器，该字长寄存器同时供有系统级错误校正与检测能力。

本发明的操作的效果之一是当发生一个与一给定的集成片相关联的不可校正错误时，执行一个有效的暂时“片切断”。事实上，在集成片上这样一个错误的出现导致单位级错误校正功能被阻塞，例如，给出一个全零校正子。虽然这几乎肯定会生成随后的系统级错误指示，强制的片错误的再生性质仍然有可能使系统级错误校正与检测电路执行求补码/求重补码校正。尽管事实上在一个存储器单位上本发明阻塞了单位级错误校正，但是由于所造成的强制错误的再生性质，整个存储器系统的可靠性却得到了提高。因此，高度违反直觉的结果是虽然有效地阻塞了一个错误校正部件的功能，然而整体存储器可靠性却得到了增进。

因而，本发明的目的之一乃是增进整体计算机存储器系统的可靠性。

本发明的进一步目的是提供一种容错计算机存储器系统。

本发明的更进一步目的是提供能促进某些片级错误再生性的半导体存储器片设计。

本发明的另一个目的是提供一种既利用单位即片级错误校正与检测又利用系统级错误校正与检测特性的容错存储器系统。

本发明的又一个目的是方便硬-硬与硬-软存储器系统错误的校正与检测。

本发明的又另外一个目的是扩大高密度半导体存储器片在存储器系统中的可用性，特别是通过利用片上错误校正与检测电路。

本发明的又一个进一步目的是当在系统级错误校正编码电路中存在一个不可校正错误时使存储器系统能够应用双重求补码过程来复原数据。

本发明还有一个目的是允许存储器映象图确定“胶着”故障的位置，这种故障一般会被单位级错误校正所屏蔽。

最后，但并非仅止于此，本发明的一个目的是允许带有片上错误校正编码的存储器系统而对硬错误复原更多的数据。

作为本发明的主题是在说明书的结论部份特别指出和明确提出的。然而本发明的组织与实践方法两个方面连同其进一步的目的和优点，可参照下述联系附图所作的说明得到最好的理解，在附图中：

图1是图示一个特别适合于实现双级别错误校正的存储器组织的局部示意性框图;

图2是类似于图1的一个局部框图，但特别示出了为配置在独立存储器单位（片）上提供单位级校正阻塞装置所作的修改。

图1示出了特别适用本发明的一个存储器组织。具体说，图1示出了包括多达72个独立存储器片10的一个计算机存储器组织。然而，应当理解为本发明並不局限于半导体存储器而是可以全面地应用于任何计算机存储器系统，其中多个存储器单位中每一个向一个寄存器提供单一的或多个输出位，並且该系统使用了单位级与系统级错误校正电路。在图1所示的系统中，72个存储器单位10中每一个向系统级或W寄存器25供给单一的位。也可看到，寄存器25通过系统级错误校正电路30供给输出数据。此外，还可以看到，在每一个存储器单位即片10上都配有片级即单位级错误校正电路20。

在图1所示的特定实施例中，可以看到，单元阵列12是以出现在选择字线14上的137位字组成的。在这137位中，128位构成数据位而剩余的9位是奇偶校验位。这已足以提供片上单错误校正与双错误检测。这137位单元阵列信息16是选自字线14並送往片级错误校正电路20的，该电路提供128位经过校正的数据给静态寄存器18。同时也向存储器单位10提供地址域信息（未示出），译码器22利用它来从静态寄存器18中选择一个单一输出位。在集成片1至72中的译码器22的输出被送至寄存器25中的对应单元。这些单元典型地由触发器电路元件构成。具体说，可以看到，系统级寄存器25包含72位信息，其中64位构成数据，8位构成奇偶校验信息。再者，以这一冗余度可能实现单错误校正和双错误检测。编码或者无论在单位级或系统级所使用的检测与校正电路的特定性质基本上与本发明的实践不相干。任何适当的编码均可用于这一目的。

图1中所示的系统的缺点是在一个特定的单元阵列12中出现的诸如“胶着”故障这样的硬错误使得系统级错误校正编码方法不可能使用求补码/求重补码方法来从硬-硬与硬-软错误（即，硬性质的双错误）中复原。再一次说明，图1中所示的存储器系统的特定结构不应当视为是对本发明的限制。具体说，如上面指出的，编码的选择是相对任意的，而所采用的存储器片的数量以及单元阵列12的特定的字组织也是相对任意的。图1的有关特征是围绕着两级错校正能力与存储器单位的独立组织说明的，特别是关于它们向寄存器25输出独立的信息位这一点。

为了更全面地理解与图1中的存储器系统相关联的问题，现在针对能够产生诸如“胶着”故障之类的某些硬错误的这一问题的一个简化了的例子进行考虑。特别是，对每一字包括8位的一个存储器结构进行考虑，前4位为数据位而后4位为奇偶和校验位。特别是，单纯为了说明的目的，假定错误校正码矩阵如下表所示：

10111000

11010100

11100010

01110001

表Ⅰ

並且假定，在所述的存储器阵列的前面两个输出位位置上出现了两个“胶着”故障。如果写入存储器的是4位数据0000，按照上面所提供的矩阵写入阵列的字为00000000。然而，从存储器中读出的数据为1100表示由于两个“胶着”故障而产生的1100错误模式。然而，如果需要存储进存储器阵列的数据是0100，按照上面给出的矩阵所蕴含的奇偶校验矩阵写入阵列的字为01000111。然而，又一次由于在前两个输出位位置上的“胶着”故障，从阵列中读出的字为11000111。然而，由于单位级错误校正能力，从存储器中读出的数据指示为0100清楚地蕴含一个0000的错误模式，因为这是写入存储器的同一模式。从而可知，根据写入存储器的数据，可以从屏蔽“胶着”故障的存在。事实上，这些故障的屏蔽一般会阻碍用于校正硬-硬错误的求补码/求重补码算法的实行。上述情况总结在下表中：

胶着故障    11

写入数据    0000

写入字    00000000

读出数据    1100

错误    1100

写入数据    0100

写入字    01000111

读出字    11000111

读出数据    0100

错误    0000

表Ⅱ

现在把注意力集中到图2上，其中存储器单位10已根据本发明所指出的那样进行了修改。具体说，可以看到，在图2中单位即片级错误校正电路90被用于从校正子生成器91通过与门53和或门56向锁存器55提供一个不可校正错误检测信号，而锁存器55则向片级ECC电路90的译码器92提供一个校正禁止信号。首先集成片被初始化为在片上ECC的“后面”的所有ECC字中具有正确数据及奇偶校验位。在初始化完成以后，SET MODE A信号线被用于设置锁存器52，使得来自校正子生成器91的不可校正错误检测信号能够通过与门53和或门56设置锁存器55，以阻塞单位级错误校正。SET MODE A信号线是按照标准的已知方法使用的，例如对一个或数个存在的输入作用一过载电压，或者是按照新定义的JEDEC标准使用的，在这一标准中 CE与 W在 RE之前激活且RE上的地址被译码以提供SET MODE A输入信号。锁存器55的复位输入R一般与上面所讨论过的SET MODE A输入相同的方式提供。RESET MODE A信号线只复位锁存器55使系统错误复原完成后能返回正常操作以及从阵列中读取数据直至遇到另一个多错误。RESET MODE B，也是用上述方法提供的，用于以禁止来阻塞数据校正功能。SET MODE B也是用前面所讨论的技术来提供的，並用于通过或门56设置锁存器55以禁止片级ECC数据校正来允许存储器位映射。

RESET    MODES    A或B或者SET    MODE    B的使用是用于与系统错误复原相配合，以便来自片上ECC“后面”坏区域中的数据能够得到映射和校正，並应用正常的片保护方法被放置在另一阵列中。SET    MODE    B用于从禁止片上ECC错误校正，以便允许坏数据位置的存储器位映射来进行系统诊断。在方框60中所示的电路表示片上实行本发明所使用的附加电路。

因此，可以看出，来自阵列片12的数据被供给寄存器16，在所示的例中该寄存器能存储137位信息。这137位中包括128个数据位Di（i＝1，2，…，128）和9个错误校正校验位。寄存器16直接将数据位Di供给错误校正器50。此外，寄存器16也将来自单元阵列12的全部137位供给校正子生成器91。校正子生成器91与译码器92的操作是生成一个校正子，在没有错误出现时该校正子为全零。此外，在有错误出现的情况下，校正子生成器91与译码器92的操作是提供一个二进制输出向量，该向量在需要校正错误的位置上的位设置为1。从译码器92输出的指示错误位置的二进制输出向量是以错误校正码专业人员所周知的方法从校正子向量生成的。因而在正常的操作方式中，当检测到一个单个错误时，校正子生成器91和译码器92所生成的输出表示一个有128个位置的向量，其中在该单错误出现的位置上是一个二进制的1。这便使译码器92输出的向量能够与来自寄存器16的数据位Di进行异或运算。例如，如果在位的位置57上指示有一个错误，则数据位D₅₇与来自框90的位的位置E₅₇进行异或运算。如图2所提出的，这一异或运算是在异或框XOR₅₇中进行的。因此，在一个特定的位上发现了一个错误的情况下，错误校正器50中的异或框如条件非门一样地操作而实现校正。

然而，本发明的校正子生成器91向与门53与译码器92提供一个不可校正错误检测信号后，可以从锁存器55接收到返回的一个校正禁止信号，该信号强制地将送往译码器92的输入校正子设置为全零，不管是否在译码进程中存在错误指示。这便导致了片级错误校正偏码电路的阻塞。当校正子被设置为全零时，错误校正器50所执行的异或运算使数据位Di不受任何影响。另一方面，校正禁止信号能够直接作用在译码器92的输出上向校正器50提供一组零校正子位Ei。

在本发明的较佳实施例中，将校正子设置为一个全零值的信号是从片上控制逻辑60发出的。按这个方法，便设置了用于阻塞片上错误校正电路的片上装置。片上错误校正电路的阻塞实际上使得双重补码算法能够在系统级上实行並且还允许进行需要做的存储器诊断映射。当要求能够确定故障存储器单元的出现时，这一功能在存储器测试操作中是十分合乎要求的。

更重要地，这提供了再生硬错误的能力，这对于用于在系统级上硬-硬错误校正时求补码/求重补码算法的正确操作是一种必要的性质。以这种方法，当图2中所示的存储器单位修改被用于一个容错存储器系统时，能够达到更高的系统可靠性。没有这种存储器单位修改，每当在系统级上出现双错误时，数据是不能复原的。有了这种存储器单位修改，所有系统级上的硬-硬和硬-软错误都是可校正的。

从上面所述，应当理解本发明提供了一种提高存储器系统容错能力的机构，尤其是对于包含多个集成电路片的高密度半导体存储器。更特别地，可以看出本申请人已经提出了一种与直觉相悖的方法，在这一方法中阻塞片级存储器系统错误校正功能，以提高总体系统级错误校正能力。从而，申请人应用了强制保留错误以提高错误校正能力这样一种看起来似乎荒谬的方法。因此，可以看出申请人在存储器体系结构与错误校正领域内的重大进步上作出了贡献。进一步可以看出，申请人是以最小的代价和适用于任何应用片上错误校正能力的存储器片的设计来做到这一点的。

虽然本发明在本文中是按照某些较佳实施例进行详细说明的，但对于本领域的技术人员而言，可以进行许许多多的修改和变更。因此，所附的权利要求书的意图是覆盖一切落在本发明的真实精神与范围内一切修改与变更。

Claims (7)

1、一种容错计算机存储器系统，包括多个数字存储器单位並进行操作，以接收地址信息並对此作出响应提供数据信息，其特征在于：

多个单位级错误校正与检测装置，所述装置与所述存储器单位中不同的单位相关联，用于校正与检测自所述存储器单位中的存储器单元读出的数据中的错误；

多个单位级阻塞装置，与所述存储器单位中不同的单位相关联並进行操作以阻塞至少一个关联的单位级校正与检测装置的操作；以及

系统级错误校正与检测装置，接收来自所述存储器单位的数据，所述系统级校正与检测装置可进行操作用以激活所述阻塞装置来校正硬错误。

2、权利要求1的存储器系统，其特征在于所述存储器单位包括半导体存储器片。

3、权利要求1的存储器系统，其特征在于所述单位级校正与检测装置执行单错误校正与双错误检测。

4、权利要求1的存储器系统，其特征在于模式转换装置，可进行操作以控制所述阻塞装置的激活器。

5、一种容错计算机存储器系统，接收地址信息並响应该地址信息提供数据信息，其特征在于：

多个数字存储器单位，每个这种单位具有多个存储器单元以及用于与阻塞所述单位级错误校正与检测装置的装置一起校正和检测自所述存储器单元中读出的数据中的错误的单位级错误校正与检测装置;

系统级错误校正与检测装置从多个所述存储器单位接收数据並能进行操作用以激活所述单位级阻塞装置来校正硬错误。

6、一种数字存储器系统，其特征在于：

一个多级存储器系统具有用于所述级上至少两个不同的级的错误校正检测装置，所述级中的较低一个级能够出现硬和软两种错误;以及

用于在出现多错误时阻塞所述错误校正与检测装置中较低级一个的操作的装置。

7、一种用于增进一个多级存储器系统的可靠性的方法，该存储器系统在所述级的至少两个不同的级上具有错误校正与检测装置，其中所述级的较低一个能够出现硬与软两种错误，其特征在于当出现多错误时阻塞所述错误校正与检测装置中较低级上的一个的操作的步骤。

Images