CN104538406A - 驱动电路结构及其制作方法 - Google Patents

Abstract

本发明提供一种驱动电路结构及其制作方法。该驱动电路结构，配置于一基板上，并包括一第一薄膜晶体管、一第二薄膜晶体管、一第一绝缘层及一第二绝缘层。第一薄膜晶体管具有一第一半导体通道区。第二薄膜晶体管具有一第二半导体通道区。第一绝缘层覆盖第一薄膜晶体管，并具有一开口。开口的面积暴露出第二薄膜晶体管的第二半导体通道区的面积。第二绝缘层配置于第一绝缘层上，覆盖第二薄膜晶体管，并填充开口的面积而覆盖第二半导体通道区的面积。本公开可以不同模式进行操作的薄膜晶体管可同样地具有良好驱动信赖性。

Description

驱动电路结构及其制作方法

技术领域

本发明涉及一种电路结构及其制作方法，且特别涉及一种驱动电路结构及其制作方法。

背景技术

在驱动电路结构中，往往使用多个晶体管来实现所需要的信号传递模式。因此，晶体管的操作信赖性往往是驱动电路结构的重要考量。一般来说，为了达到特定的信号传递模式，驱动电路结构中具有许多个晶体管，且不同晶体管可能采用不同或是相同的模式来驱动。举例而言，有些晶体管采用长期施加正偏压的模式驱动而有些晶体管采用长期施加负偏压的模式驱动。因此，将所有晶体管采用统一规格与条件的制作可能导致某些驱动模式下晶体管的表现良好但另一种驱动模式下的晶体管表现不佳。因此，驱动电路结构仍有改良的空间。

发明内容

本发明提供一种驱动电路结构，具有良好操作信赖性。

本发明提供一种驱动电路结构的制作方法，制作出具有良好操作信赖性的驱动电路结构而不需增加过多成本。

本发明的驱动电路结构，配置于一基板上，并包括一第一薄膜晶体管、一第二薄膜晶体管、一第一绝缘层及一第二绝缘层。第一薄膜晶体管具有一第一半导体通道区。第二薄膜晶体管具有一第二半导体通道区。第一绝缘层覆盖第一薄膜晶体管，并具有一开口。开口的面积暴露出第二薄膜晶体管的第二半导体通道区的面积。第二绝缘层配置于第一绝缘层上，覆盖第二薄膜晶体管，并填充开口的面积而覆盖第二半导体通道区的面积。

本发明的一种驱动电路结构的制作方法，包括：制作一第一薄膜晶体管以及一第二薄膜晶体管于一基板上，其中第一薄膜晶体管具有一第一半导体通道区，而第二薄膜晶体管具有一第二半导体通道区；以及依序形成一第一绝缘层与一第二绝缘层于基板上。第一绝缘层覆盖第一薄膜晶体管，第一绝缘层具有一开口，开口的面积暴露出第二薄膜晶体管的第二半导体通道区的面积，并且第二绝缘层配置于第一绝缘层上，覆盖第二薄膜晶体管，并填充开口的面积而覆盖第二半导体通道区的面积。

基于上述，本发明实施例的驱动电路结构以不同模式进行操作的薄膜晶体管可同样地具有良好驱动信赖性。

为让本公开的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1A至图1C说明本发明一实施例的驱动电路结构的制作方法。

图2为本发明一实施例的驱动电路结构所应用的发光元件的俯视示意图。

图3为本发明另一实施例的驱动电路结构的剖面示意图。

图4为本发明又一实施例的驱动电路结构的剖面示意图。

图5A至图5C说明本发明一实施例的驱动电路结构的制作方法。

图6为本发明一实施例的驱动电路结构所应用的发光元件的俯视示意图。

图7为本发明另一实施例的驱动电路结构的剖面示意图。

图8为本发明一实施例的驱动电路结构所应用的发光元件的俯视示意图。

附图标记说明：

1、2、3：发光元件

10：基板

100、200、300、400、500：驱动电路结构

110、410、510、310：第一薄膜晶体管

110C、120C、310C、320C、410C、420C、510C、520C：半导体通道层

110CH、120CH、310CH、320CH：导体通道区

110D、120D、410D、420D、510D、520D：漏极

110G、120G、410G、420G、510G1、510G2、520G1、520G2：栅极

110S、120S、410S、420S、510S、520S：源极

120、320、420、520：第二薄膜晶体管

130、430、530：第一绝缘层

130A、430A、530A：开口

140、440、540：第二绝缘层

150、450、550：扫描线

160、460、560：数据线

170、470、570：电源线

180、480、580：电容结构

182、184：端

190、490、590：有机发光元件

192：电极

GI、GI1、GI2：栅绝缘层

IL：层间绝缘层

IS1、IS2：蚀刻阻挡图案

S1：第一侧

S2：第二侧

TH1、TH2、V1、V2、V3：接触窗

具体实施方式

图1A至图1C说明本发明一实施例的驱动电路结构的制作方法。在图1A至图1C中，各个膜层的厚度与宽度仅是示意对其进行说明用，并非以此为限。请先参照图1A，制作一第一薄膜晶体管110与一第二薄膜晶体管120于一基板10上，其中第一薄膜晶体管110包括栅极110G、半导体通道层110C、源极110S与漏极110D，且第二薄膜晶体管120包括栅极120G、半导体通道层120C、源极120S与漏极120D。

以本实施例而言，栅极110G与栅极120G皆配置于基板10的同一平面上，而且采用相同的导电层制作而成，但不以此为限。栅极110G与栅极120G上方配置有栅绝缘层GI，使得栅极110G与栅极120G位于基板10与栅绝缘层GI之间。半导体通道层110C与半导体通道层120C配置于栅绝缘层GO上。因此，栅绝缘层GI位于栅极110G与半导体通道层110C之间并且位于栅极120G与半导体通道层120C之间。换言之，栅极110G与栅极120G位于栅绝缘层GI的一第一侧S1，而半导体通道层110C与半导体通道层120C位于栅绝缘层GI的一第二侧S2，且第一侧S1与第二侧S2相对。

源极110S与漏极110D配置于半导体通道层110C上，而源极120S与漏极120D配置于半导体通道层120C上。以本实施例而言，源极110S与漏极110D覆盖并接触部分的半导体通道层110C，并且暴露出半导体通道区110CH。也就是说，半导体通道层110C的部分面积为半导体通道区110CH。第一薄膜晶体管110的第一栅极110G用以控制半导体通道区110CH的致能与否，源极110S与漏极110D通过致能的半导体通道区110CH而彼此导通。源极120S与漏极120D覆盖并接触部分的半导体通道层120C，并且暴露出半导体通道区120CH。也就是说，半导体通道层120C的部分面积为半导体通道区120CH。第二薄膜晶体管120的第一栅极120G用以控制半导体通道区120CH的致能与否，源极120S与漏极120D通过致能的半导体通道区120CH而彼此导通。

就材质而言，栅极110G、栅极120G、源极110S、源极120S、漏极110D与漏极120D可以由导体材料制作而成，例如金属、金属氧化物、金属氮化物或是其他非金属导电材料。制作栅极110G、栅极120G、源极110S、源极120S、漏极110D与漏极120D所用的导电材料层可以是单一材质也可以是复合材质，并且这些构件可以采用多层导电材料堆叠而成。半导体通道层110C与半导体通道层120C可以由氧化物半导体材料制作而成。具体而言，氧化物半导体材料例如为铟镓锌氧化物、氧化锌、氧化铟等。

接着，请参照图1B，在已经形成有第一薄膜晶体管110与第二薄膜晶体管120的基板10上制作一第一绝缘层130。第一绝缘层130覆盖第一薄膜晶体管，并且具有一开口130A，其中开口130A的面积至少暴露出第二薄膜晶体管120的半导体通道区120CH的面积。

此时，第一绝缘层130可以做为第一薄膜晶体管110的保护层。不过，第二薄膜晶体管120的半导体通道区120CH仍暴露出来。因此，请参照图1C，于第一绝缘层130上形成一第二绝缘层140，其中第二绝缘层140覆盖第二薄膜晶体管120而作为第二薄膜晶体管120的保护层。也就是说，第二绝缘层140覆盖第二薄膜晶体管120，并填充了开口130A的面积而覆盖住第一半导体通道区110CH的面积。另外，由图1C可知，第一薄膜晶体管110上除了覆盖有第一绝缘层130，更覆盖有第二绝缘层140，而第二薄膜晶体管120上仅覆盖着第二绝缘层140，以构成驱动电路结构100。

在本实施例中，第一绝缘层130与第二绝缘层140的材质可以依据薄膜晶体管110与120预定要被操作的模式来决定。举例来说，第一薄膜晶体管110在操作过程中预计被长期施加负偏压，而第二薄膜晶体管120在操作过程中预计被长期施加正偏压，则第一绝缘层130为非含铝绝缘层，且第二绝缘层130为含铝绝缘层。另外，第一薄膜晶体管110在操作过程中预计被长期施加正偏压，而第二薄膜晶体管120在操作过程中预计被长期施加负偏压，则第一绝缘层130为含铝绝缘层，且第二绝缘层130为非含铝绝缘层。一般来说，非含铝绝缘层可以由氧化硅层、氮化硅层、氮氧化硅层或其堆叠来构成，而含铝绝缘层例如是由氧化铝层、硅铝氧化物层或其堆叠来构成。

本实施例因应第一薄膜晶体管110与第二薄膜晶体管120预定被操作的方式不同，而在第一绝缘层130中设置开口130A以让第一薄膜晶体管110与第二薄膜晶体管120的保护层由不同绝缘材料制作。如此一来，第一薄膜晶体管110与第二薄膜晶体管120两者都可以具有理想的操作信赖性。举例来说，在一实验例中，以含铝绝缘层作为薄膜晶体管的保护层。若以长期施加正偏压的方式操作此薄膜晶体管长达8.5小时，此薄膜晶体管的馈通电压偏移约为0.29伏特，而若以长期施加负偏压的方式操作此薄膜晶体管长达8.5小时，此薄膜晶体管的馈通电压偏移约为1.41伏特。因此，含铝绝缘层作为薄膜晶体管的保护层，则薄膜晶体管在正偏压下操作较为稳定。在另一实验例中，以非含铝绝缘层作为薄膜晶体管的保护层。若以长期施加正偏压的方式操作此薄膜晶体管长达8.5小时，此薄膜晶体管的馈通电压偏移约为0.9伏特，而若以长期施加负偏压的方式操作此薄膜晶体管长达8.5小时，此薄膜晶体管的馈通电压偏移约为0.22伏特。因此，非含铝绝缘层作为薄膜晶体管的保护层，则薄膜晶体管在负偏压下操作较为稳定。因此，本实施例通过第一绝缘层130与第二绝缘层140的结构设计使得第一薄膜晶体管110与第二薄膜晶体管120都可以具有良好的操作信赖性。

驱动电路结构100可以应用于多种领域中。以下将以驱动电路结构100应用于有机发光元件的驱动电路为例进行说明，但不以此为限。图2为本发明一实施例的驱动电路结构所应用的发光元件的俯视示意图。请参照图2，发光元件1包括第一薄膜晶体管110、第二薄膜晶体管120、第一绝缘层130、第二绝缘层140、一扫描线150、一数据线160、一电源线170以及一电容结构180以驱动一有机发光元件190。第一薄膜晶体管110连接于扫描线150与数据线160，第二薄膜晶体管120连接于电源线170与有机发光元件190，其中扫描线150用以致能第一薄膜晶体管110使数据线160传递的一开关信号通过致能的第一薄膜晶体管110传递至第二薄膜晶体管120；并且第二薄膜晶体管120通过数据线160的开关信号而致能，使电源线170的一电源信号通过致能的第二薄膜晶体管120传递至有机发光元件190。电容结构180的一端182连接于第一薄膜晶体管110与第二薄膜晶体管120之间，而电容结构180的另一端184连接于第二薄膜晶体管120与有机发光元件190之间。发光元件1在此为双晶体管一电容(2T1C)的架构，但有机发光元件190的驱动电路并不以此为限。

具体来说，第一薄膜晶体管110中，栅极110G连接至扫描线150，源极110S连接至数据线160，而漏极110D连接至第二薄膜晶体管120的栅极120G与电容结构180的一端182，其中由第一薄膜晶体管110的漏极110D可以通过接触窗V1连接至第二薄膜晶体管120的栅极120G。第二薄膜晶体管120的源极120S连接于电源线170，而漏极120D则连接于有机发光元件190的电极192以及电容结构180的另一端184，其中有机发光元件190为有机发光二极管时，电极192可以是阴极或是阳极。

在本实施例中，有机发光元件190的电极192由栅极110G、栅极120G、源极110S、源极120S、漏极110D与漏极120D之外的另一导体层所构成，其中电极192可以制作于图1C的第二绝缘层140之上。因此，电极1920通过接触窗V2连接至漏极120D。另外，电容结构180的一端182可与源极110S、120S与漏极110D、120D由相同膜层制作而成，而电容结构180的另一端184可与栅极110G、120G由相同膜层制作而成，因此端182与端184可以通过图1C中的栅绝缘层GI分隔。同时，端184可以通过接触窗V3连接于漏极110D。

由图1C与图2可知，开口130A暴露出半导体通道区120CH的结构使得第一薄膜晶体管110与第二薄膜晶体管120由不同材质的第一绝缘层130与第二绝缘层140所覆盖。因此，第一薄膜晶体管110与第二薄膜晶体管120在驱动有机发光元件190时，虽采用不同模式操作，都可以具有理想的操作信赖性。不过，在其他实施例中，第一绝缘层130的开口130A所暴露的薄膜晶体管也可以选择为连接于扫描线与数据线的晶体管，而本发明不以此为限。

图3为本发明另一实施例的驱动电路结构的剖面示意图。请参照图3，驱动电路结构200大致相似于图1C的驱动电路100，其中两实施例中以相同的标号来表示相同的构件，且相同的构件将不再赘述。具体来说，驱动电路结构200除了驱动电路结构100的所有构件外还包括蚀刻阻挡图案IS1与IS2，其中蚀刻阻挡图案IS1位于半导体通道区110C与第一绝缘层130之间，而蚀刻阻挡图案IS2位于半导体通道区120CH与第二绝缘层140之间。蚀刻阻挡图案IS1与IS2的材质包括氧化硅、氮化硅、氮氧化硅或其组合。

在本实施例中，制作源极110S、120S、漏极110D、120D、第一绝缘层130与第二绝缘层140的过程当中，半导体通道区110CH与120CH都可以受到良好的保护。以第一绝缘层130的制作而言，形成第一绝缘层130的的方法包括先形成一绝缘材料层(未绘示)于基板10上以覆盖第一薄膜晶体管110、第二薄膜晶体管120、蚀刻阻挡图案IS1与蚀刻阻挡图案IS2。接着，图案化绝缘材料层(未绘示)以形成具有开口130A的第一绝缘层130。由于蚀刻阻挡图案IS2覆盖住半导体通道区120CH，绝缘材料层与图案化绝缘材料层所用的蚀刻剂都不会接触或是影响到半导体通道区110CH与120CH。因此，半导体通道区110CH与120CH可以维持原本的品质，不受损坏。

图4为本发明又一实施例的驱动电路结构的剖面示意图。请参照图4，驱动电路结构300大致相似于图1C的驱动电路100，其中两实施例中以相同的标号来表示相同的构件，且相同的构件将不再赘述。具体来说，驱动电路结构300具有的构件相同于驱动电路结构100的所有构件，但是驱动电路结构300的第一薄膜晶体管310与第二薄膜晶体管320中，半导体通道层310C配置于源极110S与漏极110D上方，且半导体通道层320C配置于源极120S与漏极120D上方。半导体通道层310C的上表面定义出半导体通道区310CH且半导体通道层320C的上表面定义出半导体通道区320CH。也就是说，在本实施例中，源极110S的一部分与漏极110D的一部分位于栅绝缘层GI与半导体通道层310C之间，且源极120S的一部分与漏极120D的一部分位于栅绝缘层GI与半导体通道层320C之间。另外，开口130A暴露出半导体通道层320C的整个上表面，即半导体通道区320CH。

上述实施例中，各个晶体管都是底栅型架构，即栅极位于半导体通岛层与基板之间，但不须以此为限。举例来说，图5A至图5C说明本发明一实施例的驱动电路结构的制作方法。在图5A至图5C中，各个膜层的厚度与宽度仅是示意对其进行说明用，并非以此为限。请先参照图5A，基板10上依序制作半导体通道层410C、420C、栅绝缘层GI1、GI2以及栅极410G、420G。半导体通道层410C、栅绝缘层GI1以及栅极410G依序堆叠于基板10上，与门绝缘层GI1位于栅极410G与半导体通道层410C之间。同样地，半导体通道层420C、栅绝缘层GI2以及栅极420G依序堆叠于基板10上，与门绝缘层GI2位于栅极420G与半导体通道层420C之间。栅极410G、420G是由导电材料制作而成，栅绝缘层GI1、GI2由绝缘材料制作而成，而半导体通道层410C、420C由氧化物半导体材料制作而成。

接着，请参照图5B，于基板10上形成第一绝缘层430，且第一绝缘层430具有一开口430A以暴露出半导体通道层420C。此时，栅极420G也被开口430A暴露出来。然后，请参照图5C，在第一绝缘层430上形成第二绝缘层440、源极410S、420S与漏极410D、420D以构成驱动电路结构400。在此，栅极420G接触第二绝缘层440并被第二绝缘层440完全覆盖住。栅极410G与第二绝缘层440之间则夹有第一绝缘层430。源极410S与漏极410D皆贯穿第一绝缘层430与第二绝缘层440以连接至半导体通道层410C。源极420S与漏极420D则贯穿第二绝缘层440以连接至半导体通道层420C。

在本实施例中，栅极410G、半导体通道层410C、源极410S与漏极410D构成第一薄膜晶体管410，而栅极420G、半导体通道层420C、源极420S与漏极420D构成第二薄膜晶体管420。第一绝缘层430在此作为第一薄膜晶体管410的保护层而第二绝缘层440作为第二薄膜晶体管420的保护层，其中第一绝缘层410与第二绝缘层420的材质可以依据第一薄膜晶体管410与第二薄膜晶体管420的操作模式而决定。

具体来说，第一薄膜晶体管410在操作过程中预计被长期施加负偏压，而第二薄膜晶体管420在操作过程中预计被长期施加正偏压，则第一绝缘层430为非含铝绝缘层，且第二绝缘层430为含铝绝缘层。另外，第一薄膜晶体管410在操作过程中预计被长期施加正偏压，而第二薄膜晶体管420在操作过程中预计被长期施加负偏压，则第一绝缘层430为含铝绝缘层，且第二绝缘层430为非含铝绝缘层。一般来说，非含铝绝缘层可以由氧化硅层、氮化硅层、氮氧化硅层或其堆叠来构成，而含铝绝缘层例如是由氧化铝层、硅铝氧化物层或其堆叠来构成。如此一来，第一薄膜晶体管410与第二薄膜晶体管420两者都可以具有理想的操作信赖性。

驱动电路结构400可以应用于多种领域中。以下将以驱动电路结构400应用于有机发光元件的驱动电路为例进行说明，但不以此为限。图6为本发明一实施例的驱动电路结构所应用的发光元件的俯视示意图。请参照图5C与图6，发光元件2包括第一薄膜晶体管410、第二薄膜晶体管420、第一绝缘层430、第二绝缘层440、一扫描线450、一数据线460、一电源线470以及一电容结构480以驱动一有机发光元件490。第一薄膜晶体管410连接于扫描线450与数据线460，第二薄膜晶体管420连接于电源线470与有机发光元件490，其中扫描线450用以致能第一薄膜晶体管410使数据线460传递的一开关信号通过致能的第一薄膜晶体管410传递至第二薄膜晶体管420；并且第二薄膜晶体管420通过数据线460的开关信号而致能，使电源线470的一电源信号通过致能的第二薄膜晶体管420传递至有机发光元件490。发光元件2在此为双晶体管一电容(2T1C)的架构，但有机发光元件490的驱动电路并不以此为限。在其他实施例中，第一绝缘层430的开口430A所暴露的薄膜晶体管也可以选择为连接于扫描线与数据线的晶体管，而本发明不以此为限。

以上实施例皆以单栅极的薄膜晶体管进行说明，但本发明不以此为限。图7为本发明另一实施例的驱动电路结构的剖面示意图。请参照图7，驱动电路500包括第一薄膜晶体管510、第二薄膜晶体管520、层间绝缘层IL、蚀刻阻挡图案IS1、蚀刻阻挡图案IS2、第一绝缘层530以及第二绝缘层540，其中第一薄膜晶体管510与第二薄膜晶体管520都是双栅极薄膜晶体管。

具体而言，第一薄膜晶体管510包括栅极510G1、栅极510G2、半导体通道层510C、源极510S与漏极510D。栅极510G1配置于基板10上并且栅极510G1被栅绝缘层GI覆盖。半导体通道层510C配置于栅绝缘层GI上，使栅极510G与半导体通道层510C位于栅绝缘层GI的相对两侧。蚀刻阻挡图案IS1配置于半导体通道层510C上，而源极510S与漏极510D配置于半导体通道层510C上，其中蚀刻阻挡图案IS1的一部分位于源极510S与半导体通道层510C之间，另一部分位于漏极510D与半导体通道层510C之间，以保护半导体通道层510C不在源极510S与漏极510D的图案化过程受到损伤。层间绝缘层IL覆盖半导体通道层510C、源极510S与漏极510D，而栅极510G2配置于层间绝缘层IL上。在此，栅极510G2通过接触窗TH1连接至栅极510G1，且接触窗TH1贯穿层间绝缘层IL与栅绝缘层GI。

相似地，第二薄膜晶体管520包括栅极520G1、栅极520G2、半导体通道层520C、源极520S与漏极520D。栅极520G1配置于基板10上并且栅极520G1被栅绝缘层GI覆盖。半导体通道层520C配置于栅绝缘层GI上，使栅极520G与半导体通道层520C位于栅绝缘层GI的相对两侧。蚀刻阻挡图案IS2配置于半导体通道层520C上，而源极520S与漏极520D配置于半导体通道层520C上，其中蚀刻阻挡图案IS2的一部分位于源极520S与半导体通道层520C之间，另一部分位于漏极520D与半导体通道层520C之间，以保护半导体通道层520C不在源极520S与漏极520D的图案化过程受到损伤。层间绝缘层IL覆盖半导体通道层520C、源极520S与漏极520D，而栅极520G2配置于层间绝缘层IL上。在此，栅极520G2通过接触窗TH2连接至栅极520G1，且接触窗TH2贯穿层间绝缘层IL与栅绝缘层GI。

另外，第一绝缘层530覆盖第一薄膜晶体管510以作为第一薄膜晶体管510的保护层并且具有一开口530A，其中开口530A至少暴露出第二薄膜晶体管520中半导体通道层520C的面积。第二绝缘层540则配置于第一绝于层530上，填充开口530A的面积，因此第二绝缘层540在此作为第二薄膜晶体管520的保护层。

在第一绝缘层530具有开口530A使第一薄膜晶体管510与第二薄膜晶体管520受到不同材质的保护层保护，则驱动电路结构500中第一薄膜晶体管510与第二薄膜晶体管520可以采用不同模式操作而保有理想的操作信赖性。第一薄膜晶体管510在操作过程中预计被长期施加负偏压，而第二薄膜晶体管520在操作过程中预计被长期施加正偏压，则第一绝缘层530为非含铝绝缘层，且第二绝缘层530为含铝绝缘层。另外，第一薄膜晶体管510在操作过程中预计被长期施加正偏压，而第二薄膜晶体管520在操作过程中预计被长期施加负偏压，则第一绝缘层530为含铝绝缘层，且第二绝缘层430为非含铝绝缘层。一般来说，非含铝绝缘层可以由氧化硅层、氮化硅层、氮氧化硅层或其堆叠来构成，而含铝绝缘层例如是由氧化铝层、硅铝氧化物层或其堆叠来构成。

驱动电路结构500可以应用于多种领域中。以下将以驱动电路结构500应用于有机发光元件的驱动电路为例进行说明，但不以此为限。图8为本发明一实施例的驱动电路结构所应用的发光元件的俯视示意图。请参照图7与图8，发光元件3包括第一薄膜晶体管510、第二薄膜晶体管520、第一绝缘层530、第二绝缘层540、一扫描线550、一数据线560、一电源线570以及一电容结构580以驱动一有机发光元件590。第一薄膜晶体管510连接于扫描线550与数据线560，第二薄膜晶体管520连接于电源线570与有机发光元件590，其中扫描线550用以致能第一薄膜晶体管510使数据线560传递的一开关信号通过致能的第一薄膜晶体管510传递至第二薄膜晶体管520；并且第二薄膜晶体管520通过数据线560的开关信号而致能，使电源线570的一电源信号通过致能的第二薄膜晶体管520传递至有机发光元件590。发光元件3在此为双晶体管一电容(2T1C)的架构，但有机发光元件590的驱动电路并不以此为限。由图7与图8可知，第一绝缘层530的开口530A将第二薄膜晶体管520的面积都暴露出来以让第二绝缘层540作为第二薄膜晶体管520的保护层。如此一来，第一薄膜晶体管510与第二薄膜晶体管520要以不同模式操作时，可以选用不同材料制作第一绝缘层530与第二绝缘层540，以让第一薄膜晶体管510与第二薄膜晶体管520都具有良好的操作信赖性。不过，在其他实施例中，第一绝缘层530的开口530A所暴露的薄膜晶体管也可以选择为连接于扫描线与数据线的晶体管，而本发明不以此为限。

综上所述，本发明实施例的驱动电路结构中，不同操作模式的薄膜晶体管采用不同材质的保护层加以保护。因此，驱动电路结构可以具有理想的操作信赖性。

Claims (10)

1.一种驱动电路结构，配置于一基板上，并包括：

一第一薄膜晶体管，具有一第一半导体通道区；

一第二薄膜晶体管，具有一第二半导体通道区；

一第一绝缘层，覆盖该第一薄膜晶体管，并具有一开口，该开口的面积暴露出该第二薄膜晶体管的该第二半导体通道区的面积；以及

一第二绝缘层，配置于该第一绝缘层上，覆盖该第二薄膜晶体管，并填充该开口的该面积而覆盖该第二半导体通道区的面积。

2.如权利要求1所述的驱动电路结构，其中该第二绝缘层全面覆盖该第一薄膜晶体管与该第二薄膜晶体管。

3.如权利要求1所述的驱动电路结构，其中该第一绝缘层与该第二绝缘层的其中一者为含铝绝缘层，另一者则否。

4.如权利要求3所述的驱动电路结构，其中该第一绝缘层为该含铝绝缘层且该第一薄膜晶体管用以长期施加正偏压，而该第二薄膜晶体管用以长期施加负偏压。

5.如权利要求3所述的驱动电路结构，其中该第二绝缘层为该含铝绝缘层且该第一薄膜晶体管用以长期施加负偏压，而该第二薄膜晶体管用以长期施加正偏压。

6.如权利要求1所述的驱动电路结构，还包括一第一蚀刻阻挡图案与一第二蚀刻阻挡图案，该第一蚀刻阻挡图案位于该第一半导体通道区与该第一绝缘层之间，而该第二蚀刻阻挡图案位于该第二半导体通道区与该第二绝缘层之间。

7.如权利要求1所述的驱动电路结构，其中该第一薄膜晶体管包括一第一栅极、一第一源极、一第一漏极与一第一半导体通道层，该第一半导体通道层的部分面积为该第一半导体通道区，该第一栅极用以控制该第一半导体通道区的致能与否，该第一源极与该第一漏极通过致能的该第一半导体通道区而彼此导通；并且该第二薄膜晶体管包括一第二栅极、一第二源极、一第二漏极与一第二半导体通道层，该第二半导体通道层的部分面积为该第二半导体通道区，该第二栅极用以控制该第二半导体通道区的致能与否，该第二源极与该第二漏极通过致能的该第二半导体通道区而彼此导通。

8.如权利要求7所述的驱动电路结构，还包括一栅绝缘层，该第一栅极与该第二栅极位于该栅绝缘层的一第一侧，而该第一半导体通道层与该第二半导体通道层位于该栅绝缘层的一第二侧，且该第一侧与该第二侧相对。

9.一种驱动电路结构的制作方法，包括：

制作一第一薄膜晶体管以及一第二薄膜晶体管于一基板上，其中该第一薄膜晶体管具有一第一半导体通道区，而该第二薄膜晶体管具有一第二半导体通道区；以及

依序形成一第一绝缘层与一第二绝缘层于该基板上，该第一绝缘层覆盖该第一薄膜晶体管，并具有一开口，该开口的面积暴露出该第二薄膜晶体管的该第二半导体通道区的面积，并且该第二绝缘层配置于该第一绝缘层上，覆盖该第二薄膜晶体管，并填充该开口的该面积而覆盖该第二半导体通道区的面积。

10.如权利要求9所述的驱动电路结构的制作方法，还包括在形成该第一绝缘层与该第二绝缘层之前，先形成一第一蚀刻阻挡图案与一第二蚀刻阻挡图案于该第一半导体通道区以及该第二半导体通道区上。