CN104516843B - 基于fpga的非安装型存储器测试装置 - Google Patents

基于fpga的非安装型存储器测试装置 Download PDF

Info

Publication number
CN104516843B
CN104516843B CN201410340524.5A CN201410340524A CN104516843B CN 104516843 B CN104516843 B CN 104516843B CN 201410340524 A CN201410340524 A CN 201410340524A CN 104516843 B CN104516843 B CN 104516843B
Authority
CN
China
Prior art keywords
data
test
memory
pcie
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410340524.5A
Other languages
English (en)
Other versions
CN104516843A (zh
Inventor
韩永勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniTest Inc
Original Assignee
UniTest Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniTest Inc filed Critical UniTest Inc
Publication of CN104516843A publication Critical patent/CN104516843A/zh
Application granted granted Critical
Publication of CN104516843B publication Critical patent/CN104516843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种基于FPGA的非安装型存储器测试装置，包括：处理器部，执行列举和构形，制作场景，设定设备驱动部；设备驱动部，与主机总线适配器进行通讯；数据引擎部，生成模式数据，从系统存储器访问用户存储的数据，进行测试；系统内存接口部，接收进程所需的数据，并存储测试结果；监控部，监控PCIe处理层的数据包并储存；直接内存存取驱动/地址转换部，若所述设备驱动部对场景进行译码，向主机总线适配器传达命令，则所有数据流执行直接内存存取动作，向根联合体发送内存读取请求；信息输入输出部，向数据引擎部和设备驱动部传达；PCIe IP部，为PCI Express逻辑的SW IP；开关部；被测设备部；内存部。

Description

基于FPGA的非安装型存储器测试装置
技术领域
本发明涉及一种运用基于PCI Express(PCIe)的固态硬盘测试(SSD TEST)设备的驱动机制，更加详细而言，涉及一种基于现场可编程门阵列(field-programmable gatearray，FPGA)，而非基于PC的非安装型测试装置。
背景技术
现在，高速存储器(High Speed Storage)中固态硬盘(Solid State Drive；SSD)备受关注。其中，基于PCI Express的固态硬盘与SAS SATA相比拥有大量的通讯处理能力，因此不仅扩大到如数据中心的企业用服务器，还扩大到个人固态硬盘市场。
另一方面，有关测试存储器的装置，除韩国公开专利10-2010-011469号(以下称为“现有技术文献”)以外，还有多个被申请和公开。
所述现有技术，包括：存储器接口部，其维持与存储器(storage)的连接；用户接口部，其从用户接收用于所述存储测试的测试条件；测试模式生成部，其生成与从所述用户接收的所述测试条件对应的用于所述存储器测试的测试模式(test pattern)；以及测试控制部，其通过所述测试模式控制所述存储器的测试。
但是，包括现有技术文献的现有测试装置，为了检测出闪存阵列的不良(Fail)逻辑块地址(Logic Block Address：LBA)，执行向固态硬盘装置(SSD Device)写入特定模式的数据，重新读取，来比较数据是否有效。这种装置中，将模式数据生成器和从模式生成器生成的数据存储于缓冲器(期望数据缓冲器，expected data buffer)。该存储数据从固态硬盘装置重新读取数据，与该数据缓冲器中的内容进行比较，来判断是否不良。这种方式存在缓冲器可用容量受限的问题。
现今固态硬盘的容量达到数百千兆。为了测试这种装置而扩展期望数据缓冲器的大小，会引起多种制约事项。例如，如果制定过小，则以小的数据模块进行数据读取/写入(dataRead/Write)，因此整体测试时间延长。如果制定过大，虽然性能提高，但要求从系统的观点来说无法容纳的存储容量。
并且，在基于安装的测试环境的情况下，与基于安装的测试环境相比，存在对测试设备驱动程序的命令处理的响应时间和测试时间延长的问题。
发明内容
(一)要解决的技术问题
本发明涉及一种运用基于PCI-Express的固态硬盘测试装置的驱动机制，更加详细而言，涉及一种基于FPGA而非基于PC的非安装型存储器测试装置硬件驱动机制。
具体地，其目的在于，提供一种与安装系统不同，以固态硬盘运用为目的，将所有系统的资源构成硬件，因此与基于安装的测试环境相比，在测试设备驱动的命令处理时，能够确保更快的响应时间和更快的测试时间，在同一时间内能够测试大量固态硬盘的装置。
(二)技术方案
为了实现上述技术问题的本发明涉及一种基于FPGA的非安装型存储器测试装置，包括：处理器部，其作为在FPGA内部构成的微处理器，执行对根联合体(Root complex：RC)以下PCIe总线树(bus tree)的装置的列举(Enumeration)和构形(Configuration)，制作用于测试的场景(scenario)，设定设备驱动部(Device Driver)，以便进行测试；设备驱动部，其作为基于所述处理器部制作的测试场景，生成用于存储装置的高级技术附件(AdvancedTechnology Attachment，ATA)命令的模块，与包括管理存储装置的高级主控接口(Advanced Host Controller Interface：AHCI)的主机总线适配器(Host BridgeAdapter,HBA)进行通讯；数据引擎部，其生成用于测试的模式数据，从系统存储器访问用户存储的数据，来进行测试；系统内存接口部，其接收进程所需的数据，以便所述处理器部和数据引擎部访问内存部而能够进行测试，并存储测试结果；监控部，其在测试不良发生时，监控PCIe处理层的数据包(Packet)并储存；直接内存存取驱动/地址转换部，若所述设备驱动部对场景进行译码，并通过PCIe总线向主机总线适配器传达命令，则所有数据流执行成为主机总线适配器主令(Master)的直接内存存取动作，向包括设备驱动部的根联合体发送内存读取请求(Memory Read Request，Mrd)；信息输入输出部，所述直接内存存取驱动/地址转换部的解读结果，在传达至Bus ConRC的TLP为信息的情况下，将其传达给数据引擎部和设备驱动部；PCIe IP部，其为PCI Express逻辑的SW IP；开关部，其与所述PCIe IP部连接，构成被测设备(DUT)部；被测设备部，其作为被测装置，是包括主机总线适配器，与PCIe直接连接的存储器；内存部，其存储用于测试的数据，存储测试期间生成的记录。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述处理器部在测试结束的情况下，从所述设备驱动部接收关于是否出错及成功的结果；在发生错误的情况下，访问(access)PCIe的TLP和设备错误信息。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述设备驱动部的命令包括：用于读取/写入(Read/Write)的数据缓冲器(Data Buffer)的基地址(baseaddress)和尺寸(size)，存储装置(固态硬盘)的逻辑块地址信息。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述制作场景的信息，包括测试顺序所需的信息和制定命令所需的信息中的至少一个，所述测试顺序所需的信息包括执行整个测试场景的的时间、逻辑块地址模式(顺次模式或随机访问模式)、数据模式(Data pattern)、命令队列深度(Command Queued Depth)，所述制定命令所需的信息分别为制定用于基于高级主控接口的PCIe存储器(固态硬盘)的高级技术附件命令和用于基于小型计算机系统接口(Small Computer System Interface，SCSI)的PCIe存储器(固态硬盘)的命令所需的信息。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述数据引擎部包括：模式数据生成模块，其生成写入固态硬盘所需的数据，在执行读取和比较(Read&compare)动作时，生成期望数据(Expected Data)；比较模块，其在执行读取和比较动作时，比较通过模式数据生成模块生成的期望数据与作为主机总线适配器内存写入请求(MemoryWrite Request，Mwr)的数据的从固态硬盘读取的数据，来判断相应逻辑块地址的数据是否相同；不良记录存储模块，其在所述比较部的判断结果为不同的情况下，存储不良信息；以及系统内存输入模块，其接收用户通过所述系统内存接口部存储的数据。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述直接内存存取驱动/地址转换部接收关于主机总线适配器的结束点(EndPoint，EP)向根联合体发送的请求的信息，向所述设备驱动部和数据引擎部传达。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述直接内存存取驱动/地址转换部在所述设备驱动部向主机总线适配器的缓存器(Register)传达用于访问的内存写入请求(Memory Write Request，Mwr)数据包传达标记(flag)时，对该标记进行译码，使根联合体完成向主机总线适配器的缓存器的写入，若为了请求命令头(Commandheader)信息，所述主机总线适配器向根联合体传输内存读取请求数据包，将该数据包连接于所述设备驱动部，所述设备驱动部解读并连接数据包，以便能够将相应信息传输至Cpld(Completion with Data)数据包。
并且，本发明的基于FPGA的非安装型存储器测试装置的特征为，所述开关部在构成于根联合体的带宽(Bandwidth)内的情况下，利用多个开关，来扩展PARA数。
(三)有益效果
根据如上所述的本发明，与安装系统不同，以固态硬盘运用为目的，所有系统的资源构成硬件，因此与基于安装的测试环境相比，在测试设备驱动的命令处理时，具有能够确保更快的响应时间和更快的测试时间，以相同时间为基准能够测试大量的固态硬盘的效果。
附图说明
图1是示意地表示本发明的基于FPGA的非安装型存储器测试装置的整体结构图。
图2是表示本发明的处理器部制作的场景信息的例示图。
图3是表示在本发明的处理器部访问处理层数据包日志(packet log)的记录的例示图。
图4是表示利用本发明的开关与被测设备部连接的方式的例示图。
图5是表示利用本发明的多个开关来扩展法拉的方式的例示图。
附图标记说明
100：处理器部 200：设备驱动部
300：数据引擎部 400：系统内存接口部
500：监控部 600：直接内存存取驱动/地址转换部
700：信息输入输出部 800：PCIe IP部
900：开关部 1000：被测设备部
1100：内存部
具体实施方式
通过以下参照附图的详细的说明，更明确本发明的具体特征及优点。在此之前，需注意当判断有关本发明的公知技术及其组成的具体的说明，可能对本发明的主旨造成不必要的混淆的情况下，省略其具体说明。
以下，参照附图，对本发明进行详细的说明。
如下所述，参照图1至图5，对本发明的基于FPGA的非安装型存储器测试装置进行说明。
图1作为示意地表示本发明的基于FPGA的非安装型存储器测试装置的整体结构图，如图所示，由处理器部100、设备驱动部200、数据引擎部300、系统内存接口部400、监控部500、直接内存存取驱动/地址转换部600、信息输入输出部700、PCIe IP部800、开关部900、被测设备部1000以及内存部1100构成。
处理器部100作为在FPGA内部构成的微处理器(Embedded Processor Unit：EPU)，执行对根联合体以下PCIe总线树的装置的列举和构形，制作用于测试的场景，设定设备驱动部200，以便进行测试。
在测试结束的情况下，从所述设备驱动部200接收关于是否出错及成功的结果，在发生错误的情况下，访问PCIe的TLP和设备错误信息。
设备驱动部200作为基于处理器部100制作的测试场景，生成用于存储装置(固态硬盘，硬盘)的高级技术附件命令的模块，与管理存储装置的如高级主控接口的主机总线适配器进行通讯。
这种命令包括用于读取/写入的数据缓冲器的基地址和尺寸，存储装置(固态硬盘)的逻辑块地址信息。利用该信息，主机总线适配器执行用于读取或写入存储装置(固态硬盘)的直接内存访问(Direct Memory Access：直接内存存取)动作。
图2中的1表示处理器部100制作的场景的信息，一个场景由N个DW缓存器构成。存在0～N个这种场景插槽，并存在出发点(Start Point)和截止点(Stop Point)。
通过这种结构，能够制作多种测试场景。
制作场景的信息(参照图2中的1)存储测试顺序所需的信息和制定命令所需的信息，所述测试顺序所需的信息包括执行整体测试场景的时间、逻辑块地址模式(顺次模式或随机访问模式)、数据模式、命令队列深度等，所述制定命令所需的信息分别为制定用于基于高级主控接口的PCIe存储器(固态硬盘)的高级技术附件命令和用于基于小型计算机系统接口的PCIe存储器(固态硬盘)的命令所需的信息。若开始测试，则执行从出发点到结束点的测试场景。
数据引擎部300执行生成用于测试的模式数据，从系统内存访问用户存储的数据，来进行测试的功能，如上述图1所示，包括模式数据生成模块310、比较模块320、不良记录存储模块330以及系统存储输入模块340。
具体地，模式数据生成模块310生成写入固态硬盘所需的数据，在执行读取和比较动作时，生成期望数据。
此时，模式数据生成模块310通过利用向逻辑块地址和直接内存存取驱动/地址转换部600请求的内存地址生成的种子(Seed)值生成随机数据。
更具体地，模式数据生成模块310生成写入固态硬盘所需的数据，在执行读取和比较动作时，生成期望数据。并且，执行写入动作时，通过直接内存存取驱动/地址转换部600接收内存读取请求(request)。
在该数据包中积累请求数据量，请求数据量积累至1-扇区(sector)时，合并请求的地址和命令的逻辑块地址，生成种子，将逻辑复位。
此时，只要种子因子(Seed Factor)相同，相应逻辑块地址存储始终以相同种子值生成的随机数据，因此与随机、顺次逻辑块地址无关，存储相同的数据。
因此，无需用于存储期望数据的另设的内存。在此，种子因子 是指相加基本种子值，避免逻辑块地址始终存储相同的模式数据的变数。
比较模块320将执行读取和比较动作时，比较通过模式数据生成模块310生成的期望数据与主机总线适配器内存写入请求的数据即在固态硬盘读取的数据，来判断相应逻辑块地址的数据是否相同，在不相同的情况下，将不良信息存储于不良记录存储模块330中。即，不良记录存储模块330中存储发生不良的逻辑块地址和期望数据以及读取数据等。
系统内存输入模块340接收用户通过系统内存接口部400存储的数据。
系统内存接口部400接收进程所需的数据，以便所述处理器部100和数据引擎部300访问内存部1100而能够进行测试，并存储测试结果。
监控部500在发生测试不良时，监控并存储PCIe处理层的数据包，能够在处理器部100进行访问。图3是表示处理器部100访问处理层数据包日志的记录的例示图。
直接内存存取驱动/地址转换部600中，若所述设备驱动部200对场景进行译码，并通过PCIe总线向主机总线适配器传达命令,则所有数据流执行成为主机总线适配器主令的直接内存存取动作，向包括设备驱动部200的根联合体发送内存读取请求。此时，数据引擎部300对主机总线适配器请求的地址进行数据传达。
并且，直接内存存取驱动/地址转换部600接收主机总线适配器的结束点向根联合体发送的请求的信息，向所述设备驱动部200和数据引擎部300传达。
例如，设备驱动部300传达用于访问主机总线适配器的缓存器的内存写入请求数据包传达标记时，对该标记进行译码，使根联合体完成向主机总线适配器的缓存器写入。
之后，主机总线适配器为了请求命令头(Command Header)信息，向根联合体传输内存读取请求数据包，将该数据包连接于设备驱动部200，所述设备驱动部200解读并连接数据包，以便能够将相应信息传输至Cpld(Completion with Data)数据包。
信息输入输出部700中直接内存存取驱动/地址转换部600的解读结果为在传达至Bus ConRC的TLP为信息的情况下，将其传达给数据引擎部300和设备驱动部200。并且，信息输入输出部700将在处理器部100中执行的用于总线构成(Configuration)的cfg-tlp进行连接。
PCIe IP部800为PCI Express逻辑的SW IP。
开关部900与所述PCIe IP部800连接，构成被测设备部1000。
图4是表示利用本发明的开关与被测设备部连接的方式的例示图，图5是表示利用本发明的多个开关来扩展法拉的方式的例示图。
此时，能够在根联合体的带宽内构成的情况下(参照图4)，可以为利用多个开关，来扩展法拉(PARA，能够一次全部测试的存储数量)的结构(参照图5)。
被测设备部1000作为被测装置(Device Under Test：DUT)，是包括主机总线适配器，与PCIe直接连接的存储器。
内存部1100存储用于测试的数据，存储测试期间产生的记录。
另一方面，简单查看利用如上所述的测试装置的测试过程如下。首先，处理器部100执行PCIe总线树的装置的列举和构形，制作用于测试的场景，设定设备驱动部200，进行测试。在测试结束的情况下，接收测试是否出错，并存储错误信息，在没有发生错误的情况下，存储测试完成信息。
以上针对用于例举说明本发明的技术思想的优选实施例进行了说明和图示，但本发明并不局限于如上进行图示说明的完全不变的构成及作用，所属领域的技术人员可以理解为在不脱离技术思想主旨范围内能够对本发明进行多种变更及修改。因此，所有这种适当的变更及修改和等价物，也应视为属于本发明的范围。

Claims (7)

1.一种基于FPGA的非安装型存储器测试装置，其包括：
处理器部(100)，其作为在FPGA内部构成的微处理器，执行对根联合体以下PCIe总线树的装置的列举和构形，制作用于测试的场景，设定设备驱动部(200)，以便进行测试；
设备驱动部(200)，其作为基于所述处理器部(100)制作的测试场景，生成用于存储装置的高级技术附件命令的模块，与包括管理存储装置的高级主控接口的主机总线适配器进行通讯；
数据引擎部(300)，其生成用于测试的模式数据，从系统存储器访问用户存储的数据，来进行测试；
系统内存接口部(400)，其接收进程所需的数据，以便所述处理器部(100)和数据引擎部(300)访问内存部(1100)而能够进行测试，并存储测试结果；
监控部(500)，其在发生测试不良时，监控PCIe处理层的数据包并储存；
直接内存存取驱动/地址转换部(600)，若所述设备驱动部(200)对场景进行译码，并通过PCIe总线向主机总线适配器传达命令,则所有数据流执行成为主机总线适配器主令的直接内存存取动作，向包括设备驱动部(200)的根联合体发送内存读取请求；
信息输入输出部(700)，所述直接内存存取驱动/地址转换部(600)的解读结果，在传达至Bus ConRC的TLP为信息的情况下，将其传达给数据引擎部(300)和设备驱动部(200)；
PCIe IP部(800)，其为PCI Express逻辑的SW IP；
开关部(900)，其与所述PCIe IP部(800)连接，构成被测设备部(1000)；
被测设备部(1000)，其作为被测装置，是包括主机总线适配器，与PCIe直接连接的存储器；
内存部(1100)，其存储用于测试的数据，存储测试期间生成的记录，
所述处理器部(100)在测试结束的情况下，从所述设备驱动部(200)接收关于是否出错及成功的结果，在发生错误的情况下，访问PCIe的TLP和设备错误信息，
所述处理器部(100)包括N个场景插槽，各个场景存储于所述场景插槽内的DW缓存器中。
2.根据权利要求1所述的基于FPGA的非安装型存储器测试装置，其特征在于，所述设备驱动部(200)的命令包括：用于读取/写入的数据缓冲器的基地址和尺寸，存储装置即固态硬盘的逻辑块地址信息。
3.根据权利要求1所述的基于FPGA的非安装型存储器测试装置，其特征在于，制作场景的信息，包括测试顺序所需的信息和制定命令所需的信息中的至少一个，所述测试顺序所需的信息包括执行整个测试场景的时间、逻辑块地址模式即顺次模式或随机访问模式、数据模式、命令队列深度，所述制定命令所需的信息分别为制定用于基于高级主控接口的PCIe存储器即固态硬盘的高级技术附件命令和用于基于小型计算机系统接口的PCIe存储器即固态硬盘的命令所需的信息。
4.根据权利要求1所述的基于FPGA的非安装型存储器测试装置，其特征在于，所述数据引擎部(300)包括：
模式数据生成模块(310)，其生成写入固态硬盘所需的数据，在执行读取和比较动作时，生成期望数据；
比较模块(320)，其在执行读取和比较动作时，比较通过模式数据生成模块(310)生成的期望数据与从固态硬盘读取的作为主机总线适配器内存写入请求数据的数据，来判断相应逻辑块地址的数据是否相同；
不良记录存储模块(330)，其在所述比较模块(320)的判断结果为不同的情况下，存储不良信息；
系统内存输入模块(340)，其接收从所述系统内存接口部(400)接收用户存储的数据。
5.根据权利要求1所述的基于FPGA的非安装型存储器测试装置，其特征在于，所述直接内存存取驱动/地址转换部(600)接收关于主机总线适配器的结束点向根联合体发送的请求的信息，向所述设备驱动部(200)和数据引擎部(300)传达。
6.根据权利要求1所述的基于FPGA的非安装型存储器测试装置，其特征在于，所述直接内存存取驱动/地址转换部(600)在所述设备驱动部(200)向主机总线适配器的缓存器传达用于访问的内存写入请求数据包传达标记时，对该标记进行译码，使根联合体完成向主机总线适配器的缓存器的写入，若为了请求命令头信息，所述主机总线适配器向根联合体传输内存读取请求数据包，将该数据包连接于所述设备驱动部(200)，所述设备驱动部(200)解读并连接数据包，以便能够将相应信息传输至Cpld数据包。
7.根据权利要求1所述的基于FPGA的非安装型存储器测试装置，其特征在于，所述开关部(900)构成于根联合体的带宽内时，利用多个开关，来扩展PARA数。
CN201410340524.5A 2013-09-30 2014-07-17 基于fpga的非安装型存储器测试装置 Active CN104516843B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0116139 2013-09-30
KR1020130116139A KR101561854B1 (ko) 2013-09-30 2013-09-30 Fpga 기반의 비실장형 스토리지 테스트 장치

Publications (2)

Publication Number Publication Date
CN104516843A CN104516843A (zh) 2015-04-15
CN104516843B true CN104516843B (zh) 2018-04-20

Family

ID=52792173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410340524.5A Active CN104516843B (zh) 2013-09-30 2014-07-17 基于fpga的非安装型存储器测试装置

Country Status (2)

Country Link
KR (1) KR101561854B1 (zh)
CN (1) CN104516843B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965356B2 (en) * 2016-09-02 2018-05-08 Alibaba Group Holding Limited Method and system of high-availability PCIE SSD with software-hardware jointly assisted implementation to enhance immunity on multi-cell upset
KR102124778B1 (ko) * 2017-02-16 2020-06-19 엘에스일렉트릭(주) Fpga를 이용한 파워 스택 모니터링 시스템 및 이를 포함하는 파워 스택
CN107239374B (zh) * 2017-06-06 2020-05-05 烽火通信科技股份有限公司 基于fpga实现ddr接口自动化读写测试的装置及方法
KR102039112B1 (ko) 2017-06-20 2019-10-31 포스필 주식회사 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
CN107301140A (zh) * 2017-06-27 2017-10-27 山东超越数控电子有限公司 一种利用fpga接口板采用dma进行数据传输的方法
US10663515B2 (en) * 2017-11-01 2020-05-26 Nvidia Corp. Method and apparatus to access high volume test data over high speed interfaces
CN108681500B (zh) * 2018-04-28 2021-09-07 格兰菲智能科技有限公司 具有事务记录能力的系统和事务记录方法
CN109032859A (zh) * 2018-06-26 2018-12-18 郑州云海信息技术有限公司 一种nvme ssd逻辑块检测方法、系统及相关装置
CN109062744A (zh) * 2018-07-24 2018-12-21 郑州云海信息技术有限公司 一种实现批量测试服务器内存的方法和系统
CN109032897A (zh) * 2018-08-01 2018-12-18 浪潮电子信息产业股份有限公司 数据调度方法、主机以及固态硬盘
KR20200055267A (ko) 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 메모리 시스템 및 테스트 시스템
US10976361B2 (en) * 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
TWI715162B (zh) * 2019-08-26 2021-01-01 點序科技股份有限公司 記憶體驗證方法及記憶體驗證系統
CN110543396B (zh) * 2019-09-06 2021-03-02 深圳市安信达存储技术有限公司 一种PCIe扩展集群测试硬盘的装置及方法
CN110851376A (zh) * 2019-10-21 2020-02-28 天津大学 一种基于FPGA的PCIe接口设计方法
CN110765033B (zh) * 2019-10-31 2023-03-10 四川效率源信息安全技术股份有限公司 一种ahci模式下访问硬盘的方法
KR20210147319A (ko) 2020-05-28 2021-12-07 삼성전자주식회사 번 인 보드 테스트 장치 및 시스템
CN112363875B (zh) * 2020-10-21 2023-04-07 海光信息技术股份有限公司 一种系统缺陷检测方法、设备、电子设备和存储介质
CN114036090B (zh) * 2021-10-25 2023-10-17 天津市英贝特航天科技有限公司 基于fpga进行dma传输的加密图像缓冲解析模块
CN114546917A (zh) * 2022-01-29 2022-05-27 山东云海国创云计算装备产业创新中心有限公司 一种fpga侧辅助ip系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914174B1 (ko) * 2009-02-18 2009-08-26 (주) 제노맥스 Ｆｐｇａ 컨트롤러 기반 테스터 인터페이스 장치
KR101254647B1 (ko) * 2012-08-13 2013-04-15 주식회사 유니테스트 솔리드 스테이트 드라이브 테스트장치
CN103052993A (zh) * 2010-05-28 2013-04-17 爱德万测试(新加坡)私人有限公司 用于全速、并行dut测试的解决方案

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914174B1 (ko) * 2009-02-18 2009-08-26 (주) 제노맥스 Ｆｐｇａ 컨트롤러 기반 테스터 인터페이스 장치
CN103052993A (zh) * 2010-05-28 2013-04-17 爱德万测试(新加坡)私人有限公司 用于全速、并行dut测试的解决方案
KR101254647B1 (ko) * 2012-08-13 2013-04-15 주식회사 유니테스트 솔리드 스테이트 드라이브 테스트장치

Also Published As

Publication number Publication date
KR101561854B1 (ko) 2015-10-22
KR20150037002A (ko) 2015-04-08
CN104516843A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN104516843B (zh) 基于fpga的非安装型存储器测试装置
US9378846B2 (en) Non-mounted storage test device based on FPGA
US9613718B2 (en) Detection system for detecting fail block using logic block address and data buffer address in a storage tester
US8990462B2 (en) Storage device, computing system including the same and data transferring method thereof
KR101254647B1 (ko) 솔리드 스테이트 드라이브 테스트장치
US9244865B2 (en) Obtaining diagnostic information through host interfaces
JP4343923B2 (ja) Ｄｍａ回路およびデータ転送方法
US9411700B2 (en) Storage tester capable of individual control for a plurality of storage
KR101240634B1 (ko) 솔리드 스테이트 드라이브 테스터에서 실패 검출장치
US9245613B2 (en) Storage interface apparatus for solid state drive tester
CN103403667A (zh) 数据处理方法和设备
US10042585B2 (en) Pervasive drive operating statistics on SAS drives
US20100125685A1 (en) Storage apparatus and output signal generation circuit
US9153345B2 (en) Error generating apparatus for solid state drive tester
US10949096B2 (en) Method using logical based addressing for latency reduction
CN110998509B (zh) 获取光模块链路协商信息的方法、设备和系统
US10348605B2 (en) Embedding analyzer functionality in storage devices
US20160077942A1 (en) Storage system and test method for testing pci express interface
TWI438624B (zh) 串列連接小型電腦系統介面測試系統及方法
US8645774B2 (en) Expedited memory drive self test
CN117037886A (zh) 双磁臂硬盘的性能测试方法、装置、存储介质及电子设备
TWI670721B (zh) 用於儲存裝置之不正常斷電測試方法及設備
KR20240037857A (ko) Ate 시스템에서 처리량을 증가시키는 메모리 큐 동작
CN117577164A (zh) 存储器控制器测试方法及装置
TW202139001A (zh) 閃存裝置的開卡電腦程式產品及方法以及裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant