CN104505385B - 一种半导体用通孔/接触孔 - Google Patents
一种半导体用通孔/接触孔 Download PDFInfo
- Publication number
- CN104505385B CN104505385B CN201410802991.5A CN201410802991A CN104505385B CN 104505385 B CN104505385 B CN 104505385B CN 201410802991 A CN201410802991 A CN 201410802991A CN 104505385 B CN104505385 B CN 104505385B
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- contact
- intercommunicating pore
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体用通孔/接触孔，包括第一接触层1、连通孔3以及第二接触层2，所述第一接触层1与第二接触层2通过连通孔3连接，还包括模拟层4，所述模拟层包围在连通孔的外侧，通过模拟层的定义和验证规则的设置，能够选择模拟层有效或无效。本发明解决了现有的版图设计中存在某些阶段需要连接，某些阶段又不能连接，一些阶段无法进行的技术问题。使用本发明可以减少部分原理设计与物理实现之间的差距造成的实现困难，减少设计时间和错误发生，提高设计效率和产品性能，且简单易行。
Description
技术领域
本发明涉及一种半导体用通孔/接触孔。
背景技术
在半导体版图中，有源区、多晶硅和金属层之间的连接都需要通过通孔/接触孔实现。有源区、多晶硅与金属层之间的连接称为接触孔。不同金属层之间的连接称为通孔。一般这样的通孔/接触孔至少由三部分组成(有源区的接触孔还会有其它的构成)：第一接触层1、连通孔3和第二接触孔2，第一接触层为有源区、多晶硅或金属层，第二接触孔为金属层。
在以往的版图设计中，各物理层的连接关系一般与原理图的设计保持一致，连接顺序也基本保持一致，并要作阶段性的对比验证。对比验证一致后再进行下一步的设计。在数模混合电路中，往往对电源和地的连接顺序有严格的要求：即先在小范围内连接，然后在特定的位置与总的电源或地连接。但数模混合电路中的数字部分，经常并不需要严格遵循这样的顺序，遵循这个顺序可能会浪费面积和时间。如图1所示的数模混合电路，其中模拟地和普通地最终需要连接在一起。在前级的版图设计中，数模混合电路的地连接是模拟地，这是出于对电路的模拟部分需要一个不受干扰的地连接的设计考虑。但是数模混合电路中的数字部分并不需要严格按照这样的连接方式接地，所以图示中的若干数字部分在前级设计中就与普通地连接在一起，而且很明显，这样连接更方便易行，但是在对比验证是不需要数字部分与普通地连接。这样连接方式在虽然方便，但是还存在下面问题：在前级设计中数字部分就与普通地连接，就不能通过版图和原理图的对比验证，设计不能继续进行。
另外，在有些原理设计中，因为要适应仿真的需要或其他原因，也存在实际应该连接，但在某些区域、阶段不能连接的问题。
发明内容
为了解决现有的版图设计中存在某些阶段需要连接，某些阶段又不能连接，一些阶段无法进行的技术问题，本发明提供一种半导体用通孔/接触孔。
本发明的技术解决方案为：
一种半导体用通孔/接触孔，包括第一接触层1、连通孔3以及第二接触层2，所述第一接触层1与第二接触层2通过连通孔3连接，其特征在于：还包括模拟层4，所述模拟层包围在连通孔的外侧；
通过模拟层的定义和验证规则的设置，能够选择模拟层有效或无效。
上述第一接触层为有源区、多晶硅或金属层，所述第二接触孔为金属层。
模拟层以一定的比例包围在通孔/接触孔的连通孔上。
本发明的优点在于：
1、节省设计时间。在特定的情况下，最终需要连接的地方通过模拟层可以很容易实现连接，避免了复杂或较困难的连接方式，节省了设计时间。它的使用，可以减少部分原理设计与物理实现之间的差距造成的实现困难，减少设计时间和错误发生，提高设计效率和产品性能，且简单易行。
2、提高设计效率并减少错误发生。如果版图是多次复用的，那么在前级设计中使用本发明所提供的通孔/接触孔可以一次性解决所有复用版图的问题，而且避免多次重复增加通孔/接触孔可能带来的错误。
3、提高产品性能。使用本发明这种通孔/接触孔，可以避免版图中多余的走线连接，节省了设计面积，从而使提高产品性能成为可能。
4、简单易行。本发明通孔/接触孔的原理简单，容易实现，但是在版图设计中又提供了很大的方便，很容易采用及推广。
附图说明
图1为现有通孔/接触孔使用的情况示意图；
图2为本发明通孔/接触孔的结构示意图；
图3为设计验证的设置实现示意图。
其中附图标记为：1-第一接触层，2-第二接触层，3-连通孔，4-模拟层。
具体实施方式
如图2所示，这种通孔/接触孔在原来的基础上增加了新的一层(模拟层)。模拟层存在于版图设计中，但不存在于物理实现中。它以一定的比例包围在通孔/接触孔的连通孔上。如图2所示，实践中，通过模拟层的定义和验证规则的设置，可以选择模拟层有效或无效(被忽略)。
模拟层被定义为所包围的连通孔这一层有效或无效：即模拟层有效，则连通孔无效；通孔/接触孔视为只有两层金属层或一层金属层一层有源区/多晶硅。模拟层无效，则连通孔有效，此时通孔/接触孔为传统的通孔/接触孔。
这样在实际应用中，在允许实际连接，但在当前区域/阶段不能连接的位置放置这种特殊的通孔/接触孔。通过验证的设置，使模拟层有效，从而忽略通孔/接触孔的存在，使验证有效。而在后续的总验证中，使模拟层无效，得到真正的验证结果。
模拟层的有效可以在最后总验证前的任何一个阶段实现，但是在最后验证中必需无效，避免错误放置特殊孔带来的错误。验证的设置可以如图3所示。如果选择这次验证是最终验证，则模拟层有效的选项不可选；否则可以选择模拟层有效或者无效。
Claims (4)
1.一种半导体用通孔/接触孔，包括第一接触层(1)、连通孔(3)以及第二接触层(2)，所述第一接触层(1)与第二接触层(2)通过连通孔(3)连接，其特征在于：还包括模拟层(4)，所述模拟层包围在连通孔的外侧；
通过模拟层的定义和验证规则的设置，能够选择模拟层有效或无效。
2.根据权利要求1所述的半导体用通孔/接触孔，其特征在于：所述第一接触层为有源区、多晶硅或金属层，所述第二接触层为金属层。
3.根据权利要求1或2所述的半导体用通孔/接触孔，其特征在于：模拟层包围在通孔/接触孔的连通孔上。
4.根据权利要求3所述的半导体用通孔/接触孔，其特征在于：所述模拟层以一定的比例包围在通孔/接触孔的连通孔上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410802991.5A CN104505385B (zh) | 2014-12-18 | 2014-12-18 | 一种半导体用通孔/接触孔 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410802991.5A CN104505385B (zh) | 2014-12-18 | 2014-12-18 | 一种半导体用通孔/接触孔 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104505385A CN104505385A (zh) | 2015-04-08 |
| CN104505385B true CN104505385B (zh) | 2018-01-19 |
Family
ID=52947122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410802991.5A Active CN104505385B (zh) | 2014-12-18 | 2014-12-18 | 一种半导体用通孔/接触孔 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104505385B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855509A (zh) * | 2012-11-30 | 2014-06-11 | 泰科电子日本合同会社 | 连接器 |
| CN204332947U (zh) * | 2014-12-18 | 2015-05-13 | 西安华芯半导体有限公司 | 一种半导体用通孔/接触孔 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4311376B2 (ja) * | 2005-06-08 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| US8895436B2 (en) * | 2012-12-05 | 2014-11-25 | International Business Machines Corporation | Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone |
-
2014
- 2014-12-18 CN CN201410802991.5A patent/CN104505385B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855509A (zh) * | 2012-11-30 | 2014-06-11 | 泰科电子日本合同会社 | 连接器 |
| CN204332947U (zh) * | 2014-12-18 | 2015-05-13 | 西安华芯半导体有限公司 | 一种半导体用通孔/接触孔 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104505385A (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2567070A (en) | Systems and methods for obfuscating a circuit design | |
| WO2012070821A3 (ko) | 플립플롭 회로의 레이아웃 라이브러리 | |
| EP3796371A3 (en) | Self-aligned via and plug patterning for back end of line (beol) interconnects | |
| EP2879017A3 (en) | Performing an operating frequency change using a dynamic clock control technique | |
| IN2014KN03008A (zh) | ||
| EP3480956A3 (en) | Network architectures for boundary-less hierarchical interconnects | |
| EP2796961A3 (en) | Controlling power and performance in a system agent of a processor | |
| JP2017507556A5 (zh) | ||
| KR101607260B1 (ko) | 파워 게이트 스위치 아키텍처 | |
| CN104750886A (zh) | 一种集成电路版图布线中确定引脚连接区域的方法 | |
| CN104505385B (zh) | 一种半导体用通孔/接触孔 | |
| UA120368U (uk) | Спосіб проведення діалогу з використанням заповнюваних форм | |
| CN105844012A (zh) | 一种分立器件的版图比对原理图验证方法及装置 | |
| CN204332947U (zh) | 一种半导体用通孔/接触孔 | |
| CN104811479A (zh) | 一种基于转发与控制分离协议的虚拟网络节点的创建方法 | |
| CN103825599B (zh) | 电平转换电路 | |
| MY174715A (en) | Automatic screen generation device, automatic screen generation program, and automatic screen generation method | |
| CN103915407A (zh) | 集成电路的可配置电路和网状结构 | |
| CN104025535B (zh) | 用于生成差分输入模式通信的终端电阻的装置和差分输入模式通信装置 | |
| CN107885267A (zh) | 用于带隙电压基准电路的操作方法 | |
| CN104750750A (zh) | Gerber文件输出方法 | |
| FI20155262L (fi) | Ohjelmoitava logiikkalaite ja sen varmennusmenetelmä | |
| CN203965851U (zh) | 利用单片机端口输出模拟电压的电路 | |
| CN104319882A (zh) | 一种基于异步回调机制的gis系统与电力调度图形系统通信方法 | |
| CN104239022A (zh) | 一种表格组件处理方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |