CN104484541A - 一种基于马尔可夫转移矩阵库的寄生电容提取方法 - Google Patents

一种基于马尔可夫转移矩阵库的寄生电容提取方法 Download PDF

Info

Publication number
CN104484541A
CN104484541A CN201510015221.0A CN201510015221A CN104484541A CN 104484541 A CN104484541 A CN 104484541A CN 201510015221 A CN201510015221 A CN 201510015221A CN 104484541 A CN104484541 A CN 104484541A
Authority
CN
China
Prior art keywords
mrow
boundary
conductor
matrix
markov
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510015221.0A
Other languages
English (en)
Other versions
CN104484541B (zh
Inventor
杜宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU RUIKAIYUN TECHNOLOGY Co Ltd
Original Assignee
CHENGDU RUIKAIYUN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU RUIKAIYUN TECHNOLOGY Co Ltd filed Critical CHENGDU RUIKAIYUN TECHNOLOGY Co Ltd
Priority to CN201710326765.8A priority Critical patent/CN107169190B/zh
Priority to CN201510015221.0A priority patent/CN104484541B/zh
Publication of CN104484541A publication Critical patent/CN104484541A/zh
Application granted granted Critical
Publication of CN104484541B publication Critical patent/CN104484541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种基于马尔可夫转移矩阵库的寄生电容提取方法,所述方法包括以下步骤:由模型模板和工艺参数文件构造电路模型;由所述电路模型生成马尔可夫转移矩阵;存储同一工艺制程下的各个模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电容。本发明建立的马尔可夫转移矩阵库的模型为基本的导体、介质或二者边界,能够覆盖电路中所有可能出现的情况,可以完全控制计算过程中的误差,保证了精度与可靠性,能达到非常高的效率。

Description

一种基于马尔可夫转移矩阵库的寄生电容提取方法
技术领域
本发明设计一种寄生参数提取方法,尤其是设计一种基于马尔可夫转移矩阵库的寄生电容提取方法。
背景技术
互联线寄生参数提取是当今集成电路设计中非常重要的一个环节。集成电路设计者通过寄生参数提取工具软件得到集成电路中互联线上的电阻、电容等寄生参数,再以此来得到该集成电路的时延和功耗,来判断其设计是否在功能、频率和功耗方面达到要求,是否需要对原设计进行改动和优化。事实上,当今的集成电路设计需要多次的设计或设计优化,其寄生参数提取和时延功耗分析才能达到最初的标准,开始进行流片即芯片生产。
22纳米甚至更先进的芯片工艺流程给互联线寄生参数提取带来了巨大的挑战,使集成电路设计者更难设计出更快速,更低功耗的芯片。这个挑战的根源在于寄生参数提取的EDA软件:22纳米工艺流程中的硅片上的各种效应,更高的时钟频率,更大的电路版图和三维集成电路使寄生参数提取软件在精确度、可靠度和运行时间上都有巨大的麻烦。集成电路设计者不得不通过增加其设计的冗余度来应对以上的问题,以保证其设计的可靠性,但这样就降低了设计出的芯片的时钟频率,增加了芯片的功耗。
寄生参数提取的技术可大致分为两类:
1、基于场解气的技术:前者从麦克斯韦方程的某种变体形式出发来求解电路中的电磁场,直接从中得到电路的寄生参数(电阻、电容等),其理论清晰,从而精确可靠,但因求解实际集成电路版图上的麦克斯韦方程需要的计算量巨大,使其无法运用到真实的集成电路设计上;
2、基于模型匹配的技术:对预先定义的一些电路模型建立寄生参数库,然后通过对实际的电路与模型的匹配来取得寄生参数,在实际版图的提取中有较高的效率,从而在今工业界得到广泛的应用,但是因不可能预先定义电路版图中所有可能出现的模型,故在新的工艺下基于模型匹配的寄生参数提取精确度与可靠性不足。国内外占寄生参数提取市场主导地位的是Synopsys的StarRC,Cadence的QRC和Mentor的Calibre XRC,它们都是基于模型匹配提取技术的,共占有整个寄生参数提取市场份额的95%。这些软件工具基本能够满足以前的集成电路工艺制程下寄生参数提取的要求,但是由于22纳米或更新的工艺制程的新的特点,其精确度、可靠性和运行效率在新的工艺制程下都不够理想。
发明内容
针对现有技术之不足,本发明提出一种基于马尔可夫转移矩阵库的寄生电容提取方法,以提高新工艺制程下的精确度和可靠性,满足目前集成电路设计所面临的更高要求。
本发明的基于马尔可夫转移矩阵库的寄生电容提取方法,该方法包括以下步骤:
由模型模板和工艺参数文件构造电路模型;
由电路模型生成马尔可夫转移矩阵;
存储同一工艺制程下的各个模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和
利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电容。
其中,电路模型生成马尔可夫转移矩阵的步骤包括:
将指定的电路模型的边界划分为若干边界元,并将所有边界元离散化;
将每一个边界元都可被看作一个单独的导体,计算出由所述边界元的总电容和该边界元与其他边界元之间的耦合电容组成的边界电容矩阵;和
转换所述边界电容矩阵为马尔可夫转移矩阵。其中,边界元包括介质边界元和导体边界元。
其中,转换边界电容矩阵为马尔可夫转移矩阵的步骤包括:
利用公式转换边界电容矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电容矩阵,I是与边界电容矩阵同维的单位矩阵,是对矩阵取对角运算,是对边界电容矩阵取对角运算后求逆。
其中,马尔可夫转移矩阵满足的充分必要条件为:所有元素都是非负的,并且每行元素之和为1,对角元为0。
其中,利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电容的步骤包括:
读入相应工艺制程的马尔可夫转移矩阵库;
读入及翻译集成电路版图并将其划分为若干个子区域;
读入相应工艺制程下每个子区域的电路模型的马尔可夫转移矩阵;和
由每个子区域的电路模型的马尔可夫转移矩阵计算出导体间的寄生电容。
其中,读入相应工艺制程下每个子区域的电路模型的马尔可夫转移矩阵的步骤包括:
读入每个子区域的电路模型的寄生参数映射表;
读入与每个子区域的电路模型在同一工艺制程下相对应的模型介质区域的马尔可夫转移矩阵M0电路;和
利用模型介质区域的马尔可夫转移矩阵的微分方程,计算同一工艺制程下任一子区域的电路模型的马尔可夫转移矩阵,
M 1 ≈ M 0 + Δx ∂ M 0 ∂ x + Δy ∂ M 0 ∂ y + ΔxΔy ∂ 2 M 0 ∂ x ∂ y + 1 2 Δx 2 ∂ 2 M 0 ∂ x 2 + 1 2 Δy 2 ∂ 2 M 0 ∂ y 2
其中,M1为任一子区域的电路模型在相应工艺制程下的马尔可夫转移矩阵,M0为与每个子区域在同一工艺制程下相对应的模型介质区域的马尔可夫转移矩阵,x、y为相应工艺制程的寄生参数,Δx、Δy为任一子区域的电路模型在相应工艺制程下的寄生参数变化量。
其中,由每个子区域的电路模型的马尔可夫转移矩阵计算出导体间的寄生电容的步骤包括:
设定任意一个导体i的电位为1V,设定导体j及其它导体的电位为0V,其中j≠i;与导体j相邻的多个边界元中的一个边界元为始发边界元;
由导体所在子区域的电路模型对应的马尔科夫转移矩阵得到始发边界元直接或间接跳转至相邻边界元或导体的转移概率;
以足够多的次数由始发边界元出发并按照随机漫步法跳转至已知电位的边界元或导体;
对最终跳转至导体的电位以跳转至该导体的转移概率为权重进行加权平均从而得到始发边界元的电位;
重复上述步骤得到所有与导体j相邻的边界元的电位;
根据的原理,按照等式得到导体j的总电荷;
当导体电位为1V时,该导体的总电荷在数值上等于该导体的总电容,或该导体电位为0V时,该导体的总电荷在数值上等于与电位设为1V的导体之间的耦合电容。
其中,读入及翻译集成电路版图的步骤中包括:转化集成电路版图为内部按空间区域索引的数据格式。
其中,读入及翻译集成电路版图并将其划分为若干个子区域的步骤包括:由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路板图。
其中,集成电路板图为标准格式的集成电路版图。
本发明的技术效果
本发明中建立马尔可夫转移矩阵库和运用随机漫步法进行寄生参数提取的方法都是严格基于麦克斯韦方程的变体形式,可以完全控制计算过程中的误差,保证了精度与可靠性。本发明中一个工艺流程只建立一次马尔可夫转移矩阵库,绝大部分的计算过程在建库时进行,而不是在使用随机漫步法计算并提取寄生参数时进行,故能达到非常高的效率。本发明的马尔可夫转移矩阵库与模型匹配法里面的寄生参数库不同,本发明的模型为基本的导体、介质或二者边界,能够覆盖电路中所有可能出现的情况;而模型匹配法必须要考虑多个导体之间的耦合关系,模型的组合复杂,无法以可实际接受的数量的模型来覆盖所有可能出现的电路版图情况。
附图说明
图1是基于马尔可夫转移矩阵库的寄生电容提取方法的流程图;
图2是二维相邻子区域交界线上的边界元的示意图;和
图3是三维相邻子区域交界面上的边界元的示意图。
具体实施方式
下面结合附图进行详细说明。
结合图1所示的基于马尔可夫转移矩阵库的寄生电容提取方法的流程图,本发明的基本原理是:
1、建库:将模型模板和工艺参数文件读入或输入计算机中构造成包含若干层电介质、若干个导体的电路模型并划分指定的模型边界为若干边界元。将所有边界元离散化,将每一个边界元视作一个单独的导体,并根据介质区域的电磁场的线性与狄里赫利边界条件,计算出由所述边界元的总电容和该边界元与其他边界元之间的耦合电容组成的边界电容矩阵;在得到边界电容矩阵后,按照公式转化边界电容矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电容矩阵,I是与边界电容矩阵同维的单位矩阵,是对矩阵取对角运算,是对边界电容矩阵取对角运算后求逆,并且马尔可夫转移矩阵满足的充分必要条件为:所有元素都是非负的,并且每行元素之和为1,对角元为0;将计算所得同一工艺制程下的各个电路模型的马尔可夫转移矩阵存储至对应该工艺制程下的马尔可夫转移矩阵库之中,并且每一个不同的集成电路工艺只需建立一次马尔可夫转移矩阵库。
2、提取电容:读入某一工艺制程下的马尔可夫转移矩阵库,并翻译集成电路版图为内部数据格式,并将对应的集成电路版图划分为若干个子区域,通过读入的每个子区域的电路模型的寄生参数映射表,根据马尔可夫矩阵的微分方程,计算出与模型介质区域相对应的子区域的马尔克夫矩阵;设定任意一个导体i的电位为1V,设定导体j及其它导体的电位为0V,其中j≠i;与导体j相邻的多个边界元中的一个边界元为始发边界元;由导体所在子区域的电路模型对应的马尔科夫转移矩阵得到始发边界元直接或间接跳转至相邻边界元或导体的转移概率;以足够多的次数由始发边界元出发并按照随机漫步法跳转至已知电位的边界元或导体;对最终跳转至导体的电位以跳转至该导体的转移概率为权重进行加权平均从而得到始发边界元的电位;重复上述步骤得到所有与导体j相邻的边界元的电位;根据的原理,按照等式 得到导体j的总电荷;当导体电位为1V时,该导体的总电荷在数值上等于该导体的总电容,或该导体电位为0V时,该导体的总电荷在数值上等于与电位设为1V的导体之间的耦合电容。
下面,详细叙述本发明的基于马尔可夫转移矩阵库的寄生电容提取方法。
由模型模板和工艺参数文件构造电路模型
将集成电路版图的模型模板和工艺参数文件的工艺特征尺寸的数据读入或输入计算机,然后构造成包含若干层电介质,若干个导体的电路模型。
在本发明中,工艺参数文件一般由集成电路生产商提供,其是描述某个集成电路工艺制程下导体、介质的几何与物理特征等相关参数的文件。每一个集成电路工艺制程对应一个工艺参数文件。集成电路工艺制程是指集成电路的精细度。精度越高,生产工艺越先进,例如28纳米工艺制程、22纳米工艺制程。工艺制程的纳米是指IC内电路与电路之间的距离,密度愈高的IC电路设计,意味着在同样大小面积的IC中,可以拥有密度更高、功能更复杂的电路设计。电路模型是集成电路中的一小部分,若干电路模型可以组成整个集成电路板图。一个电路板图包含若干层电介质和若干个导体,导体的数量一般较少。
由电路模型生成马尔可夫转移矩阵
将某个均匀或非均匀的介质区域的边界离散化,得到一组边界元。边界元包括介质边界元和导体边界元。介质边界元分布在介质区域外围,导体边界元即狄里赫利边界分布在区域内部或边界上。
本发明与其它寄生参数提取方法中使用的电路模型的不同之处在于,本发明中电路模型的全部或部分边界被划分成若干边界元,作为后来在电容提取中的转移节点。
标记介质边界元和导体边界元上的平均电势和激化电荷电量或电场强度在边界元上的积分分别为ud,qd和um,qm。由于电磁场的线性,无论是在均匀介质还是非均匀介质中,[ud um]和[qd qm]都存在线性关系,即
A ~ dd A ~ dm A ~ md A ~ mm u d u m = q d q m - - - ( 1 )
根据狄里赫利边界条件,每个导体为等势体,导体边界元的平均电势ud和(激化电荷)电量qd可由其对应导体的电势Ud与总电量Qd替代,用高斯消元法或类似的方法可以减小方程系数矩阵维度,得到
A dd A dm A md A mm U d u m = Q d q m - - - ( 2 )
方程(2)的系数矩阵可被称为“边界电容矩阵”(Boundary capacitance matrix,BCM),并被简记为:
边界电容矩阵就是反映导体与区域介质边界元之间相互作用的电容矩阵,其中矩阵的对角元为总电容,矩阵的非对角元为耦合电容取相反数。对角元Cii等于导体i的总电容,非对角元Cij和Cji等于导体i和导体j的耦合电容取相反数,本发明中导体可被看做导体的边界元。例如,假设模型中有两个导体,导体1的总电容为Ct1,导体2的总电容为Ct2,二者的耦合电容为Cc。则此模型的边界电容矩阵 C 11 C 12 C 21 C 22 = C t 1 - C c - C c C t 2 , 从而得到由总电容和/或耦合电容组成的边界电容矩阵。
在物理上,每一个边界元都可被看作一个单独的导体。若边界电容矩阵中采用常数边界元,边界电容矩阵与普通的电容矩阵在数学上具有相同的形式,普通的电容矩阵仅表示真正导体之间电容的矩阵。先用独立的导体替换每一个区域介质边界元,用传统的电容矩阵计算方法得到对应导体系统中的(普通)电容矩阵C,从而得到该区域的边界电容矩阵
利用等式转换所得到的边界电容矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电容矩阵,I是与边界电容矩阵同维的单位矩阵,是对矩阵取对角运算,是对边界电容矩阵取对角运算后求逆。马尔可夫转移矩阵M中的元素Mij代表从节点i跳到节点j的概率。
一般情况下,马尔科夫转移矩阵需要满足的充分必要条件条件为:矩阵所有元素都是非负的,并且各行元素之和等于1,各元素用概率表示,在一定条件下是互相转移的。而在本发明中,马尔可夫转移矩阵还必须满足的充分必要条件为:矩阵的对角元为0。由电荷守恒可知,的每一行元素之和为0即空间中的总电荷为0,且的对角元为正。在确定无穷远为参考0电位的情况下,激化电荷的符号与其电位的符号相同,的非对角元为负数或0。因此,根据等式得到的马尔可夫转移矩阵M满足本发明的三个充分必要条件。
利用马尔可夫转移矩阵及其微分计算同一工艺制程下不同寄生参数的电路模型生的马尔可夫转移矩阵
对于均匀的介质区域,存在边界积分方程
将介质区域的边界划分成边界元,方程(14)可离散化为
Hu=Gq                 (5)
对边界元上的电势u取0或1,其对应的边界元电量q就是该区域电容矩阵的一列。选取适当的边界元电势矩阵U代入方程(15)中,通过计算对应的边界元电势Q得到该区域的边界电容矩阵
HU=GQ                (6)
对方程(16)两边都取变量x的偏微分,变量x是介质区域的某个参数,例如介质的介电常数,区域内导体的长度、宽度或高度,区域本身的长度、宽度或高度,得到
∂ H ∂ x U = ∂ G ∂ x Q + G ∂ Q ∂ x - - - ( 7 )
在方程(17)中,都可以通过对每一个元素求微分得到,于是也就可以计算出来。在此基础上,通过马尔可夫转移矩阵计算模型中边界元各自的总电容和/或耦合电容,将总电容和耦合电容组成的边界电容矩阵的类似过程,得到边界电容矩阵的微分和马尔可夫转移矩阵的微分具体详细过程在此不在赘述。
利用模型介质区域之间的马尔可夫转移矩阵的微分方程计算同一工艺制程下的其他介质区域的马尔可夫转移矩阵。具体计算方法为:
若一介质区域N0有参数x=x0,y=y0,其对应的马尔可夫转移矩阵是M0;另一介质区域N1与N0相同,除其参数x=x0+Δx,y=y0+Δy与N0的参数x0,y0略有差别外。则区域N1对应的马尔可夫转移矩阵M1可近似为
M 1 ≈ M 0 + Δx ∂ M 0 ∂ x + Δy ∂ M 0 ∂ y + ΔxΔy ∂ 2 M 0 ∂ x ∂ y + 1 2 Δx 2 ∂ 2 M 0 ∂ x 2 + 1 2 Δy 2 ∂ 2 M 0 ∂ y 2 - - - ( 8 )
于是,本发明仅预先计算少数的介质区域模型的马尔可夫转移矩阵及其微分,而在实际电容提取时通过公式(10)和模型介质区域N0的马尔可夫转移矩阵及其微分来得到实际的介质区域N1的马尔可夫转移矩阵。
当介质区域交界面上边界元吻合时,利用马尔可夫转移矩阵提取总电容和/或耦合电容的计算方法
假定在一个介质区域N1中,Uj为其中导体的电势或区域边界元的电势。假设导体i上电势为0,即Ui=0,且导体i的边界元编号为i。那么导体i上的电量可表示为
利用等式(4),把通过区域边界元电势Uj为在Ui=0时的导体i上的电量Qi估值看作马尔可夫随机过程中的一步。在Ui=0时,运用随机漫步法计算导体i上的电量Qi,从而得到导体i到j的耦合电容,即
其中n为从导体i开始的总行走次数,而nj为终止于导体j的次数。
使Ui=1,Uj=0(j≠i),从方程(3)可以推出
即Qi可通过上述随机过程来计算。由于其他导体电势均为0,只有跳回导体i的行走对计算Qi有贡献,即
其中ni为起始于导体i且终止于导体i的随机行走次数。由此得到导体i的总电容Cii
当介质区域交界面上边界元不吻合时,利用马尔可夫转移矩阵提取二维相邻子区域的总电容和/或耦合电容的计算方法
如图2的二维相邻子区域交界线上的边界元的示意图,其中介质区域N1与N2的交界面上的边界元不吻合。根据静电场持续性方程得到,
但此时并不直接出现于N2的边界积分方程当中,需要由与N1中的边界元i在N2中对应的边界元k和l的电量来估算使用常数边界元,得到
Q i ( 2 ) = s ik s k Q k ( 2 ) + s il s l Q k ( 2 ) - - - ( 13 )
根据边界元i,k和l对应的方程
得到
其中,
当介质区域交界面上边界元不吻合时,利用马尔可夫转移矩阵计算三维相邻子区域的总电容和/或耦合电容的计算方法
如图3的三维相邻子区域交界线上的边界元的示意图,其中介质区域N1与N2的交界面上的边界元不吻合,两个相邻介质子区域为N1和N2,Sk,Sl,Sm,Sn是图中N2的4个边界元的面积;Sik,Sil,Sim,Sin是N2的四个边界元与N1的右上角的边界元i所重合部分的面积。
使用常数边界元,易得
Q i ( 2 ) = s ik s k Q k ( 2 ) + s il s l Q k ( 2 ) + - s im s m Q m ( 2 ) + - s in s n Q n ( 2 ) - - - ( 16 )
再由边界元i,k,l,m和n对应的方程
得到方程
然后根据电容矩阵的定义CU=Q,设定U为单位矩阵或某种特殊矩阵,即假定一系列导体上的电势为0或1,计算各导体上相应的电量Q,最终得到各导体的总电容和各导体之间的耦合电容。其具体过程类似于在介质区域交界面上边界元吻合时,利用马尔可夫转移矩阵提取总电容和/或耦合电容的计算过程,在此不在赘述。
本发明计算模型中的电容能够采用传统提取寄生电容的方法提取,而真正集成电路的电容不能实现采用传统提取寄生电容的方法提取。原因在于本发明定义的模型规模很小,能够在有效的时间内运用传统的提取寄生电容的方法得到寄生电容,而真实的集成电路规模太大,采用传统的电容提取方法无法得到结果。同时本发明对一个工艺制程只需要建立一次马尔可夫转移矩阵库,绝大部分的计算过程在建库时进行,在提取寄生电容时缩短了提取时间,能达到非常高的效率。
由马尔可夫转移矩阵计算导体间的寄生电容的详细过程
首先,读入相应工艺制程下的马尔可夫转移矩阵库。然后,将标准格式例如LEF/DEF格式、GDSII格式等的集成电路版图读入或输入计算机,翻译并转化该集成电路版图为内部按空间区域索引的数据结构格式以便更有效的提取寄生参数。但在45纳米工艺制程或更新的集成电路工艺制程下,由于受到众多硅片生产时的物理效应影响,最终硅片上的版图与设计者设计的版图会有不同,例如导线的宽度、厚度及形状都会有变化。因此,为了保证最终硅片上的版图与设计的集成电路版图一致,在读入设计者的电路版图后,需要根据工艺参数文件的工艺特征考虑硅片上的效应,由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路板图。
在获得实际硅片上的电路板图后,将一个大的数据结构形式的集成电路版图划分成多个子版图,让多个计算机内核或多台计算机并行对各个子版图的电路模型提取对应工艺制程下的马尔可夫转移矩阵,以便减少提取寄生电容的总时间。所有集成电路版图的子区域都是直接或间接通过其边界相连的,因此其对应的马尔可夫转移矩阵都可以链接在一起。任一子区域上的边界元转移到其余边界元或导体的概率都可以通过相应的马尔可夫转移矩阵计算出来。
设定任意一个导体i的电位为1V,设定导体j及其它导体的电位为0V,其中j≠i。与导体j相邻的多个边界元中的一个边界元为始发边界元;与所有边界元相邻的边界元或导体标记为S。
当导体电位为1V时,该导体的总电荷在数值上等于该导体的总电容,或该导体电位为0V时,该导体的总电荷在数值上等于与电位设为1V的导体之间的耦合电容。
此时的边界电容矩阵已知,由得到导体j上的总电荷Qj因此,若要求导体i与导体j之间的耦合电容Cij,需要首先得到所有与导体j相邻的边界元的电位。
由导体所在子区域的电路模型对应的马尔科夫转移矩阵得到,始发边界元转移到其相邻边界元或导体r的转移概率为由于始发边界元本身是在电介质中而非导体上,故始发边界元上的总电量为0。
可由与其相邻的边界电容和电位差表示,即
将此等式变换,得到
又进一步得到
用文字来描述此等式的原理为:一边界元的电位等于其所有相邻边界元或导体的电位的加权平均,相应权重等于此边界元到相邻边界元或导体的马尔可夫矩阵中的转移概率
具体地,由导体所在子区域的电路模型对应的马尔科夫转移矩阵得到始发边界元直接或间接跳转至相邻边界元或导体的转移概率。
以始发边界元为起点,按照马尔可夫转移矩阵中的转移概率以随机漫步法的方式跳转到其相邻的边界元或导体。本发明中随机漫步法指由起点开始以一定的概率跳转至临近边界元,一直持续跳转直至跳转至某一个电位已知的导体结束的方法。由始发边界元跳转到导体r,由于此时导体的电位已知,这一次随机跳转结束;若跳转到边界元则继续跳转,直到跳转至某一个电位已知的导体结束。
当以始发边界元为起点的出发次数足够多时,始发边界元上的电位就无限接近于最终跳转到的每一个导体上的电位的加权平均,此权重就是最终跳转到该导体的概率。由于设定导体i上的电位为1V,其它所有导体的电位为0V,则始发边界元上的电位就是最终跳转到导体i上的概率。
重复上述步骤,得到所有与导体j相邻的边界元的电位。根据的原理,按照等式得到导体j的总电荷;
当导体电位为1V时,该导体的总电荷在数值上等于该导体的总电容,或该导体电位为0V时,该导体的总电荷在数值上等于与电位设为1V的导体之间的耦合电容。
计算出的导体的总电容和/或耦合电容即为集成电路版图的子区域对应的寄生电容,寄生电容包括总电容和/或耦合电容。用户或集成电路设计者可指定总电容和耦合电容中的两者或任意一项进行提取。本发明对一个集成电路版图设计的寄生电容提取只需要做一次,节省了提取时间,提高了提取效率。
需要注意的是,上述具体实施例是示例性的,本领域技术人员可以在本发明公开内容的启发下想出各种解决方案,而这些解决方案也都属于本发明的公开范围并落入本发明的保护范围之内。本领域技术人员应该明白,本发明说明书及其附图均为说明性而并非构成对权利要求的限制。本发明的保护范围由权利要求及其等同物限定。

Claims (10)

1.一种基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述方法包括以下步骤:
由模型模板和工艺参数文件构造电路模型;
由所述电路模型生成马尔可夫转移矩阵;
存储同一工艺制程下的各个模型的马尔可夫转移矩阵至马尔可夫转移矩阵库中;和
利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电容。
2.如权利要求1所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述由电路模型生成马尔可夫转移矩阵的步骤包括:
将指定的电路模型的边界划分为若干边界元,并将所有边界元离散化;
将每一个边界元都可被看作一个单独的导体,计算出由所述边界元的总电容和该边界元与其他边界元之间的耦合电容组成的边界电容矩阵;和
转换所述边界电容矩阵为马尔可夫转移矩阵。
3.如权利要求2所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述边界元包括介质边界元和导体边界元。
4.如权利要求2所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,转换所述边界电容矩阵为马尔可夫转移矩阵的步骤包括:
利用公式转换边界电容矩阵为马尔可夫转移矩阵,其中M是马尔可夫转移矩阵,是边界电容矩阵,I是与边界电容矩阵同维的单位矩阵,是对矩阵取对角运算,是对边界电容矩阵取对角运算后求逆。
5.如前述权利要求之一所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述马尔可夫转移矩阵满足的充分必要条件为:
所有元素都是非负的,并且每行元素之和为1,对角元为0。
6.如前述权利要求之一所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述利用马尔可夫转移矩阵库提取该工艺制程下的集成电路设计中的寄生电容的步骤包括:
读入相应工艺制程的马尔可夫转移矩阵库;
读入及翻译集成电路版图并将其划分为若干个子区域;
读入相应工艺制程下每个子区域的电路模型的马尔可夫转移矩阵;和
由每个子区域的电路模型的马尔可夫转移矩阵计算出导体间的寄生电容。
7.如前述权利要求之一所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述读入相应工艺制程下每个子区域的电路模型的马尔可夫转移矩阵的步骤包括:
读入每个子区域的电路模型的寄生参数映射表;
读入与每个子区域的电路模型在同一工艺制程下相对应的模型介质区域的马尔可夫转移矩阵M0电路;和
利用模型介质区域的马尔可夫转移矩阵的微分方程,计算同一工艺制程下任一子区域的电路模型的马尔可夫转移矩阵,
M 1 ≈ M 0 + Δx ∂ M 0 ∂ x + Δy ∂ M 0 ∂ y + ΔxΔy ∂ 2 M 0 ∂ x ∂ y + 1 2 Δ x 2 ∂ 2 M 0 ∂ x 2 + 1 2 Δy 2 ∂ 2 M 0 ∂ y 2
其中,M1为任一子区域的电路模型在相应工艺制程下的马尔可夫转移矩阵,M0为与每个子区域在同一工艺制程下相对应的模型介质区域的马尔可夫转移矩阵,x、y为相应工艺制程的寄生参数,Δx、Δy为任一子区域的电路模型在相应工艺制程下的寄生参数变化量。
8.如权利要求6或7所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述由每个子区域的电路模型相对应的马尔可夫转移矩阵计算出导体间的寄生电容的步骤包括:
设定任意一个导体i的电位为1V,设定导体j及其它导体的电位为0V,其中j≠i;与导体j相邻的多个边界元中的一个边界元为始发边界元;
由导体所在子区域的电路模型对应的马尔科夫转移矩阵得到始发边界元直接或间接跳转至相邻边界元或导体的转移概率;
以足够多的次数由始发边界元出发并按照随机漫步法跳转至已知电位的边界元或导体;
对最终跳转至导体的电位以跳转至该导体的转移概率为权重进行加权平均从而得到始发边界元的电位;
重复上述步骤得到所有与导体j相邻的边界元的电位;
根据的原理,按照等式得到导体j的总电荷;
当导体电位为1V时,该导体的总电荷在数值上等于该导体的总电容,或该导体电位为0V时,该导体的总电荷在数值上等于与电位设为1V的导体之间的耦合电容。
9.如权利要求6所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述读入及翻译集成电路版图并将其划分为若干个子区域的步骤中包括:
转化所述集成电路版图为内部按空间区域索引的数据格式。
10.如权利要求9所述的基于马尔可夫转移矩阵库的寄生电容提取方法,其特征在于,所述读入及翻译集成电路版图并将其划分为若干个子区域的步骤包括:
由集成电路设计版图和对应工艺制程下的工艺参数文件共同得到实际硅片上的电路版图。
CN201510015221.0A 2015-01-13 2015-01-13 一种基于马尔可夫转移矩阵库的寄生电容提取方法 Active CN104484541B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710326765.8A CN107169190B (zh) 2015-01-13 2015-01-13 一种寄生参数提取方法
CN201510015221.0A CN104484541B (zh) 2015-01-13 2015-01-13 一种基于马尔可夫转移矩阵库的寄生电容提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510015221.0A CN104484541B (zh) 2015-01-13 2015-01-13 一种基于马尔可夫转移矩阵库的寄生电容提取方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710326765.8A Division CN107169190B (zh) 2015-01-13 2015-01-13 一种寄生参数提取方法

Publications (2)

Publication Number Publication Date
CN104484541A true CN104484541A (zh) 2015-04-01
CN104484541B CN104484541B (zh) 2017-05-24

Family

ID=52759082

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710326765.8A Active CN107169190B (zh) 2015-01-13 2015-01-13 一种寄生参数提取方法
CN201510015221.0A Active CN104484541B (zh) 2015-01-13 2015-01-13 一种基于马尔可夫转移矩阵库的寄生电容提取方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710326765.8A Active CN107169190B (zh) 2015-01-13 2015-01-13 一种寄生参数提取方法

Country Status (1)

Country Link
CN (2) CN107169190B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249052A (zh) * 2016-07-15 2016-12-21 国网四川省电力公司电力科学研究院 一种电容式电压互感器杂散电容计算方法
CN113962122A (zh) * 2021-09-30 2022-01-21 北京智芯仿真科技有限公司 集成电路全波电磁仿真低频基准频点确定方法及系统
CN116187269A (zh) * 2023-03-02 2023-05-30 深圳华大九天科技有限公司 一种多导体系统的寄生电容参数提取方法、装置及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114036892A (zh) * 2022-01-08 2022-02-11 青岛展诚科技有限公司 随机行走在电容抽取中单细粒度的并行处理方法和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003021496A2 (en) * 2001-08-29 2003-03-13 Intel Corporation (A Delaware Corporation) Gate estimation process and method
US20040205097A1 (en) * 2001-08-17 2004-10-14 Christofer Toumazou Hybrid digital/analog processing circuit
CN101840451A (zh) * 2010-04-21 2010-09-22 云南大学 一种集成电路工艺参数模型的优化方法
CN102314529A (zh) * 2010-07-08 2012-01-11 上海华虹Nec电子有限公司 用于尺寸缩小性工艺的spice模型建立方法
US20130318607A1 (en) * 2010-11-03 2013-11-28 Virginia Tech Intellectual Properties, Inc. Using Power Fingerprinting (PFP) to Monitor the Integrity and Enhance Security of Computer Based Systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008137774A2 (en) * 2007-05-04 2008-11-13 Mentor Graphics Corporation Modeling the skin effect using efficient conduction mode techniques
CN102651047B (zh) * 2012-04-11 2013-12-11 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040205097A1 (en) * 2001-08-17 2004-10-14 Christofer Toumazou Hybrid digital/analog processing circuit
WO2003021496A2 (en) * 2001-08-29 2003-03-13 Intel Corporation (A Delaware Corporation) Gate estimation process and method
CN101840451A (zh) * 2010-04-21 2010-09-22 云南大学 一种集成电路工艺参数模型的优化方法
CN102314529A (zh) * 2010-07-08 2012-01-11 上海华虹Nec电子有限公司 用于尺寸缩小性工艺的spice模型建立方法
US20130318607A1 (en) * 2010-11-03 2013-11-28 Virginia Tech Intellectual Properties, Inc. Using Power Fingerprinting (PFP) to Monitor the Integrity and Enhance Security of Computer Based Systems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙泽武: "考虑悬浮哑元的互连电路寄生电容提取算法研究", 《中国优秀硕士学位论文全文数据库 信息科技缉》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249052A (zh) * 2016-07-15 2016-12-21 国网四川省电力公司电力科学研究院 一种电容式电压互感器杂散电容计算方法
CN113962122A (zh) * 2021-09-30 2022-01-21 北京智芯仿真科技有限公司 集成电路全波电磁仿真低频基准频点确定方法及系统
CN113962122B (zh) * 2021-09-30 2022-05-31 北京智芯仿真科技有限公司 集成电路全波电磁仿真低频基准频点确定方法及系统
CN116187269A (zh) * 2023-03-02 2023-05-30 深圳华大九天科技有限公司 一种多导体系统的寄生电容参数提取方法、装置及存储介质

Also Published As

Publication number Publication date
CN107169190B (zh) 2020-09-01
CN104484541B (zh) 2017-05-24
CN107169190A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN107533576B (zh) 针对使用电路模板的电路设计的提取的布局依赖效应的重用
CN103544333B (zh) 半导体器件设计方法、系统和计算机程序产品
US10860769B2 (en) Method and system for integrated circuit design with on-chip variation and spatial correlation
US10169506B2 (en) Circuit design method and system
Crossley et al. BAG: A designer-oriented integrated framework for the development of AMS circuit generators
US8578316B1 (en) Methodologies for automatic 3-D device structure synthesis from circuit layouts for device simulation
US8701055B1 (en) Macro cell based process design kit for advanced applications
TWI598758B (zh) 用於積體電路佈局產生的方法、裝置以及計算機程式產品
CN104484541B (zh) 一种基于马尔可夫转移矩阵库的寄生电容提取方法
Xiao et al. Practical placement and routing techniques for analog circuit designs
TW202032260A (zh) 積體電路設計方法、積體電路設計系統及非暫態電腦可讀取媒體
US9245073B2 (en) Pattern density-dependent mismatch modeling flow
US20130298091A1 (en) Method of performing circuit simulation and generating circuit layout
TWI789911B (zh) 用於電容值提取的系統、方法及儲存媒體
TW201528017A (zh) 透過考量不同電路拓撲之輸入波形產生來特徵化元件
CN114077815A (zh) 一种围栅器件的设计方法和装置
US20070266360A1 (en) Metal Thickness Simulation for Improving RC Extraction Accuracy
CN111368500A (zh) 金属互联层电容预测模型的建立方法及模型系统
Abouelyazid et al. Connectivity-based machine learning compact models for interconnect parasitic capacitances
CN107180130B (zh) 一种寄生参数提取方法
Budak et al. CAD for Analog/Mixed‐Signal Integrated Circuits
Lu et al. A machine learning-powered tier partitioning methodology for monolithic 3-D ICs
US9411926B2 (en) Method of performing circuit simulation and generating circuit layout
US12009260B2 (en) Method and system of forming integrated circuit
Chen et al. A layout-aware automatic sizing approach for retargeting analog integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant