CN104471703A - 半导体构造、存储器单元、存储器阵列及形成存储器单元的方法 - Google Patents

半导体构造、存储器单元、存储器阵列及形成存储器单元的方法 Download PDF

Info

Publication number
CN104471703A
CN104471703A CN201380038024.XA CN201380038024A CN104471703A CN 104471703 A CN104471703 A CN 104471703A CN 201380038024 A CN201380038024 A CN 201380038024A CN 104471703 A CN104471703 A CN 104471703A
Authority
CN
China
Prior art keywords
oxygen
free
node
along
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380038024.XA
Other languages
English (en)
Other versions
CN104471703B (zh
Inventor
法比欧·佩里兹
钦奇亚·佩罗内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104471703A publication Critical patent/CN104471703A/zh
Application granted granted Critical
Publication of CN104471703B publication Critical patent/CN104471703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含一种直接在间隔开的节点上方具有氧敏感结构的构造。每一氧敏感结构包含成角度板，所述成角度板具有沿着节点的顶部表面的水平部分及从所述水平部分向上延伸的非水平部分。每一成角度板具有：内部侧壁，其中内侧拐角形成于所述非水平部分与所述水平部分之间；外部侧壁，其与所述内部侧壁呈相对关系；及若干横向边缘。位线是在所述氧敏感结构上方，且具有从所述氧敏感结构的所述横向边缘向上延伸的侧壁。不含氧结构是沿着所述内部侧壁、沿着所述外部侧壁、沿着所述横向边缘、在所述位线上方且沿着所述位线的所述侧壁。一些实施例包含存储器阵列及形成存储器单元的方法。

Description

半导体构造、存储器单元、存储器阵列及形成存储器单元的方法
技术领域
半导体构造、存储器单元、存储器阵列及形成存储器单元的方法。
背景技术
存储器是一种类型的集成电路，且在电子系统中用于存储数据。通常在个别存储器单元的一或多个阵列中制作集成式存储器。所述存储器单元经配置而以至少两种不同可选择状态存留或存储存储器。在二进制系统中，所述状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上电平或状态的信息。
一种类型的存储器是相变存储器(PCM)。此存储器利用相变材料作为可编程材料。可用于PCM中的实例相变材料是硫属化物材料。
所述相变材料经由适当激励的施加而可逆地从一个相位转变到另一相位。每一相位可用作一存储器状态，且因此个别PCM单元可具有对应于所述相变材料的两个可诱发相位的两种可选择存储器状态。
如果所述相变材料暴露于氧，那么其可受不利影响(即，“中毒”)，且因此期望研发减轻或防止此氧暴露的新架构及制作方法。
附图说明
图1-3是处于实例实施例方法的处理阶段的构造的俯视图及横截面侧视图。图2及3的横截面图分别沿着图1的线A-A及B-B。
图4-6是处于继图1-3的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图5及6的横截面图分别沿着图4的线A-A及B-B。
图7-9是处于继图4-6的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图8及9的横截面图分别沿着图7的线A-A及B-B。
图10-12是处于继图7-9的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图11及12的横截面图分别沿着图10的线A-A及B-B。
图13-15是处于继图10-12的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图14及15的横截面图分别沿着图13的线A-A及B-B。
图16-18是处于继图13-15的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图17及18的横截面图分别沿着图16的线A-A及B-B。
图19-21是处于继图16-18的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图20及21的横截面图分别沿着图19的线A-A及B-B。
图22-24是处于继图19-21的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图23及24的横截面图分别沿着图22的线A-A及B-B。
图25-27是处于继图22-24的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图26及27的横截面图分别沿着图25的线A-A及B-B。
图28-30是处于继图25-27的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图29及30的横截面图分别沿着图28的线A-A及B-B。
图31-33是处于继图28-30的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图32及33的横截面图分别沿着图31的线A-A及B-B。
图34是图32的区域的放大视图。
图35-37是根据另一实例实施例的处于类似于图31-33的处理阶段的实例处理阶段的构造的俯视图及横截面侧视图。图36及37的横截面图分别沿着图35的线A-A及B-B。
具体实施方式
一些实施例包含邻近氧敏感材料制作不含氧的防护结构以减轻或防止氧敏感材料的氧中毒的方法，且一些实施例包含包括此些防护结构的新架构。在一些实施例中，所述氧敏感材料是PCM的相变材料(例如，举例来说，硫属化物)。参考图1-37描述实例实施例。
图1-3概略地图解说明半导体构造10的一部分。图1展示所述构造的俯视图，且图2及3展示分别沿着图1的线A-A及B-B的横截面。
构造10包括p型掺杂区域12(其在一些实施例中可称为衬底12，且在其中其是双极结型晶体管的一部分的特定实施例中称为集电极区域12)及在区域12上方的各种经掺杂区域14、16、18及20。区域12、14、16及18经图案化成多个基座21(仅标记其中的一些)，其中此些基座通过介入介电材料22彼此分离。或者，材料22可称为电绝缘材料；其中术语“电绝缘材料”及“介电材料”是彼此同义的。材料22可包括任何适合组合物或组合物的组合，且在一些实施例中可包括含氧材料；例如，举例来说，二氧化硅、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)等。经掺杂区域14、16、18及20对应于经掺杂半导体材料，例如经掺杂硅。
区域16及20是重掺杂的，且因此分别指示为n+掺杂及p+掺杂。在一些实施例中，p型掺杂区域12、n型掺杂区域16及p型掺杂区域20一起形成pn二极管。区域14及18是轻掺杂的，且用作渐变结以改进此些二极管的性能。在一些实施例中，区域12、16及20可为双极结晶体管的区域。
导电材料24是跨越所述二极管的顶部而形成。此导电材料可包括任何适合组合物或组合物的组合；且在一些实施例中可包括金属硅化物(例如，举例来说，硅化钴、硅化钛、硅化镍等)。在一些实施例中，可通过经掺杂区域20的上部表面的硅化而形成此导电材料。尽管导电材料24展示为具有与绝缘材料22的上部表面实质上共面的上部表面，但在其它实施例中，导电材料24可具有高于或低于绝缘材料22的上部表面的上部表面。
在所展示实施例中，基座21的顶部是方形的(如在图1的俯视图中由材料24的方形形状所指示)，但在其它实施例中，所述基座的顶部可具有其它形状；例如，举例来说，多边形形状、圆形形状、椭圆形形状、圆角形状等。
基座21布置成栅格(如由在图1的俯视图中材料24布置成栅格所指示)。此栅格具有沿着轴5的第一方向及沿着轴7的第二方向(其中轴5及7是邻近图1的俯视图而图解说明)。在所展示实施例中，所述第二方向实质上正交于所述第一方向；其中术语“实质上正交”意指所述方向是在合理制作及测量公差内正交。图2的横截面沿着轴7，且图3的横截面沿着轴5。
图2及3的横截面展示基座21沿着图2的横截面比沿着图3的横截面延伸的深。具体来说，沿着图2的横截面，所述基座延伸穿过区域14及16并延伸到区域12中；且沿着图3的横截面，所述基座仅部分地延伸到区域16中。在一些实施例中，重掺杂区域16可视为形成沿着轴5的方向互连多个二极管的字线；其中在图3中图解说明实例字线28。如本文中及贯穿说明所使用，“字线”是存取线的同义字且“位线”是数据线的同义字。
所图解说明的pn二极管是可并入到存储器阵列中的存取装置的实例。在其它实施例中，代替所图解说明的二极管或除所图解说明的二极管以外，可利用其它存取装置。举例来说，此些其它存取装置可包含场效应晶体管、双极结晶体管、PIN二极管等。
在一些实施例中，构造10可视为包括半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，包含但不限于：块状半导电材料，例如，半导电晶片(单独地或在包括其它材料的组合件中)；及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些实施例中，构造10可对应于含有与集成电路制作相关联的一或多种材料的半导体衬底。所述材料中的一些材料可在所展示区域12下方及/或可横向邻近所展示区域12；且可对应于(举例来说)难熔金属材料、势垒材料、扩散材料、绝缘体材料等中的一或多者。
参考图4-6，电绝缘材料26是跨越构造10而形成，且随后开口经形成而穿过材料26到导电材料24且填充有导电材料30。
导电材料30可包括任何适合组合物或组合物的组合；且在一些实施例中可包括以下各项中的一或多者、基本上由以下各项中的一或多者组成或由以下各项中的一或多者组成：各种金属(举例来说，钨、钛等)、含金属组合物(例如，金属氮化物、金属碳化物、金属硅化物等)及经导电掺杂的半导体材料(例如，经导电掺杂的硅、经导电掺杂的锗等)。在实例实施例中，材料30可包括围绕钨填充物的氮化钛衬里。
绝缘材料26可包括任何适合组合物或组合物的组合。在一些实施例中，材料26可包括与材料22相同的组合物，且因此材料26可包括含氧组合物，例如，举例来说，二氧化硅、BPSG、PSG等中的一或多者。在一些实施例中，材料26可包括不同于材料22的组合物；且可(举例来说)包括不含氧组合物，例如，举例来说，氮化硅。尽管材料26展示为均质的，但在其它实施例中，材料26可包括多种离散组合物。例如，在一些实施例中，材料26的下部部分可为含氧组合物，且材料26的上部部分可为不含氧组合物，如下文参考图35-37更详细地描述。
展示延伸跨越材料30及26的平面化表面31。此表面可因化学机械抛光(CMP)而产生。例如，最初可提供材料30以填满材料26中的开口，且随后可利用CMP来移除过量材料30并形成所展示的平面化表面31。
材料30可视为形成多个导电插塞，其中所述导电插塞的上部区域对应于跨越构造10的顶部的多个间隔开的电节点32(仅标记其中的一些)。在所展示实施例中，绝缘材料26完全地横向环绕节点32。在一些实施例中，节点32可视为由包括区域12的半导体衬底支撑。
所述电节点布置成包括沿着轴5的第一方向及沿着轴7的第二方向的栅格。在以下论述中，节点32中的一者称为第一节点32a，且所述节点中的另一者称为第二节点32b。节点32a及32b实质上彼此相同，且实质上相同于所有其它节点32；但特定地称作第一节点及第二节点以帮助阐释实例实施例中的一些实例实施例。
参考图7-9，间隔开的图案化结构34到36形成于平面化表面31上方。在所展示实施例中，所述图案化结构是沿着轴5的方向延伸(即，沿着与字线28相同的方向延伸)的线。每一图案化结构包括一顶部(例如，结构35的顶部37)及一对相对侧壁(例如，结构35的侧壁39及41)。在一些实施例中，图案化结构的侧壁中的一者可称为第一侧壁且另一者可称为第二侧壁。因此，在一些实施例中，侧壁39及41可分别称为第一侧壁及第二侧壁。第一侧壁39跨越一组节点且直接在所述组节点上方通过，且第二侧壁41跨越一不同组节点且直接在所述组节点上方通过。在一些实施例中，所述第一侧壁下方的节点可称为第一组节点，且所述第二侧壁下方的节点可称为第二组节点。因此，节点32a可视为是第一组节点的一部分，且节点32b可视为是第二组节点的一部分。
所述图案化结构横跨节点32之间的空间且与所述节点部分地重叠。在图7的俯视图中以虚线展示所述节点的部分以指示此些部分在图案化结构34到36下方。
所述图案化结构包括材料38。此材料不包括氧，且因此可称为不含氧材料。在一些实施例中，材料38可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
图案化结构34到36可包括任何适合尺寸。在一些实施例中，节点32可形成于间距P上，且所述图案化结构可彼此间隔达与此间距相当的距离D。例如，在一些实施例中，所述间距可为在从约40纳米到约60纳米的范围内的尺寸，且D可为实质上相同尺寸。所述图案化结构具有厚度T。在一些实施例中，此厚度可在从约等于所述间距到为所述间距的约三倍的范围内；且在一些实例实施例中，此厚度可在从约60纳米到约100纳米的范围内。
所述图案化结构可借助任何适合处理形成；举例来说，包含：跨越平面化表面31形成材料38的层，接着为利用经图案化掩模(未展示)及一或多个蚀刻以形成材料38的所图解说明的线。经图案化掩模可包括任何适合掩模，举例来说，包含：以光学光刻方式图案化的光致抗蚀剂掩模及/或利用间距修改方法形成的掩模。
参考图10-12，相变材料40是跨越图案化结构34到36且在所述图案化结构之间的间隙内形成。所述相变材料可包括硫属化物、基本上由硫属化物组成或由硫属化物组成；例如，举例来说，锗、锑及碲的混合物(即，通常称为GST的混合物)。所述相变材料是氧敏感材料的实例；其中术语“氧敏感材料”意指在暴露于氧时以非所要方式更改的材料。在一些实施例中，本文中所描述的处理直接抵靠氧敏感材料提供不含氧材料以保护所述氧敏感材料免于暴露于氧。此情况可减轻或防止可能在缺乏此保护材料的处理中发生而成问题的氧敏感材料的降解(此可称为氧中毒)。尽管本文中所描述的实例氧敏感材料是相变材料，但在其它实施例中，类似于本文中所描述的处理的处理可用于其它氧敏感材料。
材料40展示为沿着图案化结构34到36的外部表面延伸，且具体来说沿着此些图案化结构的侧壁表面及顶部表面(例如，结构35的表面37、39及41)延伸。在一些实施例中，材料40可视为经配置为从第一节点的上部表面延伸到第二节点的上部表面的桥接器。例如，实例桥接器44展示为从第一节点32a的上部表面延伸到第二节点32b的上部表面；其中此桥接器延伸跨越图案化结构35。所述桥接器可视为具有沿着所述图案化结构的第一侧壁39的第一区段45、沿着所述图案化结构的第二侧壁41的第二区段46及跨越所述图案化结构的顶部的第三区段47。
材料40可具有任何适合厚度，且在一些实施例中可具有在从约5纳米到约10纳米的范围内的厚度。材料40可借助任何适合处理而形成；举例来说，包含：原子层沉积(ALD)、化学汽相沉积(CVD)及物理汽相沉积(PVD)中的一或多者。在一些实施例中，材料40可称为跨越图案化结构34到36且跨越此些图案化结构之间的空间而形成的薄片或膜。
不含氧材料42是在氧敏感材料40上方且直接抵靠氧敏感材料40而形成。所述不含氧材料可包括与图案化结构34到36的不含氧材料38相同的组合物，或可包括相对于材料38不同的组合物。在一些实施例中，材料38及42两者均可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。在一些实施例中，材料38及42可分别称为第一不含氧材料及第二不含氧材料。
材料42可借助任何适合处理而形成，举例来说，包含ALD、CVD及PVD中的一或多者。
参考图13-15，材料40及42暴露于各向异性蚀刻，此从图案化结构34到36的上部表面上方及从所述图案化结构之间的区域移除材料同时留下沿着所述图案化结构的侧壁的材料40及42。在一些实施例中，图13-15的处理可视为移除由氧敏感材料40界定的桥接器44(图11)的第三区段47(图11)的至少一些部分以使第一区段45与第二区段46彼此分离。在所展示实施例中已移除此第三区段的全部，但在其它实施例中(未展示)，可仅移除所述第三区段中一些部分。在图13-15的处理阶段处，区段45及46具有经暴露上部区域65。
在图13-15的处理阶段处保留的氧敏感材料40呈沿着图案化结构34到36的侧壁延伸的线50到55的形式。每一线经配置为具有水平部分56(在图14中标记其中的一者)及非水平部分58(在图14中标记其中的一者)的成角度板。所述水平部分在下伏节点32上方且直接抵靠下伏节点32，且所述非水平部分在拐角59(在图14中标记其中的一者)处从所述水平部分向上延伸。在所展示实施例中，非水平部分实质上正交于水平部分，且因此拐角为约90°。在其它实施例中，拐角可具有其它角度。
在一些实施例中，拐角59可称为内侧拐角，且成角度板50到55可视为包括沿着所述内侧拐角的内部侧壁60(在图14中仅标记其中的一者)，且包括与所述内部侧壁呈相对关系的外部侧壁61(在图14中仅标记其中的一者)。
在图13-15的处理阶段处，板50到55的水平部分56具有经暴露横向边缘63(仅标记其中的一些)。
参考图16-18，第三不含氧材料64是跨越氧敏感材料40而形成。材料64沿着区段45及46的上部区域65覆盖经暴露材料40。材料64还沿着水平突出部56的横向边缘63覆盖经暴露材料40。
材料64可包括任何适合组合物或组合物的组合。在一些实施例中，不含氧材料64可包括与第一不含氧材料38及第二不含氧材料42中的一者或两者相同的组合物；且在一些实施例中，材料64可包括不同于材料38及42中的一者或两者的组合物。在一些实施例中，材料64可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
材料64可借助任何适合处理而形成，举例来说，包含ALD、CVD及PVD中的一或多者。在一些实施例中，材料64可具有在从约5纳米到约10纳米的范围内的厚度。
介电材料66是在材料64上方且跨越图案化结构34到36而形成。材料66可包括任何适合组合物或组合物的组合；且在一些实施例中可包括氧。例如，材料66可包括二氧化硅、BPSG、PSG、氧化铝等中的一或多者。介电材料66可借助任何适合处理而形成，举例来说，包含ALD、CVD及PVD中的一或多者。
参考图19-21，CMP或其它适合平面化用于从材料64上方移除材料66并形成所展示的平面化表面67。
参考图22-24，CMP或其它适合平面化用于形成所展示的平面化表面69。在一些实施例中，所述平面化可视为使区段45及46(图14)的上部区域65(图14)暴露。
参考图25-27，导电材料68是跨越平面化表面69而形成。在一些实施例中，材料68可用于形成位线，且因此可称为位线材料。材料68可包括任何适合组合物或组合物的组合；举例来说，包含各种金属、含金属组合物及经导电掺杂的半导体材料中的一或多者。在一些实施例中，材料68可包括氮化钛上方的钨。
参考图28-30，材料68经图案化成沿着轴7的方向(即，其实质上正交于字线28的方向)延伸的多个位线70到73。所述位线的图案还转印到材料38、40、42、64及66中。此将氧敏感材料40的线50到55(图13-15)蚀刻成与节点32呈一一对应性的结构74。可利用任何适合处理将材料68图案化成位线；举例来说，包含：利用经图案化掩模(未展示)来界定所述位线的所要图案，且借助一或多个适合蚀刻将此图案转印到位线材料中。
图30展示位线70到73具有从结构74的横向边缘77(仅标记其中的一些)向上延伸的侧壁75(仅标记其中的一些)。
结构74中的每一者可并入到单独存储器单元中。例如，在一些实施例中，材料40是相变材料，且因此结构74是相变材料结构(例如，硫属化物结构)。直接在位线与下伏节点之间的相变材料结构可变为存储器单元的可编程材料。在所展示实施例中，在不具有加热元件的情况下利用相变材料(即，在自加热存储器单元中利用其)。在其它实施例中，类似于本文中所描述的处理的处理可用于形成将加热元件并入到存储器单元中的相变存储器。
上文参考图14所描述的材料40的区段45及46最终并入到位线71下方的一对邻近存储器单元中，其中此些存储器单元由标记76及78概略地指示。
参考图31-33，第四不含氧材料80是在位线70到73上方且在其之间形成。材料80直接抵靠相变材料结构74，如图33中所展示。
材料80可包括任何适合组合物或组合物的组合。在一些实施例中，不含氧材料80可包括与第一不含氧材料38、第二不含氧材料42及第三不含氧材料64中的一或多者相同的组合物；且在一些实施例中，材料80可包括不同于材料38、42及64中的一或多者的组合物。在一些实施例中，材料80可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
材料80可借助任何适合处理而形成，举例来说，包含ALD、CVD及PVD中的一或多者。在一些实施例中，材料80可具有在从约5纳米到约10纳米的范围内的厚度。
介电材料82形成于材料80上方。介电材料82可包括任何适合组合物或组合物的组合，且在一些实施例中可为含氧材料。例如，在一些实施例中，材料82可包括二氧化硅、BPSG、PSG、氧化铝等中的一或多者。
图31-33的构造有利地具有环绕氧敏感材料40的不含氧防护材料。此构造是可利用上文所描述的处理而形成的经改进架构的实例。图34展示图32的区域100的放大视图。
图34的放大视图展示相变材料40(在其它实施例中，或其它氧敏感材料)经配置为直接抵靠下伏节点32的结构74。结构74中的每一者经配置为成角度板，所述成角度板具有在拐角59(仅标记其中的一些)处接合到非水平部分58(仅标记其中的一些)的水平部分56(仅标记其中的一些)。每一成角度板结构74包括内部侧壁60及外部侧壁61(上文参考图13-15描述术语“外部侧壁”及“内部侧壁”)。内部侧壁及外部侧壁经由图33中所展示的横向边缘77彼此连接。
图34的水平部分56沿着对应于图31的轴7的方向的第一方向突出，且在图32及34中提供此轴以帮助读者理解本文中所描述的一些实施例。在图34的实施例中，相变结构74沿着轴7的第一方向布置成内部侧壁/内部侧壁/外部侧壁/外部侧壁的重复图案。邻近内部侧壁60通过材料42、64及66而彼此间隔开。邻近外部侧壁61仅通过材料38而彼此间隔开。
图34展示沿着轴7的方向的构造10。图33展示沿着轴5(其正交于轴7)的方向的构造。在所展示实施例中，图33展示邻近相变材料结构74是沿着轴5边缘到边缘地定向；且通过含有材料80及82的间隙而彼此间隔开。
不含氧材料38、42及64可一起视为形成沿着相变材料结构74的内部侧壁60及外部侧壁61的不含氧结构。此外，图31-33的不含氧材料80可视为是此不含氧结构的一部分。在一些实施例中，不含氧材料中的两者或两者以上可彼此不同，且在此些实施例中，不含氧结构可视为是两种或两种以上不同组合物的压层。在其它实施例中，所有不含氧材料可为共同组合物，且因此所述不含氧结构可为单个组合物。例如，所述不含氧结构可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
不含氧材料38、42、64及80保护氧敏感材料40免于暴露于氧，此可减轻或防止此材料的氧诱发的降解。在一些实施例中，利用不含氧材料直接抵靠氧敏感材料40的各种表面可在接近氧敏感材料利用含氧介电材料时排除氧敏感材料的氧诱发的降解。与其它介电材料相比，含氧介电材料可为相当便宜的。一些实施例有利地提供使得能够利用含氧介电材料同时排除氧敏感材料的氧诱发的降解的结构及方法。
图34的构造具有其中氧敏感材料40的边缘63接近下伏节点32的边缘的区域89(仅标记其中的一些)。在所展示实施例中，材料40的此些边缘63不延伸到介电材料26上方。然而，如果在材料40的图案化期间存在一些未对准，那么边缘63可延伸到材料26上方，此在其中材料26包括氧的应用中可导致包括材料40的结构74的至少一些区域的氧诱发的中毒。因此，可期望至少材料26的上部表面包括不含氧组合物，例如氮化硅。根据其中支撑材料26包括两种不同组合物90及92的实施例，图35-37展示处于类似于图31-33的处理阶段的处理阶段的构造110。下部组合物90可含有氧，且上部组合物92可为不含氧组合物，例如氮化硅。上部组合物92相对于下部组合物90可具有任何适合厚度。此外，尽管展示仅包括由不含氧组合物形成的上部区域的材料26，但在其它实施例中，材料26的整体可为不含氧组合物。
所展示实施例具有完全由不含氧材料92横向环绕的导电材料30的上部区域，且因此具有完全由不含氧材料92横向环绕的节点32。在一些实施例中，节点32可视为延伸到不含氧材料92中，且在所展示实施例中，此些节点具有与不含氧材料92的上部表面约共面的顶部表面。在其它实施例中，材料92的上部表面可高于节点的顶部表面，或低于节点的顶部表面。
在一些实施例中，存储器单元(例如，图29的单元76及78中的一者)可视为包括在一对电节点(其中所述节点中的一者对应于在相变材料结构下面且直接抵靠相变材料结构的节点30，且所述节点中的另一者对应于在相变材料结构上方且直接抵靠相变材料结构的位线(例如，位线70到73中的一者)的区域)之间的相变材料结构74。不含氧结构(即，包括不含氧材料38、42及64的结构)完全包封相变材料结构，只有所述相变材料结构的接触电极的区域除外。
上文所描述的结构可并入到众多集成电路配置中的任一者中，且此些配置可用于电子系统中。所述电子系统可用于众多应用(例如，举例来说，存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块)中的任一者中，且可包含多层多芯片模块。所述电子系统可为宽广范围的系统(例如，举例来说，时钟、电视、移动电话、个人计算机、汽车、工业控制系统、飞机等)中的任一者。
图式中的各种实施例的特定定向仅是出于说明性目的，且在一些应用中，所述实施例可相对于所展示的定向旋转。本文中所提供的说明及所附权利要求书与在各种特征之间具有所描述关系的任何结构有关，而不管所述结构是沿图式的特定定向还是相对于此定向旋转。
随附图解的横截面图仅展示在所述横截面的平面内的特征，且不展示在所述横截面的平面后面的材料以便简化图式。
当结构在上文称为“在”另一结构“上”或“抵靠”另一结构时，其可直接在另一结构上或还可存在介入结构。相比之下，当结构称为“直接在”另一结构“上”或“直接抵靠”另一结构时，不存在介入结构。当结构称为“连接”或“耦合”到另一结构时，其可直接连接或耦合到另一结构，或可存在介入结构。相比之下，当结构称为“直接连接”或“直接耦合”到另一结构时，不存在介入结构。
一些实施例包含形成存储器单元的方法。形成由半导体衬底支撑的一对间隔开的电节点。所述节点是第一节点及第二节点。在所述节点上方形成图案化结构。所述图案化结构横跨所述节点之间的空间且具有与第二侧壁呈相对关系的第一侧壁。所述第一侧壁直接在所述第一节点上方且所述第二侧壁直接在所述第二节点上方。所述图案化结构包括第一不含氧材料。沿着所述图案化结构的外部表面形成氧敏感材料。所述氧敏感材料经配置为从所述第一节点的上部表面延伸到所述第二节点的上部表面的桥接器。所述桥接器具有沿着所述第一侧壁的第一区段、沿着所述第二侧壁的第二区段及跨越所述图案化结构的顶部的第三区段。沿着氧敏感材料桥接器的第一区段、第二区段及第三区段形成第二不含氧材料。移除相变材料桥接器的所述第三区段的至少一些部分以使所述第一区段与所述第二区段分离。将所述第一区段及第一节点并入到第一存储器单元中。将所述第二区段及第二节点并入到邻近于所述第一存储器单元的第二存储器单元中。
一些实施例包含形成存储器单元的方法。形成由半导体衬底支撑的多个间隔开的电节点。在所述节点上方形成多个间隔开的图案化结构。所述图案化结构横跨所述节点之间的空间且具有与第二侧壁呈相对关系的第一侧壁。所述图案化结构沿着第一方向延伸。所述第一侧壁直接在第一组节点上方且所述第二侧壁直接在第二组节点上方。所述图案化结构包括第一不含氧材料。跨越所述图案化结构及跨越所述图案化结构之间的空间形成相变材料膜。跨越所述相变材料膜形成第二不含氧材料。从所述图案化结构上方及从所述图案化结构之间移除所述相变材料以留下沿着所述图案化结构的所述侧壁的所述相变材料的线。所述相变材料线是具有直接抵靠所述节点的水平部分且具有从所述水平部分向上延伸的非水平部分的成角度板。跨越所述相变材料线形成第三不含氧材料。从所述相变材料线的上部区域上方移除所述第三不含氧材料同时留下沿着所述相变材料线的横向边缘保留的所述第三不含氧材料。跨越所述相变材料线的所述上部区域形成导电位线材料。将所述位线材料图案化成沿着实质上正交于所述第一方向的第二方向延伸的位线。穿过所述相变材料线而转印所述位线的图案以将所述相变材料线切割成与所述节点呈一一对应性的相变材料结构。个别存储器单元包括直接在节点与位线之间的相变材料结构。
一些实施例包含具有由半导体衬底支撑的间隔开的电节点的半导体构造。氧敏感材料结构直接在所述节点上方。每一氧敏感材料结构包括成角度板，其中所述成角度板具有沿着节点的顶部表面的水平部分及从所述水平部分向上延伸的非水平部分。每一成角度板具有内部侧壁、与所述内部侧壁呈相对关系的外部侧壁及若干横向边缘。位线是在所述氧敏感材料结构上方。所述位线具有从所述氧敏感材料结构的所述横向边缘向上延伸的侧壁。不含氧结构是沿着所述内部侧壁、沿着所述外部侧壁、沿着所述横向边缘、在所述位线上方且沿着所述位线的所述侧壁。
一些实施例包含存储器单元，所述存储器单元包括在一对电节点之间的相变材料结构，且包括完全包封所述相变材料结构(只有所述相变材料结构的接触电极的区域除外)的不含氧结构。
一些实施例包含具有由半导体衬底支撑的间隔开的电节点的存储器阵列。所述节点是沿着包括第一方向及第二方向的栅格而布置，其中所述第二方向实质上正交于所述第一方向。相变材料结构直接在所述节点上方。每一相变材料结构包括成角度板，其中所述成角度板具有沿着节点的顶部表面的水平部分及从所述水平部分向上延伸的非水平部分。每一成角度板具有内部侧壁、与所述内部侧壁呈相对关系的外部侧壁及若干横向边缘。所述水平部分沿着所述第一方向突出。所述相变结构是沿着所述第二方向边缘到边缘地定向，且通过间隙而彼此间隔开。所述相变结构沿着所述第一方向布置成内部侧壁/内部侧壁/外部侧壁/外部侧壁的重复图案。邻近内部侧壁通过不含氧结构及含氧材料而彼此间隔开，其中仅所述不含氧结构直接抵靠所述相变材料结构。邻近内部侧壁仅通过不含氧结构而彼此间隔开。位线是在所述相变材料结构上方。所述位线具有从所述相变材料结构的所述横向边缘向上延伸的侧壁。所述不含氧结构在所述位线上方且沿着所述位线的所述侧壁延伸。

Claims (25)

1.一种形成存储器单元的方法，其包括：
形成由半导体衬底支撑的一对间隔开的电节点；所述节点是第一节点及第二节点；
在所述节点上方形成图案化结构，所述图案化结构横跨所述节点之间的空间且具有与第二侧壁呈相对关系的第一侧壁；所述第一侧壁直接在所述第一节点上方且所述第二侧壁直接在所述第二节点上方；所述图案化结构包括第一不含氧材料；
沿着所述图案化结构的外部表面形成氧敏感材料；所述氧敏感材料经配置为从所述第一节点的上部表面延伸到所述第二节点的上部表面的桥接器；所述桥接器具有沿着所述第一侧壁的第一区段、沿着所述第二侧壁的第二区段及跨越所述图案化结构的顶部的第三区段；
沿着所述氧敏感材料桥接器的所述第一区段、所述第二区段及所述第三区段形成第二不含氧材料；
移除所述氧敏感材料桥接器的所述第三区段的至少一些部分以使所述第一区段与所述第二区段分离；
将所述第一区段及第一节点并入到第一存储器单元中；及
将所述第二区段及第二节点并入到邻近于所述第一存储器单元的第二存储器单元中。
2.根据权利要求1所述的方法，其中所述氧敏感材料是相变材料。
3.根据权利要求1所述的方法，其中所述第一不含氧材料与所述第二不含氧材料彼此相同。
4.根据权利要求1所述的方法，其中所述第一不含氧材料与所述第二不含氧材料彼此不同。
5.根据权利要求1所述的方法，其中所述第一不含氧材料及所述第二不含氧材料两者均包括氮化硅。
6.根据权利要求1所述的方法，其中利用移除所述第三区段的整体且使所述第一及第二区段的上部区域暴露的蚀刻来实现所述第三区段的至少一些部分的所述移除；所述第一及第二区段经定形为具有直接抵靠所述节点的水平部分且具有从所述水平部分向上延伸的非水平部分的成角度板；所述蚀刻使所述水平部分的横向边缘暴露；所述方法进一步包括：
跨越所述第一及第二区段的所述经暴露上部区域及沿着所述水平部分的所述经暴露横向边缘形成第三不含氧材料；
从所述第一及第二区段上方移除所述第三不含氧材料同时留下沿着所述水平部分的所述横向边缘保留的所述第三不含氧材料；所述第三不含氧材料的所述移除使所述第一及第二区段的所述上部区域暴露；
跨越所述第一及第二区段的所述经暴露上部区域形成导电位线材料；及
将所述位线材料图案化成延伸跨越所述第一及第二区段的位线。
7.根据权利要求6所述的方法，其进一步包括在所述从所述第一及第二区段上方移除所述第三不含氧材料之前沿着所述第三不含氧材料形成含氧电绝缘材料；且其中所述第三不含氧材料的所述移除包括形成延伸跨越所述图案化结构、第一及第二区段、含氧电绝缘材料、剩余第三不含氧材料以及第二不含氧材料的经平面化表面的平面化。
8.根据权利要求6所述的方法，其中所述第一、第二及第三不含氧材料全部均包括氮化硅。
9.一种形成存储器单元的方法，其包括：
形成由半导体衬底支撑的多个间隔开的电节点；
在所述节点上方形成多个间隔开的图案化结构，所述图案化结构横跨所述节点之间的空间且具有与第二侧壁呈相对关系的第一侧壁；所述图案化结构沿着第一方向延伸；所述第一侧壁直接在第一组节点上方且所述第二侧壁直接在第二组节点上方；所述图案化结构包括第一不含氧材料；
跨越所述图案化结构及跨越所述图案化结构之间的空间形成相变材料膜；
跨越所述相变材料膜形成第二不含氧材料；
从所述图案化结构上方及从所述图案化结构之间移除所述相变材料以留下沿着所述图案化结构的所述侧壁的所述相变材料的线；所述相变材料线是具有直接抵靠所述节点的水平部分且具有从所述水平部分向上延伸的非水平部分的成角度板；
跨越所述相变材料线形成第三不含氧材料；
从所述相变材料线的上部区域上方移除所述第三不含氧材料同时留下沿着所述相变材料线的横向边缘保留的所述第三不含氧材料；
跨越所述相变材料线的所述上部区域形成导电位线材料；及
将所述位线材料图案化成沿着实质上正交于所述第一方向的第二方向延伸的位线；穿过所述相变材料线而转印所述位线的图案以将所述相变材料线切割成与所述节点呈一一对应性的相变材料结构；个别存储器单元包括直接在节点与位线之间的相变材料结构。
10.根据权利要求9所述的方法，其进一步包括在所述位线上方及在所述位线之间以及直接抵靠所述相变材料结构形成第四不含氧材料。
11.根据权利要求10所述的方法，其中所述第一、第二、第三及第四不含氧材料全部均包括氮化硅。
12.根据权利要求10所述的方法，其中所述节点的上部区域由支撑的不含氧材料完全横向环绕。
13.一种半导体构造，其包括：
间隔开的电节点，其由半导体衬底支撑；
氧敏感材料结构，其直接在所述节点上方；每一氧敏感材料结构包括成角度板，其中所述成角度板具有沿着节点的顶部表面的水平部分及从所述水平部分向上延伸的非水平部分；每一成角度板具有内部侧壁、与所述内部侧壁呈相对关系的外部侧壁及若干横向边缘；
位线，其在所述氧敏感材料结构上方；所述位线具有从所述氧敏感材料结构的所述横向边缘向上延伸的侧壁；及
不含氧结构，其沿着所述内部侧壁、沿着所述外部侧壁、沿着所述横向边缘、在所述位线上方且沿着所述位线的所述侧壁。
14.根据权利要求13所述的构造，其中所述氧敏感材料包括相变材料。
15.根据权利要求13所述的构造，其中所述不含氧结构包括两种或两种以上不同组合物。
16.根据权利要求13所述的构造，其中所述不含氧结构整体为单个组合物。
17.根据权利要求16所述的构造，其中所述不含氧结构包括氮化硅。
18.根据权利要求13所述的构造，其进一步包括在所述不含氧结构上方且直接抵靠所述不含氧结构的二氧化硅；其中所述节点延伸到电绝缘含氧材料中，且其中所述不含氧结构延伸跨越且直接抵靠所述节点之间的所述电绝缘含氧材料的表面。
19.一种存储器单元，其包括：
相变材料结构，其在一对电节点之间；及
不含氧结构，其完全包封所述相变材料结构，只有所述相变材料结构的接触电极的区域除外。
20.根据权利要求19所述的存储器单元，其中所述不含氧结构包括氮化硅。
21.根据权利要求19所述的存储器单元，其中所述相变材料包括硫属化物。
22.根据权利要求19所述的存储器单元，其中所述不含氧结构直接抵靠含氧材料且在所述含氧材料与所述相变材料结构之间。
23.一种存储器阵列，其包括：
间隔开的电节点，其由半导体衬底支撑；所述节点沿着包括第一方向及第二方向的栅格而布置，其中所述第二方向实质上正交于所述第一方向；
相变材料结构，其直接在所述节点上方；每一相变材料结构包括成角度板，其中所述成角度板具有沿着节点的顶部表面的水平部分及从所述水平部分向上延伸的非水平部分；每一成角度板具有内部侧壁、与所述内部侧壁呈相对关系的外部侧壁及若干横向边缘；所述水平部分沿着所述第一方向突出；所述相变结构沿着所述第二方向边缘到边缘地定向且通过间隙而彼此间隔开；所述相变结构沿着所述第一方向布置成内部侧壁/内部侧壁/外部侧壁/外部侧壁的重复图案；邻近内部侧壁通过不含氧结构及含氧材料而彼此间隔开，其中仅所述不含氧结构直接抵靠所述相变材料结构；邻近内部侧壁仅通过所述不含氧结构而彼此间隔开；
位线，其在所述相变材料结构上方；所述位线具有从所述相变材料结构的所述横向边缘向上延伸的侧壁；及
所述不含氧结构，其在所述位线上方且沿着所述位线的所述侧壁延伸。
24.根据权利要求23所述的存储器阵列，其中所述不含氧结构包括氮化硅。
25.根据权利要求23所述的存储器阵列，其中所述节点延伸到含氧介电材料中，且其中所述不含氧结构延伸跨越所述节点之间的所述介电材料的表面。
CN201380038024.XA 2012-07-18 2013-06-28 半导体构造、存储器单元、存储器阵列及形成存储器单元的方法 Active CN104471703B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/551,975 2012-07-18
US13/551,975 US8853665B2 (en) 2012-07-18 2012-07-18 Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
PCT/US2013/048656 WO2014014639A1 (en) 2012-07-18 2013-06-28 Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells

Publications (2)

Publication Number Publication Date
CN104471703A true CN104471703A (zh) 2015-03-25
CN104471703B CN104471703B (zh) 2017-03-22

Family

ID=49945791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380038024.XA Active CN104471703B (zh) 2012-07-18 2013-06-28 半导体构造、存储器单元、存储器阵列及形成存储器单元的方法

Country Status (6)

Country Link
US (2) US8853665B2 (zh)
EP (1) EP2875526B1 (zh)
KR (1) KR101660191B1 (zh)
CN (1) CN104471703B (zh)
TW (1) TWI531099B (zh)
WO (1) WO2014014639A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853665B2 (en) 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
US9166159B2 (en) 2013-05-23 2015-10-20 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
KR102475041B1 (ko) 2016-02-22 2022-12-07 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US10650978B2 (en) * 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
WO2020074593A1 (en) * 2018-10-11 2020-04-16 Fundacion Tecnalia Research & Innovation A highly corrosion protective thin bi-layer stack for steel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881640A (zh) * 2005-06-17 2006-12-20 旺宏电子股份有限公司 薄膜熔丝相变随机存取存储器及其制造方法
US20080099791A1 (en) * 2006-10-04 2008-05-01 Macronix International Co., Ltd. Memory Cell Device with Circumferentially-Extending Memory Element
CN101325179A (zh) * 2007-05-09 2008-12-17 三星电子株式会社 制造具有自对准电极的半导体存储器件的方法
CN102244194A (zh) * 2010-05-12 2011-11-16 旺宏电子股份有限公司 自动对准的鳍型可编程存储单元

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7411208B2 (en) 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method
US20050263801A1 (en) 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
KR100675278B1 (ko) 2004-05-27 2007-01-26 삼성전자주식회사 산소 장벽막으로 덮여진 상변화 기억 셀들을 갖는 반도체소자들, 이를 채택하는 전자 시스템들 및 이를 제조하는방법들
KR100668825B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US7226857B2 (en) 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
KR100650753B1 (ko) 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
JP4860248B2 (ja) 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
DE602006016864D1 (de) 2005-12-20 2010-10-21 Imec Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US8183554B2 (en) 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
US7732800B2 (en) 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
TWI305678B (en) 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
KR100861296B1 (ko) 2006-09-27 2008-10-01 주식회사 하이닉스반도체 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의제조방법
KR100827661B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US8030128B1 (en) 2007-04-23 2011-10-04 Marvell International Ltd. Method to form high density phase change memory (PCM) top contact every two bits
US20090029031A1 (en) 2007-07-23 2009-01-29 Tyler Lowrey Methods for forming electrodes in phase change memory devices
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7729162B2 (en) 2007-10-09 2010-06-01 Ovonyx, Inc. Semiconductor phase change memory using multiple phase change layers
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
KR20090090538A (ko) 2008-02-21 2009-08-26 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
US20090302472A1 (en) 2008-06-05 2009-12-10 Samsung Electronics Co., Ltd. Non-volatile memory devices including shared bit lines and methods of fabricating the same
US20100059729A1 (en) 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
WO2010076827A1 (en) 2008-12-30 2010-07-08 Fabio Pellizzer Method for fabricating a phase-change memory cell
US8377741B2 (en) 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
KR20100086853A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 ＴｉＣ 막을 갖는 상변화 메모리소자의 제조방법
US8597974B2 (en) 2010-07-26 2013-12-03 Micron Technology, Inc. Confined resistance variable memory cells and methods
KR101904418B1 (ko) * 2011-05-31 2018-10-05 삼성전자주식회사 메모리 장치 및 그 제조 방법
US8853665B2 (en) 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881640A (zh) * 2005-06-17 2006-12-20 旺宏电子股份有限公司 薄膜熔丝相变随机存取存储器及其制造方法
US20080099791A1 (en) * 2006-10-04 2008-05-01 Macronix International Co., Ltd. Memory Cell Device with Circumferentially-Extending Memory Element
CN101325179A (zh) * 2007-05-09 2008-12-17 三星电子株式会社 制造具有自对准电极的半导体存储器件的方法
CN102244194A (zh) * 2010-05-12 2011-11-16 旺宏电子股份有限公司 自动对准的鳍型可编程存储单元

Also Published As

Publication number Publication date
US8853665B2 (en) 2014-10-07
KR101660191B1 (ko) 2016-10-10
EP2875526A1 (en) 2015-05-27
TW201409789A (zh) 2014-03-01
EP2875526B1 (en) 2018-04-11
TWI531099B (zh) 2016-04-21
US9245927B2 (en) 2016-01-26
CN104471703B (zh) 2017-03-22
EP2875526A4 (en) 2016-03-30
WO2014014639A1 (en) 2014-01-23
KR20150038004A (ko) 2015-04-08
US20140021431A1 (en) 2014-01-23
US20150001461A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
US9698155B2 (en) Semiconductor devices and methods of fabricating the same
JP5631645B2 (ja) 自己整列式縦ヒータと低抵抗率界面を備えた相変化メモリセル
US8552472B2 (en) Integrated circuit devices including vertical channel transistors with shield lines interposed between bit lines and methods of fabricating the same
CN102318058B (zh) 交叉点存储器结构及形成存储器阵列的方法
CN104471703A (zh) 半导体构造、存储器单元、存储器阵列及形成存储器单元的方法
TWI549226B (zh) 記憶體陣列及其形成方法
US20140217349A1 (en) Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures
CN103503142A (zh) 存储器单元、形成存储器单元的方法及形成存储器阵列的方法
CN102148329B (zh) 一种电阻转换存储器结构及其制造方法
CN112599560B (zh) 一种半导体器件及其制备方法
US9577188B2 (en) Semiconductor constructions and methods of forming memory cells
US9853027B1 (en) Methods of forming patterns, and apparatuses comprising FinFETs
US9203025B2 (en) Methods of forming repeating structures
CN102376880B (zh) 相变存储器存储单元的制作方法
US20140021439A1 (en) Semiconductor Constructions, Memory Arrays, Methods of Forming Semiconductor Constructions and Methods of Forming Memory Arrays
CN103296050A (zh) 相变存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant