CN104467746A - 一种占空比调整方法及电路 - Google Patents

一种占空比调整方法及电路 Download PDF

Info

Publication number
CN104467746A
CN104467746A CN201410752937.4A CN201410752937A CN104467746A CN 104467746 A CN104467746 A CN 104467746A CN 201410752937 A CN201410752937 A CN 201410752937A CN 104467746 A CN104467746 A CN 104467746A
Authority
CN
China
Prior art keywords
pmos
vin
voltage signal
nmos tube
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410752937.4A
Other languages
English (en)
Other versions
CN104467746B (zh
Inventor
田泽
刘颖
邵刚
李世杰
胡曙凡
唐龙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
AVIC No 631 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC No 631 Research Institute filed Critical AVIC No 631 Research Institute
Priority to CN201410752937.4A priority Critical patent/CN104467746B/zh
Publication of CN104467746A publication Critical patent/CN104467746A/zh
Application granted granted Critical
Publication of CN104467746B publication Critical patent/CN104467746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明提供一种占空比调整方法及电路，该占空比调整电路采用模拟电路方法，输入信号经过滤波电路处理得到直流电压信号，利用比较电路将直流电压信号与参考电压信号比较产生反馈电压信号，经过反相器整形反馈到占空比调整电路输入端，通过不断改变时钟信号的上升时间和下降时间，调整其占空比，重复以上步骤，直到直流电压信号与参考电压信号相等为VDD/2，则输出反馈信号不变，此时时钟信号的占空比为50％。此电路结构简单，易实现，能够将占空比30％-70％调整至50％，占空比误差控制在1％，调整快速且准确，可广泛应用于高速通信电路中。

Description

一种占空比调整方法及电路
技术领域
本发明属于为集成电路技术领域，涉及一种占空比调整方法及电路。
背景技术
随着集成电路的不断发展，系统对高速时钟信号的要求越来越高，占空比成为衡量时钟信号一个比较重要的指标。占空比50％表示高电平的时钟周期宽度等于低电平时钟周期宽度，尤其在数据进行双采样的情况下，即在时钟的上升沿和下降沿均采用时，占空比50％是很重要的指标。一般地，占空比调整电路可分为数字调整和模拟调整，数字调整电路的调整时间较快，但调整精度和调整范围有限，模拟调整电路结构简单，调整精度高，调整范围宽。
发明内容
本发明提供一种占空比调整方法及电路，采用模拟电路方法，利用比较电路将输出电压信号与参考信号比较，产生反馈信号作用于占空比调整电路，使占空比达到50％。
本发明的具体技术解决方案如下：
一种占空比调整电路，其特殊之处在于：包括电流源电路、滤波电路、比较电路和调整电路；
所述电流源电路用于向比较电路提供一个基准电流；
所述滤波电路用于将要调整的差分时钟信号转换为直流信号(Vin_p，Vin_m)，并送入比较电路；
所述比较电路用于将直流信号(Vin_p，Vin_m)与外部提供的参考电压信号Vref进行比较，产生反馈电压信号(Vc_p，Vc_m)，并送入调整电路；所述调整电路用于在反馈电压信号(Vc_p，Vc_m)作用下，改变差分时钟信号(Clk_p，Clk_m)的上升时间和下降时间，再经过反相器整形得到占空比为50％的输出差分时钟信号(out_p，out_m)。
上述比较电路包括PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16；
PMOS管M4的源端接电流源电路，PMOS管M4的栅端接直流信号Vin_p，PMOS管M4的漏端接NMOS管M13的漏端；PMOS管M5的源端接电流源电路，PMOS管M5的栅端接直流信号Vin_p，PMOS管M5的漏端接NMOS管M14的漏端和PMOS管M7的漏端，PMOS管M6的源端接电流源电路，PMOS管M6的栅端接参考电压信号Vref，PMOS管M6的漏端接NMOS管M16的漏端和栅端；PMOS管M7的源端接电流源电路，PMOS管M7的栅端接直流信号Vin_m；PMOS管M8的源端接电流源电路，PMOS管M8的栅端接直流信号Vin_m，PMOS管M8的漏端接NMOS管M15的漏端；
NMOS管M16的源端接地；NMOS管M13的栅端、NMOS管M14的栅端和NMOS管M15的栅端连接，NMOS管M13的漏端、NMOS管M14的漏端和NMOS管M15的漏端均接地；
上述调整电路包括第一调整单元和第二调整单元，所述第一调整单元包括PMOS管M9、NMOS管M11和反相器inv1，所述PMOS管M9的源端接电源，PMOS管M9的栅端接反馈电压信号Vc_p，PMOS管M9的漏端和NMOS管M11的漏端均与反相器inv1的输入端连接；NMOS管M11的栅端接时钟信号Clk_p，NMOS管M11的源端接地，反相器inv1的输出端与滤波电路的输入端连接；
上述第二调整单元包括PMOS管M10、NMOS管M12和反相器inv2，所述PMOS管M10的源端接电源，PMOS管M12的栅端接反馈电压信号Vc_m，PMOS管M10的漏端和NMOS管M12的漏端均与反相器inv2的输入端连接；NMOS管M12的栅端接时钟信号Clk_m，NMOS管M12的源端接地，反相器inv2的输出端与滤波电路的输入端连接；
一种占空比调整方法，其特殊之处在于，包括以下步骤：
1]设置基准电流：
采用电流镜结构，根据比较电路所需电流大小，确定电流源电路中晶体管的尺寸和比例，为比较电路提供基准电流；
2]滤波处理：
要调整的差分时钟信号(clk_m，clk_p)输入至滤波电路(R1、C1)，经滤波电路处理后得到的直流电压信号(Vin_p，Vin_m)，并将直流电压信号(Vin_p，Vin_m)送入至比较电路；
3]比较、调整：
直流电压信号(Vin_p，Vin_m)，分别与外部提供的参考电压信号vref进行比较，得到反馈电压信号(Vc_p，Vc_m)：。
若直流电压信号(Vin_p，Vin_m)小于参考电压信号vref时，则反馈电压信号(Vc_p，Vc_m)增大，调整电路调整直流电压信号(Vin_p，Vin_m)升高；
若直流电压信号(Vin_p，Vin_m)大于参考电压信号vref时，则反馈电压信号(Vc_p，Vc_m)减小，调整电路调整直流电压信号(Vin_p，Vin_m)降低；
4】重复步骤3】直至直流电压信号(Vin_p，Vin_m)与参考电压信号vref相等，即输出差分时钟信号(out_p，out_m)的占空比为50％。
上述步骤3】中调整直流电压信号Vin_p升高的具体过程：
反馈电压信号Vc_p增大后，经过PMOS管M9的电流减小，进而PMOS管M9和NMOS管M11构成的反相器的翻转所需高电平时间变短，经过反相器inv1后，输出信号out_p的低电平长度变短，从而使直流电压信号Vin_p升高；
步骤3】中调整直流电压信号Vin_m升高的具体过程：
反馈电压信号Vc_m增大后，经过PMOS管M10的电流减小，进而PMOS管M10和NMOS管M12构成的反相器的翻转所需高电平时间变短，经过反相器inv2后，输出信号out_m的低电平长度变短，从而使直流电压信号Vin_m升高。
上述步骤3】中调整直流电压信号Vin_p降低的具体过程：
反馈电压信号Vc_p减小后，经过PMOS管M9的电流增大，进而PMOS管M9和NMOS管M11构成的反相器的翻转所需高电平时间变长，经过反相器inv1后，输出信号out_p的低电平长度变长，从而使直流电压信号Vin_p降低；
步骤3】中调整直流电压信号Vin_m降低的具体过程：
反馈电压信号Vc_m减小后，经过PMOS管M10的电流增大，进而PMOS管M10和NMOS管M12构成的反相器的翻转所需高电平时间变长，经过反相器inv2后，输出信号out_m的低电平长度变长，从而使直流电压信号Vin_m降低。
本发明的优点如下：
本发明提供一种占空比调整方法及电路，采用模拟电路方法，利用比较电路将输出电压信号与参考信号比较，产生反馈信号作用于占空比调整电路，能够将占空比30％-70％调整至50％，占空比误差控制在1％，工作频率至少可达4.25Gbps。本发明实现了时钟的占空比快速调整，提高了占空比调整的精确度，电路结构简单，可广泛应用于高速通信电路中。
附图说明
图1是本发明的方法的电路结构图。
具体实施方式
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
如图1所示，一种占空比调整电路，包括电流源电路、滤波电路、比较电路和调整电路；
电流源电路用于向比较电路提供一个基准电流；
滤波电路用于将要调整的差分时钟信号转换为直流信号(Vin_p，Vin_m)，并送入比较电路；
比较电路用于将直流信号(Vin_p，Vin_m)与外部提供的参考电压信号Vref进行比较，产生反馈电压信号(Vc_p，Vc_m)，并送入调整电路；调整电路用于在反馈电压信号(Vc_p，Vc_m)作用下，改变差分时钟信号(Clk_p，Clk_m)的上升时间和下降时间，再经过反相器整形得到占空比为50％的输出差分时钟信号(out_p，out_m)。
比较电路包括PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16，PMOS管M4的源端接电流源电路，PMOS管M4的栅端接直流信号Vin_p，PMOS管M4的漏端接NMOS管M13的漏端；PMOS管M5的源端接电流源电路，PMOS管M5的栅端接直流信号Vin_p，PMOS管M5的漏端接NMOS管M14的漏端和PMOS管M7的漏端，PMOS管M6的源端接电流源电路，PMOS管M6的栅端接参考电压信号Vref，PMOS管M6的漏端接NMOS管M16的漏端和栅端；PMOS管M7的源端接电流源电路，PMOS管M7的栅端接直流信号Vin_m；PMOS管M8的源端接电流源电路，PMOS管M8的栅端接直流信号Vin_m，PMOS管M8的漏端接NMOS管M15的漏端；
NMOS管M16的源端接地；NMOS管M13的栅端、NMOS管M14的栅端和NMOS管M15的栅端连接，NMOS管M13的漏端、NMOS管M14的漏端和NMOS管M15的漏端均接地；
调整电路包括第一调整单元和第二调整单元，所述第一调整单元包括PMOS管M9、NMOS管M11和反相器inv1，所述PMOS管M9的源端接电源，PMOS管M9的栅端接反馈电压信号Vc_p，PMOS管M9的漏端和NMOS管M11的漏端均与反相器inv1的输入端连接；NMOS管M11的栅端接时钟信号Clk_p，NMOS管M11的源端接地，反相器inv1的输出端与滤波电路的输入端连接；
第二调整单元包括PMOS管M10、NMOS管M12和反相器inv2，所述PMOS管M10的源端接电源，PMOS管M12的栅端接反馈电压信号Vc_m，PMOS管M10的漏端和NMOS管M12的漏端均与反相器inv2的输入端连接；NMOS管M12的栅端接时钟信号Clk_m，NMOS管M12的源端接地，反相器inv2的输出端与滤波电路的输入端连接；
一种占空比调整方法，包括以下步骤：
1]设置基准电流：
采用电流镜结构，根据比较电路所需电流大小，确定电流源电路中晶体管的尺寸和比例，为比较电路提供基准电流；
2]滤波处理：
要调整的差分时钟信号(clk_m，clk_p)输入至滤波电路(R1、C1)，经滤波电路处理后得到的直流电压信号(Vin_p，Vin_m)，并将直流电压信号(Vin_p，Vin_m)送入至比较电路；
3]比较、调整：
直流电压信号(Vin_p，Vin_m)，分别与外部提供的参考电压信号vref进行比较，得到反馈电压信号(Vc_p，Vc_m)：。
若直流电压信号(Vin_p，Vin_m)小于参考电压信号vref时，则反馈电压信号(Vc_p，Vc_m)增大，调整电路调整直流电压信号(Vin_p，Vin_m)升高；
若直流电压信号(Vin_p，Vin_m)大于参考电压信号vref时，则反馈电压信号(Vc_p，Vc_m)减小，调整电路调整直流电压信号(Vin_p，Vin_m)降低；
4】重复步骤3】直至直流电压信号(Vin_p，Vin_m)与参考电压信号vref相等，即输出差分时钟信号(out_p，out_m)的占空比为50％。
步骤3】中调整直流电压信号Vin_p升高的具体过程：
反馈电压信号Vc_p增大后，经过PMOS管M9的电流减小，进而PMOS管M9和NMOS管M11构成的反相器的翻转所需高电平时间变短，经过反相器inv1后，输出信号out_p的低电平长度变短，从而使直流电压信号Vin_p升高；
步骤3】中调整直流电压信号Vin_m升高的具体过程：
反馈电压信号Vc_m增大后，经过PMOS管M10的电流减小，进而PMOS管M10和NMOS管M12构成的反相器的翻转所需高电平时间变短，经过反相器inv2后，输出信号out_m的低电平长度变短，从而使直流电压信号Vin_m升高。
步骤3】中调整直流电压信号Vin_p降低的具体过程：
反馈电压信号Vc_p减小后，经过PMOS管M9的电流增大，进而PMOS管M9和NMOS管M11构成的反相器的翻转所需高电平时间变长，经过反相器inv1后，输出信号out_p的低电平长度变长，从而使直流电压信号Vin_p降低；
步骤3】中调整直流电压信号Vin_m降低的具体过程：
反馈电压信号Vc_m减小后，经过PMOS管M10的电流增大，进而PMOS管M10和NMOS管M12构成的反相器的翻转所需高电平时间变长，经过反相器inv2后，输出信号out_m的低电平长度变长，从而使直流电压信号Vin_m降低。
一种占空比调整方法及电路，包括以下步骤：
1]设置偏置电流
采用电流镜结构，根据所需电流大小，确定晶体管的尺寸和比例，为比较电路提供电流。
2]滤波
clk_m和clk_p为压控振荡器输出差分时钟信号，Vin_p和Vin_m为压控振荡器输出时钟信号通过RC滤波器(R1、C1)的直流电压信号，out_p和out_m为占空比调整电路最终输出时钟信号，同时作为反馈时钟信号调整占空比。
3]比较
经步骤2滤波后产生的直流电压信号与参考信号vref经过比较电路，得到反馈电压信号Vc_p和Vc_m作用于占空比调整电路，其中vref信号为VDD/2。
4]调整
经步骤3得到的反馈电压信号Vc_p和Vc_m作用于占空比调整电路。当输入时钟信号占空比为50％时，Vc_p和Vc_m的值为VDD/2；当占空比大于50％时，导致Vin_p电压低于VDD/2，使Vc_p电压升高，M9电流减小，导致M9和M11构成的反相器的翻转所需高电平时间变短，经过反相器后，out_p的低电平长度变短，从而使Vin_p升高；同时，Vin_m电压高于VDD/2，使Vc_m电压降低，M10电流增大，导致M10和M12构成的反相器的翻转所需高电平时间变长，经过反相器后，out_m的低电平长度变长，从而使Vin_m升高。改变时钟信号out_p和out_m的上升下降时间，从而调整其占空比，重复以上步骤，直到Vin_p和Vin_m信号与vref相等为VDD/2，则输出反馈信号稳定不变，占空比不再调整，此时，时钟信号的占空比为50％。
本发明的优点如下：
本发明提供一种占空比调整方法及电路，采用模拟电路方法，利用比较电路将输出电压信号与参考信号比较，产生反馈信号作用于占空比调整电路，能够将占空比30％-70％调整至50％，占空比误差控制在1％，工作频率至少可达4.25Gbps。本发明实现了时钟的占空比快速调整，提高了占空比调整的精确度，电路结构简单，可广泛应用于高速通信电路中。
本发明提供了一种占空比调整电路，该电路包括：
电流源电路，用于提供一偏置电流，实际中，该电流源(I0)为精确电流源，根据比较电路所需电流大小设计电流源电路。
滤波电路，用于将输出时钟信号转换为直流信号。该模块由电阻R1和电容C1组成。
比较电路，用于将滤波直流信号与参考电压信号vref比较，产生反馈电压信号Vc_p和Vc_m作用于占空比调整电路，电容C2用于稳定反馈信号。
占空比调整电路，用于在反馈电压信号作用下，改变时钟信号的上升下降时间，再经过反相器整形反馈到输入时钟信号，将占空比30％-70％调整至50％，占空比误差控制在1％。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种占空比调整电路，其特征在于：包括电流源电路、滤波电路、比较电路和调整电路；
所述电流源电路用于向比较电路提供一个基准电流；
所述滤波电路用于将要调整的差分时钟信号转换为直流信号(Vin_p，Vin_m)，并送入比较电路；
所述比较电路用于将直流信号(Vin_p，Vin_m)与外部提供的参考电压信号Vref进行比较，产生反馈电压信号(Vc_p，Vc_m)，并送入调整电路；所述调整电路用于在反馈电压信号(Vc_p，Vc_m)作用下，改变差分时钟信号(Clk_p，Clk_m)的上升时间和下降时间，再经过反相器整形得到占空比为50％的输出差分时钟信号(out_p，out_m)。
2.根据权利要求1所述的占空比调整电路，其特征在于：所述比较电路包括PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16；
PMOS管M4的源端接电流源电路，PMOS管M4的栅端接直流信号Vin_p，PMOS管M4的漏端接NMOS管M13的漏端；PMOS管M5的源端接电流源电路，PMOS管M5的栅端接直流信号Vin_p，PMOS管M5的漏端接NMOS管M14的漏端和PMOS管M7的漏端，PMOS管M6的源端接电流源电路，PMOS管M6的栅端接参考电压信号Vref，PMOS管M6的漏端接NMOS管M16的漏端和栅端；PMOS管M7的源端接电流源电路，PMOS管M7的栅端接直流信号Vin_m；PMOS管M8的源端接电流源电路，PMOS管M8的栅端接直流信号Vin_m，PMOS管M8的漏端接NMOS管M15的漏端；
NMOS管M16的源端接地；NMOS管M13的栅端、NMOS管M14的栅端和NMOS管M15的栅端连接，NMOS管M13的漏端、NMOS管M14的漏端和NMOS管M15的漏端均接地；
所述调整电路包括第一调整单元和第二调整单元，所述第一调整 单元包括PMOS管M9、NMOS管M11和反相器inv1，所述PMOS管M9的源端接电源，PMOS管M9的栅端接反馈电压信号Vc_p，PMOS管M9的漏端和NMOS管M11的漏端均与反相器inv1的输入端连接；NMOS管M11的栅端接时钟信号Clk_p，NMOS管M11的源端接地，反相器inv1的输出端与滤波电路的输入端连接；
所述第二调整单元包括PMOS管M10、NMOS管M12和反相器inv2，所述PMOS管M10的源端接电源，PMOS管M12的栅端接反馈电压信号Vc_m，PMOS管M10的漏端和NMOS管M12的漏端均与反相器inv2的输入端连接；NMOS管M12的栅端接时钟信号Clk_m，NMOS管M12的源端接地，反相器inv2的输出端与滤波电路的输入端连接。
3.一种占空比调整方法，其特征在于，包括以下步骤：
1】设置基准电流：
采用电流镜结构，根据比较电路所需电流大小，确定电流源电路中晶体管的尺寸和比例，为比较电路提供基准电流；
2】滤波处理：
要调整的差分时钟信号(clk_m，clk_p)输入至滤波电路(R1、C1)，经滤波电路处理后得到的直流电压信号(Vin_p，Vin_m)，并将直流电压信号(Vin_p，Vin_m)送入至比较电路；
3】比较、调整：
直流电压信号(Vin_p，Vin_m)，分别与外部提供的参考电压信号vref进行比较，得到反馈电压信号(Vc_p，Vc_m)：
若直流电压信号(Vin_p，Vin_m)小于参考电压信号vref时，则反馈电压信号(Vc_p，Vc_m)增大，调整电路调整直流电压信号(Vin_p，Vin_m)升高；
若直流电压信号(Vin_p，Vin_m)大于参考电压信号vref时，则反馈电压信号(Vc_p，Vc_m)减小，调整电路调整直流电压信号(Vin_p，Vin_m)降低；
4】重复步骤3】直至直流电压信号(Vin_p，Vin_m)与参考电 压信号vref相等，即输出差分时钟信号(out_p，out_m)的占空比为50％。
4.根据权利要求3所述的占空比调整方法，其特征在于：
步骤3】中调整直流电压信号Vin_p升高的具体过程：
反馈电压信号Vc_p增大后，经过PMOS管M9的电流减小，进而PMOS管M9和NMOS管M11构成的反相器的翻转所需高电平时间变短，经过反相器inv1后，输出信号out_p的低电平长度变短，从而使直流电压信号Vin_p升高；
步骤3】中调整直流电压信号Vin_m升高的具体过程：
反馈电压信号Vc_m增大后，经过PMOS管M10的电流减小，进而PMOS管M10和NMOS管M12构成的反相器的翻转所需高电平时间变短，经过反相器inv2后，输出信号out_m的低电平长度变短，从而使直流电压信号Vin_m升高。
5.根据权利要求3所述的占空比调整方法，其特征在于：
步骤3】中调整直流电压信号Vin_p降低的具体过程：
反馈电压信号Vc_p减小后，经过PMOS管M9的电流增大，进而PMOS管M9和NMOS管M11构成的反相器的翻转所需高电平时间变长，经过反相器inv1后，输出信号out_p的低电平长度变长，从而使直流电压信号Vin_p降低；
步骤3】中调整直流电压信号Vin_m降低的具体过程：
反馈电压信号Vc_m减小后，经过PMOS管M10的电流增大，进而PMOS管M10和NMOS管M12构成的反相器的翻转所需高电平时间变长，经过反相器inv2后，输出信号out_m的低电平长度变长，从而使直流电压信号Vin_m降低。
CN201410752937.4A 2014-12-09 2014-12-09 一种占空比调整方法及电路 Active CN104467746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410752937.4A CN104467746B (zh) 2014-12-09 2014-12-09 一种占空比调整方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410752937.4A CN104467746B (zh) 2014-12-09 2014-12-09 一种占空比调整方法及电路

Publications (2)

Publication Number Publication Date
CN104467746A true CN104467746A (zh) 2015-03-25
CN104467746B CN104467746B (zh) 2017-04-05

Family

ID=52913230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410752937.4A Active CN104467746B (zh) 2014-12-09 2014-12-09 一种占空比调整方法及电路

Country Status (1)

Country Link
CN (1) CN104467746B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105212272A (zh) * 2015-09-16 2016-01-06 西安拓尔微电子有限责任公司 一种恒压输出电子烟及电子烟芯片
CN107968639A (zh) * 2017-12-01 2018-04-27 珠海亿智电子科技有限公司 一种实现时钟信号占空比任意调整电路
CN108462400A (zh) * 2018-03-01 2018-08-28 芯海科技（深圳）股份有限公司 一种自适应消除死区的全波整流信号发生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734915A (zh) * 2004-08-13 2006-02-15 Tcl王牌电子(深圳)有限公司 高效的开关电源
US20070252567A1 (en) * 2006-04-26 2007-11-01 David Dearn Switching regulator circuits
CN101395554A (zh) * 2006-01-19 2009-03-25 阿纳洛格装置公司 功率变换器系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734915A (zh) * 2004-08-13 2006-02-15 Tcl王牌电子(深圳)有限公司 高效的开关电源
CN101395554A (zh) * 2006-01-19 2009-03-25 阿纳洛格装置公司 功率变换器系统
US20070252567A1 (en) * 2006-04-26 2007-11-01 David Dearn Switching regulator circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105212272A (zh) * 2015-09-16 2016-01-06 西安拓尔微电子有限责任公司 一种恒压输出电子烟及电子烟芯片
CN107968639A (zh) * 2017-12-01 2018-04-27 珠海亿智电子科技有限公司 一种实现时钟信号占空比任意调整电路
CN108462400A (zh) * 2018-03-01 2018-08-28 芯海科技（深圳）股份有限公司 一种自适应消除死区的全波整流信号发生电路
CN108462400B (zh) * 2018-03-01 2024-04-26 芯海科技（深圳）股份有限公司 一种自适应消除死区的全波整流信号发生电路

Also Published As

Publication number Publication date
CN104467746B (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
CN103873048B (zh) 具有频率自校准功能的片上rc振荡器及频率自校准方法
CN104699162B (zh) 一种快速响应的低压差线性稳压器
CN112290889A (zh) 一种片内rc振荡器、芯片及通信终端
CN104868881A (zh) 具有平均电压反馈的张驰振荡器
CN105811923A (zh) 一种时钟占空比调整电路
KR100651150B1 (ko) 중간 또는 고주파수용 지연 클록 펄스폭 조정회로
CN108123699B (zh) 一种低温漂振荡器及获得低温漂时钟频率的方法
CN104467746A (zh) 一种占空比调整方法及电路
CN104777869A (zh) 一种动态调整参考电压的快速响应的低压差线性稳压器
CN104601161A (zh) 一种阻抗校正电路和方法
CN104868880A (zh) 时钟信号发生电路
CN104753499A (zh) 占空比校准电路
CN106961260B (zh) 低功耗可调频率、可调占空比的时钟产生电路
CN108494384B (zh) 一种用于振荡器的修调电路
CN115622540A (zh) 一种占空比校准电路
CN204480101U (zh) 一种快速响应的低压差线性稳压器
CN203492007U (zh) 一种高精度环形振荡器及其频率校准电路
CN107508583A (zh) 基于电流型电容倍增的长延时电路
CN102545779B (zh) 一种无晶振时钟电路
CN208782784U (zh) 张弛振荡器
CN116582131A (zh) 带增益调节和积分非线性校准的数字时间转换器电路结构
CN114157275B (zh) 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法
CN107565961B (zh) 用于延迟锁相环的单端负反馈电荷泵
CN113162586B (zh) 一种时钟占空比修调方法及系统
CN112187218B (zh) 一种精准时钟信号占空比校正电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221130

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No.15, Jinye 2nd Road, Xi'an, Shaanxi 710119

Patentee before: 631ST Research Institute OF AVIC