CN104465725A - 一种生长在Si衬底上的In0.3Ga0.7As薄膜及制备方法 - Google Patents
一种生长在Si衬底上的In0.3Ga0.7As薄膜及制备方法 Download PDFInfo
- Publication number
- CN104465725A CN104465725A CN201410681926.1A CN201410681926A CN104465725A CN 104465725 A CN104465725 A CN 104465725A CN 201410681926 A CN201410681926 A CN 201410681926A CN 104465725 A CN104465725 A CN 104465725A
- Authority
- CN
- China
- Prior art keywords
- growth
- substrate
- film
- resilient coating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title abstract description 15
- 239000010409 thin film Substances 0.000 title abstract description 11
- 230000012010 growth Effects 0.000 claims abstract description 76
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 238000002360 preparation method Methods 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims description 44
- 239000011248 coating agent Substances 0.000 claims description 42
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 10
- 230000001143 conditioned effect Effects 0.000 claims description 4
- 238000002203 pretreatment Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 238000001451 molecular beam epitaxy Methods 0.000 abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000003139 buffering effect Effects 0.000 abstract 4
- 239000010408 film Substances 0.000 description 51
- 239000013078 crystal Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000035882 stress Effects 0.000 description 10
- 238000007872 degassing Methods 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000008367 deionised water Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 206010042209 Stress Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了生长在Si衬底上的In0.3Ga0.7As薄膜，包括生长在Si衬底上的低温In0.28Ga0.72As缓冲层及生长在低温缓冲层上的InGaAs(Eg＝1.0eV)外延层薄膜。本发明还公开上述生长在Si衬底上的InGaAs薄膜的制备方法，低温生长的In0.28Ga0.72As缓冲层，缓冲层的退火工艺和In0.3Ga0.7As外延层薄膜的生长，均采用分子束外延生长的方法。本发明得到的In0.3Ga0.7As薄膜晶体质量好，表面平整，对半导体器件的制备，尤其是太阳电池领域，有着积极的促进意义。
Description
技术领域
本发明涉及InGaAs薄膜的制备领域，尤其涉及一种生长在Si衬底上的In0.3Ga0.7As薄膜及其制备方法。
背景技术
III-V族化合物由于具有稳定性好、有效质量小、电子迁移率和峰值速度高、以及光吸收系数较高等优点，被广泛地应用于光电器件中。在这当中，InxGa1-xAs(0≤x≤1)材料的禁带宽度随着In组分变化可以在0.35eV(InAs)-1.43eV(GaAs)范围内变化。根据这些特性，InxGa1-xAs材料可以被应用于高电子迁移率晶体管、光电二极管、室温红外探测器等光电半导体器件领域。尤其是特定组分的InxGa1-xAs材料，由于其为直接带隙半导体，且具有特定的禁带宽度，因此在某些领域，如高效叠层太阳电池中具有广泛的应用。
外延生长In0.3Ga0.7As材料常采用InP、GaAs及Si等作为衬底材料。但InP与GaAs价格昂贵、晶片尺寸较小、并且脆性大，不利于工业化及大尺寸生产。Si衬底与InP、GaAs衬底相比，价格低廉，并且易于大尺寸化。同时，现在市场上绝大部分的集成芯片都是Si，因此易于将Si上生长的In0.3Ga0.7As薄膜整合到现有的芯片当中。但是由于Si与In0.3Ga0.7As材料间存在着较大的晶格失配(～6.3％)，如果直接在Si上生长In0.3Ga0.7As，由于晶格失配而在薄膜中存有大量的残余应力。大的残余应力对In0.3Ga0.7As薄膜性能有很大影响。一方面，大的残余应力可能使In0.3Ga0.7As薄膜在生长时产生裂纹甚至开裂。另一方面，大的残余应力将会造成在In0.3Ga0.7As薄膜中产生大量的缺陷，从而降低薄膜的晶体质量、增大薄膜表面粗糙度，最终降低器件寿命、恶化器件性能。为了在Si衬底上生长出高质量、表面平整的In0.3Ga0.7As材料，最佳途径是在Si衬底上先外延生长缓冲层材料来释放In0.3Ga0.7As/Si之间的晶格失配应力，然后再外延生长In0.3Ga0.7As材料。但目前在In0.3Ga0.7As生长中，大多数采用多层的组分渐变、组分跳变、组分逆变等缓冲层结构。由于In0.3Ga0.7As和Si之间的晶格失配度约为6.3％，需要设计和应用多层结构的缓冲层才能充分释放两者之间的失配应力，这些缓冲层一般包含≥4层子缓冲层，这往往造成在生长In0.3Ga0.7As材料前需要外延生长多层较厚的缓冲层。这些多层结构的缓冲层具有结构复杂、厚度较厚、生长步骤繁琐的特点，而且很难精确控制每一层材料的成分、厚度、以及晶体质量，从而影响最终获得的In0.3Ga0.7As薄膜质量。因此，为了得到高质量、表面平整的In0.3Ga0.7As薄膜，就需要对缓冲层的结构进行设计、生长工艺进行优化。
发明内容
为克服现有技术的缺点和不足，本发明的目的在于提供一种生长在Si衬底上的In0.3Ga0.7As薄膜，晶体质量较好、表面平整。
本发明的另一目的在于提供一种生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，通过采用先生长低温In0.28Ga0.72As缓冲层，结合原位退火的方法，通过控制合理的生长参数，获得了晶体质量较好、表面平整的In0.28Ga0.72As缓冲层来释放In0.3Ga0.7As/Si之间的失配应力。最后生长In0.3Ga0.7As薄膜，该工艺大幅度简化了InGaAs(Eg＝1.0eV)薄膜材料的生长工艺。在本发明中，控制缓冲层的晶体质量、表面形貌是获得高晶体质量In0.3Ga0.7As薄膜的关键。
本发明目的通过如下技术方案实现：
一种生长在Si衬底上的In0.3Ga0.7As薄膜，包括生长在Si衬底上的In0.28Ga0.72As缓冲层及生长在In0.28Ga0.72As缓冲层上的In0.3Ga0.7As薄膜；所述In0.28Ga0.72As缓冲层为在360～400℃生长的In0.28Ga0.72As薄膜。
所述In0.28Ga0.72As缓冲层的厚度为12～15nm。
所述In0.3Ga0.7As薄膜的厚度为100nm～1000nm。
一种生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，包含如下步骤：
(1)Si衬底清洗
经过丙酮、去离子水洗涤，去除衬底表面有机物；将Si衬底按顺序置于HF:H2O＝1:10溶液中超声1～3分钟、浓H2SO4:H2O2:H2O＝4:1:5超声5～10分钟、HF:H2O＝1:10溶液中超声1～3分钟，最后经去离子水清洗去除表面氧化物和有机物；清洗后的Si衬底用高纯氮气吹干；
(2)Si衬底预处理
Si衬底清洗完毕后，送入分子束外延进样室预除气15～30分钟；再送入传递室300～400℃除气0.5～2小时，完成除气后送入生长室；
(3)脱氧化膜
Si衬底进入生长室后，将衬底温度升至950～1050℃，高温烘烤15～30分钟，除去衬底表面的氧化膜层；
(4)低温In0.28Ga0.72As缓冲层生长
将Si衬底温度降至360～400℃，在反应室压力在7.2×10-5～1.8×10-8Pa、Ⅴ/Ⅲ值为60～80、生长速度0.5～1ML/s条件生长12～15nm的In0.28Ga0.72As缓冲层；本步骤涉及的In0.28Ga0.72As缓冲层的生长温度(360～400℃)及厚度(12～15nm)对步骤(6)也即最终In0.3Ga0.7As外延薄膜的质量起决定作用。这两个参数应严格遵守。
(5)In0.28Ga0.72As缓冲层原位退火
将Si衬底温度升至500～540℃，在反应室压力3.0×10-5～2.5×10-8pa；本步骤涉及的退火温度(500～540℃)和退火时间(12～20min)对步骤(6)也即最终In0.3Ga0.7As外延薄膜的质量起决定作用。这两个参数应严格遵守。
(6)In0.3Ga0.7As外延薄膜的生长
将Si衬底温度升至540～580℃，在反应室压力4.0×10-5～2.7×10-8Pa、Ⅴ/Ⅲ值40～60、生长速度0.6～1ML/s条件下，生长In0.3Ga0.7As外延薄膜；可根据所制备器件的实际要求，生长相应厚度的In0.3Ga0.7As外延薄膜。测试表明，当外延薄膜厚度高于100nm时，In0.3Ga0.7As(111)面X射线摇摆曲线半峰宽为0.36～0.38°，表面均方根粗糙度为1.7～2.0nm。表明应用本发明生长的In0.3Ga0.7As外延薄膜中的应力得到有效的释放，并且晶体质量、表面平整度与通过其他方法在Si上生长的In0.3Ga0.7As薄膜相比处于较好水平。
本发明公开的在Si衬底上生长高晶体质量、表面平整的In0.3Ga0.7As薄膜的制备方法，以Si为衬底的低温In0.28Ga0.72As缓冲层结合原位退火技术，在步骤(5)、(6)所述的结构、厚度和温度下，采用分子束外延方法外延生长得到了高晶体质量、表面平整的In0.3Ga0.7As材料，并大为简化了缓冲层结构以及外延生长工艺，同时达到了可严格控制外延层的厚度、组分的要求，获得了表面形貌好的In0.3Ga0.7As外延薄膜。
与现有技术相比，本发明具有以下优点和有益效果：
(1)本发明使用了低温In0.28Ga0.72As缓冲层技术，结合原位退火的工艺技术，可以获得表面平整、高晶体质量的缓冲层，该缓冲层可有效过滤衬底与外延层之间由于晶格失配引起的位错，很好地释放应力。
(2)本发明使用低温In0.28Ga0.72As缓冲层技术，结合原位退火工艺，能够有效地抑制界面的起伏，不仅获得表面光滑平整的缓冲层，而且能够提高In0.3Ga0.7As外延薄膜外延层的结晶质量，抑制外延薄膜的表面起伏。
(3)本发明使用了单层低温In0.28Ga0.72As缓冲层，与多层缓冲层相比，该方法大为简化了缓冲层结构以及外延生长工艺，到达可严格控制外延层的厚度、组分的要求，从而能获得表面形貌好、晶体质量高的In0.3Ga0.7As外延薄膜。
综上所述，本发明技术手段简便易行，具有缓冲层结构简单、外延生长过程简便、In0.3Ga0.7As外延薄弛豫度高等优点，便于推广应用。
附图说明
图1是本发明的实施例1的生长在Si衬底上的In0.3Ga0.7As薄膜的结构示意图，图中：Si衬底11；In0.28Ga0.72As低温缓冲层12；In0.3Ga0.7As薄膜13。
图2是本发明的实施例1的In0.28Ga0.72As缓冲层的X射线摇摆曲线。
图3是本发明的实施例1的In0.28Ga0.72As缓冲层的原子力显微镜照片。
图4是本发明的实施例1的In0.3Ga0.7As薄膜材料的X射线摇摆曲线
图5是本发明的实施例1的In0.3Ga0.7As薄膜材料原子力显微镜照片。
具体实施方式
下面结合实施例，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1
本实施例的生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，包含如下步骤：
(1)Si衬底清洗
外延衬底采用(111)晶向的n型Si衬底；经过丙酮、去离子水洗涤，去除衬底表面有机物；将Si衬底按顺序置于HF:H2O＝1:10溶液中超声3分钟、浓H2SO4:H2O2:H2O＝4:1:5超声10分钟、HF:H2O＝1:10溶液中超声3分钟，最后经去离子水清洗去除表面氧化物和有机物；清洗后的Si衬底用高纯氮气吹干；
(2)Si衬底预处理
Si衬底清洗完毕后，送入分子束外延进样室预除气30分钟；再送入传递室400℃除气2小时，完成除气后送入生长室；
(3)脱氧化膜
Si衬底进入生长室后，将衬底温度升至1050℃，高温烘烤30分钟，除去衬底表面的氧化膜层；
(4)低温In0.28Ga0.72As缓冲层的生长
将Si衬底温度降至360～400℃，在反应室压力在1.8×10-8Pa、Ⅴ/Ⅲ值为80、生长速度1ML/s条件生长15nm的In0.28Ga0.72As缓冲层；
(5)低温In0.28Ga0.72As缓冲层的原位退火
将Si衬底温度升至540℃，在反应室压力2.5×10-8pa；
(6)In0.3Ga0.7As外延薄膜的生长
将Si衬底温度升至540～580℃，在反应室压力4.0×10-5～2.7×10-8Pa、Ⅴ/Ⅲ值40～60、生长速度0.6～1ML/s条件下，生长In0.3Ga0.7As外延薄膜；可根据所制备器件的实际要求，生长相应厚度(可为100nm～1000nm)的In0.3Ga0.7As外延薄膜。
本实施例制备得到的生长在Si衬底上的In0.3Ga0.7As薄膜如图1所示，依次包括Si衬底11、低温In0.28Ga0.72As缓冲层12、以及In0.3Ga0.7As外延薄膜13；具体说，低温In0.28Ga0.72As缓冲层12位于Si衬底11之上，In0.3Ga0.7As外延层13位于低温In0.28Ga0.72As缓冲层12之上。本发明中In0.3Ga0.7As薄膜材料结构中的低温In0.28Ga0.72As缓冲层、原位退火技术和In0.3Ga0.7As外延层都可以采用分子束外延生长术制备。其中，低温In0.28Ga0.72As缓冲层12的厚度控制在12～15nm，生长温度控制在360～400℃；在缓冲层生长结束后，进行原位退火，退火温度和退火时间分别为500～540℃和12～20min，才能获得高晶体质量、表面平整的缓冲层，从而通过该缓冲层降低由于晶格失配造成的应力，使得提高所制备的In0.3Ga0.7As晶体质量和表面平整度。
图2是本实施例的In0.28Ga0.72As缓冲层的X射线摇摆曲线，从图2中可以看出，应用本实施例生长出的In0.3Ga0.7As外延薄膜，相较于用传统方法得到的In0.3Ga0.7As，失配应力得到了有效的释放，表面平整度得到提高。
实施例2
本实施例的生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，包含如下步骤：
(1)Si衬底清洗
外延衬底采用(111)晶向的n型Si衬底；经过丙酮、去离子水洗涤，去除衬底表面有机物；将Si衬底按顺序置于HF:H2O＝1:10溶液中超声1分钟、浓H2SO4:H2O2:H2O＝4:1:5超声5分钟、HF:H2O＝1:10溶液中超声1分钟，最后经去离子水清洗去除表面氧化物和有机物；清洗后的Si衬底用高纯氮气吹干；
(2)Si衬底预处理
Si衬底清洗完毕后，送入分子束外延进样室预除气15分钟；再送入传递室300℃除气0.5小时，完成除气后送入生长室；
(3)脱氧化膜
Si衬底进入生长室后，将衬底温度升至950℃，高温烘烤15分钟，除去衬底表面的氧化膜层；
(4)低温In0.28Ga0.72As缓冲层的生长
将Si衬底温度降至360℃，在反应室压力在7.2×10-5Pa、Ⅴ/Ⅲ值为60、生长速度0.5ML/s条件生长12nm的In0.28Ga0.72As缓冲层；
(5)低温In0.28Ga0.72As缓冲层的原位退火
将Si衬底温度升至500℃，在反应室压力3.0×10-5pa；
(6)In0.3Ga0.7As外延薄膜的生长
将Si衬底温度升至540℃，在反应室压力4.0×10-5Pa、Ⅴ/Ⅲ值40、生长速度0.6ML/s条件下，生长In0.3Ga0.7As外延薄膜；可根据所制备器件的实际要求，生长相应厚度的In0.3Ga0.7As外延薄膜。
本实施例制备得到的生长在Si衬底上的In0.3Ga0.7As薄膜，测试结果与实施例类似，在此不再赘述。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (6)
1.一种生长在Si衬底上的In0.3Ga0.7As薄膜，其特征在于，包括生长在Si衬底上的In0.28Ga0.72As缓冲层及生长在In0.28Ga0.72As缓冲层上的In0.3Ga0.7As薄膜；所述In0.28Ga0.72As缓冲层为在360～400℃生长的In0.28Ga0.72As薄膜。
2.根据权利要求1所述的生长在Si衬底上的In0.3Ga0.7As薄膜，其特征在于，所述In0.28Ga0.72As缓冲层的厚度为12～15nm。
3.根据权利要求1所述的生长在Si衬底上的In0.3Ga0.7As薄膜，其特征在于，所述In0.3Ga0.7As薄膜的厚度为100nm～1000nm。
4.一种生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，其特征在于，包括以下步骤：
(1)Si衬底清洗；
(2)Si衬底预处理；
(3)Si衬底脱氧化膜；
(4)In0.28Ga0.72As缓冲层生长：
将Si衬底温度降至360～400℃，在反应室压力在7.2×10-5～1.8×10-8Pa、Ⅴ/Ⅲ值为60～80、生长速度0.5～1ML/s条件生长的In0.28Ga0.72As缓冲层；
(5)In0.28Ga0.72As缓冲层原位退火：
将Si衬底温度升至500～540℃，在反应室压力3.0×10-5～2.5×10-8pa，退火时间12～20min；
(6)In0.3Ga0.7As外延薄膜的生长：
将Si衬底温度升至540～580℃，在反应室压力4.0×10-5～2.7×10-8Pa、Ⅴ/Ⅲ值40～60、生长速度0.6～1ML/s条件下，生长In0.3Ga0.7As外延薄膜。
5.根据权利要求4所述的生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，其特征在于，所述In0.28Ga0.72As缓冲层的厚度为12～15nm。
6.根据权利要求4所述的生长在Si衬底上的In0.3Ga0.7As薄膜的制备方法，其特征在于，所述In0.3Ga0.7As外延薄膜的厚度为100nm～1000nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410681926.1A CN104465725B (zh) | 2014-11-24 | 2014-11-24 | 一种生长在Si衬底上的In0.3Ga0.7As薄膜及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410681926.1A CN104465725B (zh) | 2014-11-24 | 2014-11-24 | 一种生长在Si衬底上的In0.3Ga0.7As薄膜及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465725A true CN104465725A (zh) | 2015-03-25 |
| CN104465725B CN104465725B (zh) | 2017-06-06 |
Family
ID=52911498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410681926.1A Active CN104465725B (zh) | 2014-11-24 | 2014-11-24 | 一种生长在Si衬底上的In0.3Ga0.7As薄膜及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465725B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108315814A (zh) * | 2018-04-23 | 2018-07-24 | 西南大学 | 一种镓烯的制备方法 |
| CN108376640A (zh) * | 2018-01-09 | 2018-08-07 | 北京邮电大学 | InGaAs/Si外延材料的制备方法 |
| CN110660666A (zh) * | 2019-09-27 | 2020-01-07 | 厦门市三安集成电路有限公司 | 晶体管外延生长方法和晶体管的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482672B1 (en) * | 1997-11-06 | 2002-11-19 | Essential Research, Inc. | Using a critical composition grading technique to deposit InGaAs epitaxial layers on InP substrates |
| CN102560634A (zh) * | 2012-02-20 | 2012-07-11 | 华南理工大学 | 在GaAs衬底上生长InGaAs薄膜的方法 |
| CN103325863A (zh) * | 2013-06-07 | 2013-09-25 | 华南理工大学 | 生长在GaAs衬底上的InGaAs薄膜及其制备方法 |
-
2014
- 2014-11-24 CN CN201410681926.1A patent/CN104465725B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482672B1 (en) * | 1997-11-06 | 2002-11-19 | Essential Research, Inc. | Using a critical composition grading technique to deposit InGaAs epitaxial layers on InP substrates |
| CN102560634A (zh) * | 2012-02-20 | 2012-07-11 | 华南理工大学 | 在GaAs衬底上生长InGaAs薄膜的方法 |
| CN103325863A (zh) * | 2013-06-07 | 2013-09-25 | 华南理工大学 | 生长在GaAs衬底上的InGaAs薄膜及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108376640A (zh) * | 2018-01-09 | 2018-08-07 | 北京邮电大学 | InGaAs/Si外延材料的制备方法 |
| CN108315814A (zh) * | 2018-04-23 | 2018-07-24 | 西南大学 | 一种镓烯的制备方法 |
| CN110660666A (zh) * | 2019-09-27 | 2020-01-07 | 厦门市三安集成电路有限公司 | 晶体管外延生长方法和晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465725B (zh) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103762256B (zh) | 生长在Si衬底上的InGaAs薄膜及其制备方法 | |
| CN105023962A (zh) | 一种生长在Si衬底上的GaAs薄膜及其制备方法 | |
| CN102560634A (zh) | 在GaAs衬底上生长InGaAs薄膜的方法 | |
| CN103000759A (zh) | 砷化镓薄膜多结叠层太阳电池的制备方法 | |
| CN104465725A (zh) | 一种生长在Si衬底上的In0.3Ga0.7As薄膜及制备方法 | |
| CN103325863A (zh) | 生长在GaAs衬底上的InGaAs薄膜及其制备方法 | |
| CN104835718A (zh) | 生长在Si衬底上的GaAs薄膜及其制备方法 | |
| CN103903966A (zh) | 基于斜切硅衬底的超高密度锗硅量子点的制备方法 | |
| CN104143590B (zh) | 一种简单快速的硅表面钝化方法 | |
| CN103474333A (zh) | p型碲化锌单晶薄膜材料的掺杂方法 | |
| CN114899258B (zh) | 非极性AlGaN基深紫外光电探测器外延结构及其制备方法 | |
| CN104282795A (zh) | GaInP/GaAs/InGaAs/Ge太阳能电池的制备方法 | |
| CN105140104A (zh) | 生长在Si衬底上的GaAs薄膜及制备方法 | |
| CN204834639U (zh) | 一种生长在Si衬底上的GaAs薄膜 | |
| CN203826398U (zh) | 一种生长在GaAs衬底上的InGaAsN薄膜 | |
| CN107578985A (zh) | 锑化镓衬底及锑化物基ⅱ类超晶格材料的表面清理方法 | |
| CN107611221A (zh) | 提高锑化物基ⅱ类超晶格材料质量的方法 | |
| CN203288608U (zh) | 生长在GaAs衬底上的InGaAs薄膜 | |
| CN104362080A (zh) | Si衬底上选择性生长GaN基薄膜材料的方法 | |
| CN102140695A (zh) | 一种生长高铟组分铟镓砷的方法 | |
| CN106601839B (zh) | 一种啁啾数字递变结构的低缺陷异变缓冲层 | |
| CN101211866A (zh) | 一种用于氧化锌外延薄膜生长的硅基可协变衬底材料 | |
| CN104037282A (zh) | 生长在Si衬底上的AlGaN薄膜及其制备方法和应用 | |
| CN105986321B (zh) | 在Ge衬底上生长GaAs外延薄膜的方法 | |
| WO2023087544A1 (zh) | N极性面AlGaN基紫外光电探测器外延结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |