CN104465453A - 等离子体cvd装置用的晶片加热器 - Google Patents

等离子体cvd装置用的晶片加热器 Download PDF

Info

Publication number
CN104465453A
CN104465453A CN201410039716.2A CN201410039716A CN104465453A CN 104465453 A CN104465453 A CN 104465453A CN 201410039716 A CN201410039716 A CN 201410039716A CN 104465453 A CN104465453 A CN 104465453A
Authority
CN
China
Prior art keywords
wafer
heater
circuit
frequency circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410039716.2A
Other languages
English (en)
Other versions
CN104465453B (zh
Inventor
三云晃
木村功一
夏原益宏
仲田博彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104465453A publication Critical patent/CN104465453A/zh
Application granted granted Critical
Publication of CN104465453B publication Critical patent/CN104465453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种等离子体CVD装置用的晶片加热器，能够在晶片表面的整个面上以形成更均匀的膜厚的方式成膜。晶片加热器(10)由陶瓷制成，具备具有升降销通孔(11b)的晶片载置面(11a)，从晶片载置面(11a)侧开始依次埋设有等离子体CVD用的高频电路(13)和发热体电路(14)，在从与晶片载置面(11a)垂直的方向对这些高频电路(13)和发热体电路(14)这两个电路的图案进行投影的情况下，在形成于升降销通孔(11b)的周围且局部不存在高频电路(13)的环状区域内配置发热体电路(14)的一部分。

Description

等离子体CVD装置用的晶片加热器
技术领域
本发明涉及半导体晶片的等离子体CVD(Chemical VaporDeposition，化学气相沉积)装置所使用的晶片加热器，特别是涉及埋设有高频电路以及发热体的晶片加热器。
背景技术
一直以来，提出了在半导体设备的制造工序、检查工序中使用的晶片加热器的各种结构。例如，作为等离子体CVD装置用的晶片加热器，如专利文献1所示，提出了将发热体和等离子体电路埋设于不同层的大致圆板形状的晶片加热器，示出了如下技术：利用发热体对放置于该晶片加热器的上表面的晶片载置面的半导体晶片进行加热，并且利用等离子体电路在该晶片加热器的上部空间产生等离子体而对半导体晶片的表面进行成膜。
一般来说，在放置有半导体晶片并对其进行加热的上述晶片加热器中，设置有约3～4处垂直地贯通晶片载置面的、也被称为升降销通孔的贯通孔，利用从这里出入的升降销的上端部来支撑半导体晶片的下表面。由此来进行将处理前的半导体晶片放置于晶片载置面或将处理完毕的半导体晶片从晶片载置面举起的操作。
专利文献1：日本特开2006-332068号公报
近年来，存在需求半导体设备的更高品质和更低价格的倾向，因此在对晶片表面成膜时使膜的厚度在整个表面上变得均匀这一点被重视起来。但是，在升降销通孔的上部空间内成膜时的等离子体的电场变弱，因此在晶片表面内的位于该升降销通孔的上方的部分存在膜厚变薄的倾向，无法对晶片表面在整个表面成膜为均匀的膜厚。其结果是，在升降销通孔的上方成膜的半导体芯片在检查阶段被判断为次品的概率变高，成为成品率降低的原因。
发明内容
本发明鉴于以上现有情况，其目的在于提供一种等离子体CVD装置用的晶片加热器，能够以在晶片表面的整个面上具有大致均匀的膜厚的方式进行成膜。
为了实现上述目的，本发明的晶片加热器由陶瓷制成，具备具有升降销通孔的晶片载置面，该晶片加热器的特征在于，从上述晶片载置面侧开始依次埋设有等离子体CVD用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对上述高频电路和发热体电路这两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不存在上述高频电路的环状区域内配置有上述发热体电路的一部分。
根据本发明，即使在升降销通孔的周围局部地不设置等离子体CVD用的高频电路，也能够在晶片整个面上以大致均匀的膜厚成膜，因此能够提高半导体装置的成品率。
附图说明
图1是本发明的晶片加热器的一个具体例的立体图。
图2是图1的晶片加热器的纵剖视图。
图3是说明图1的晶片加热器的制造方法的立体图。
图4A是本发明的晶片加热器的升降销通孔周围的高频电路和发热体电路的图案的投影图。
图4B是本发明的晶片加热器的升降销通孔周围的高频电路和发热体电路的其他图案的投影图。
图5是现有的晶片加热器的升降销通孔周围的高频电路和发热体电路的图案的投影图。
具体实施方式
首先列出本发明的实施方式来进行说明。本发明的实施方式的晶片加热器由陶瓷制成，具备具有升降销通孔的晶片载置面，从上述晶片载置面侧开始依次埋设有等离子体CVD用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对这些高频电路和发热体电路这两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不存在上述高频电路的环状区域内配置有上述发热体电路的一部分。
由此，即使在升降销通孔的周围局部地不设置等离子体CVD用的高频电路，也能够在晶片的整个面上以大致均匀的膜厚成膜，因此能够提高半导体装置的成品率。在上述本发明的晶片加热器中，优选上述环状区域的外径为10～40mm。由此能够更显著地起到上述提高成品率的效果。
接着，参照附图对本发明的晶片加热器的一个具体例进行说明。图1所示的本发明的一个具体例的晶片加热器10在进行等离子体CVD处理的未图示的真空腔室内设置于圆筒形状的筒状支撑体20的上端部，由大致圆板形状的晶片保持体11构成，所述晶片保持体11在上表面具有放置半导体晶片S的晶片载置面11a。在晶片保持体11设有沿其厚度方向贯通的4个升降销通孔11b，利用从此出入的升降销12的升降来进行半导体晶片S的放置、举起。另外，升降销的根数以及为此而设置的升降销通孔的数目不限于4个，3根升降销也多被使用。
晶片保持体11由对腔室内所使用的腐蚀性气体的耐腐蚀性良好的陶瓷形成。作为优选的陶瓷，可以列举出氧化铝、氮化铝、碳化硅、氮化硅、莫来石、莫来石-氧化铝复合体等。其中尤其优选导热性、均热性优良并且对腐蚀性气体的耐腐蚀性也优良的氮化铝。氮化铝是难烧结材料，因此即使含有少量的烧结助剂也没有关系。特别是含有1质量%以下的钇等稀土类元素的陶瓷的烧结性优良，并且不易产生由烧结助剂造成的腐蚀。
在该晶片保持体11内，如图2所示，从晶片载置面11a侧开始依次相互分离地埋设有高频电路(等离子体电路)13和发热体电路14。位于上侧的高频电路13与晶片载置面11a平行地配置，其大致中央部与从晶片保持体11的背面侧的大致中央部插入的高频施加用电极棒15的一端部连接。另一方面，位于下侧的发热体电路14也与晶片载置面11a平行地配置，其两端部与从晶片保持体11的背面侧的大致中央部插入的加热器供电用电极棒16的一端部连接。
筒状支撑体20以将这些高频施加用电极棒15以及加热器供电用电极棒16收容于内侧的方式安装于晶片保持体11的下表面。筒状支撑体20的上下两端部分别形成有在整周向外侧弯曲的凸缘部，在该凸缘部沿周向等间隔地设有多个螺栓插通孔。通过插通于此的螺栓，将上侧凸缘部与晶片保持体11的背面结合，将下侧凸缘部与设置于真空腔室的底部的金属凸缘17结合。优选在这些凸缘部的凸缘面上设置O型圈等密封部件，由此能够将筒状支撑体20的内侧气密地密封，从而能够保护被收容在筒状支撑体20的内侧的高频施加用电极棒15、加热器供电用电极棒16免受真空腔室内的腐蚀气体环境的腐蚀。
在晶片支持体11的上方以与晶片载置面11a相对的方式设有喷头18，从设置于该喷头18的下表面的多个贯通孔向晶片载置面11a喷射等离子体的原料气体F。喷头18还具有等离子体上部电极的作用，通过与作为等离子体下部电极的上述高频电路13之间的放电将该原料气体F等离子化。由此，在对放置于晶片载置面11a的半导体晶片S进行加热的同时，利用所产生的等离子体P对该半导体晶片S的表面进行基于等离子体CVD的成膜。
高频电路13优选由镀W(钨)、或者以W或Mo为主成分的金属箔或金属网形成。另一方面，发热体电路14优选由镀W、或者以W或Mo为主成分的金属箔或金属线形成。埋设有这些高频电路13以及发热体电路14的晶片保持体11可以利用后金属化法(post-metallizationmethod)、粉末成型法(powder molding method)来制造。
在利用后金属化法制造的情况下，准备三张具有大致相同外径的圆板形状的优选由氮化铝烧结板构成的陶瓷板，在其中两张板的单面侧分别利用W糊来丝网印刷、脱脂以及烧成高频电路13以及发热体电路14的图案。将这样形成了电路的两张陶瓷板与剩下的一张陶瓷板一起按照图3所示的顺序重叠并接合。由此，可得到从晶片载置面11a侧开始依次埋设有等离子体用的高频电路13和发热体电路14的层叠结构体。
另一方面，在利用粉末成型法制造的情况下，在例如使氮化铝烧结前的粉末成形时或预备成形后的状态下，使作为高频电路13的例如Mo制的金属箔或金属网与作为发热体电路14的例如Mo制的金属箔或金属线在厚度方向上分离地配置，根据需要进一步加入氮化铝粉末来成形。通过对得到的成形体进行烧结，可得到从晶片载置面11a侧开始依次埋设有等离子体用的高频电路13和发热体电路14的层叠结构体。
在利用上述方法得到的层叠结构体中，在比安装后述的筒状支撑体20的位置靠外侧的位置上，在周向上大致均匀地穿孔有使4根升降销12分别插通的4个升降销通孔11b。升降销12的外径一般为3～7mm，因此优选升降销通孔11b的内径为比升降销12的外径稍大的4～10mm。进而，从作为晶片载置面11a的上表面的相反侧的面进行锪孔加工，使埋设的各电路的一部分露出，并在此处连接电极棒15、16。并且，准备能够在内侧收容电极棒15、16的大小的筒状支撑体20，将该筒状支撑体20的上侧的凸缘部安装到作为晶片保持体的所述层叠结构体的下表面的大致中央部。由此完成晶片加热器。另外，在升降销的根数为3根的情况下，也可以与上述的升降销的根数为4根的情况同样地进行制造。
如上所述，在该筒状支撑体20的外侧配置有升降销12，因此升降销通孔11b的内壁暴露于等离子体CVD的工艺气气氛中。因此，高频电路13从该内壁露出而引起电位集中，为了使其不被工艺气或清洗气腐蚀等，埋设有高频电路13的层中的升降销通孔11b的附近成为被称为“回拉”的、无高频电路13环绕的区域(以下称为回拉区域)。将该升降销通孔11b及设置在其周围的无高频电路13环绕的环状区域(即回拉区域)称为无高频电路圆形区域13a。因此，无高频电路圆形区域13a的外径与回拉区域的外径相等。
另外，为了在放置于晶片载置面11a的半导体晶片S的上方，在晶片表面的整个面上均匀地产生等离子体，希望将作为高频电路13的例如镀W网或Mo网在与晶片保持体11内的晶片载置面11a平行的整个层均匀地环绕。但是，在晶片保持体11上如上所述地沿厚度方向贯通有升降销通孔11b，因此无法在该贯通部分设置高频电路13。进而，如上所述，升降销通孔11b的周围的环状区域也是回拉区域，因此无法设置高频电路13。
其结果是，在无高频电路圆形区域13a中等离子体的密度降低，成膜膜厚不足。因此，在本发明的一个具体例的晶片加热器中配置成，在从晶片加热器10的正上方对埋设于晶片保持体11的高频电路13以及发热体电路14这两个电路的图案进行投影时，在升降销通孔11b周围的局部不存在高频电路13的环状区域内存在发热体电路14的一部分。换言之，使发热体电路14的一部分存在于上述升降销通孔11b周围的局部不存在高频电路13的环状区域的正下方。根据上述结构，在升降销通孔11b周围的环状区域中，与未配置发热体电路14的一部分的情况相比，温度变成高温，由此能够补偿因等离子体密度的降低而导致的成膜膜厚的减少。
存在于无高频电路圆形区域13a的正下方的一部分发热体电路14的形状并不特别限定，但在从晶片加热器10的正上方对这些高频电路13的图案和发热体电路14的图案进行投影的情况下，例如可以如图4A所示，由曲率半径以沿着无高频电路圆形区域13a的周缘部的方式局部地不同的圆弧状的导电线形成发热体电路14的一部分。另外，也可以如图4B所示，在无高频电路圆形区域13a的内外不改变电路图案地形成发热体电路14的一部分。在图4A的情况下，能够进一步提高在无高频电路圆形区域13a的发热密度，因此能够以更均匀的膜厚进行成膜。另一方面，在图4B的情况下，不需要对发热体电路14在周向上进行定位，因此能够简单地进行制造。
在上述无高频电路圆形区域的正下方配置发热体电路的一部分而产生的提高成品率的效果在无高频电路圆形区域的外径为10～40mm时尤为显著。这是因为，若无高频电路圆形区域的外径小于10mm，则该无高频电路圆形区域部分的上部空间中的等离子体密度的降低变小，对膜厚产生的影响几乎消失。另一方面还因为，该外径超过40mm时，等离子体密度的降低变得过大，即使想要利用加热器的发热密度来对此进行弥补也无法完全弥补，导致无高频电路圆形区域上的膜厚降低。
以上列举了具体例子对本发明的晶片加热器进行了说明，但本发明并不限定于上述具体例。本发明的范围由权利要求书的记载来表示，进而包含与权利要求书的记载等同的含义以及范围内的所有变更。
(实施例)
(实施例1)
制造了由氮化铝(AlN)制的晶片保持体构成的晶片加热器。首先，在AlN粉末中作为烧结助剂加入0.5质量%的Y2O3，进而加入有机溶剂和粘接剂，利用球磨混合进行24小时的混合。通过喷雾干燥法对得到的浆液进行处理来制造颗粒，通过冲压法使该颗粒加压成形来制造成形体。将得到的成形体在氮气氛中以800℃进行脱脂处理后，在氮气氛中以1800℃进行烧结，从而获得AlN烧结体。利用该方法制造了上板、中板、以及下板这三张AlN烧结体。
接着，利用W糊在中板的上表面印刷高频电路，在下板的下表面印刷发热体电路。在高频电路的印刷中，在与后述的各升降销通孔对应的位置上，以在升降销通孔的周围沿着整周均匀地回拉的方式形成了外径20mm的无高频电路圆形区域。另一方面，关于发热体电路，为了将晶片保持体的晶片载置面在整个面上均匀加热，利用W喷镀适当加入折返部的同时形成由厚度为20μm、宽度大约为3mm的导电线构成的电路图案。此时，发热体电路的图案如图4A所示，在从与晶片载置面垂直的方向对高频电路的图案和发热体电路的图案进行投影的情况下，在无高频电路圆形区域的区域内，形成沿着该通孔的周缘部圆弧状地弯曲的图案。
在烧成这些电路图案后，在中板以及下板的上表面涂敷Al2O3-Y2O3-AlN类的接合糊，使上板、中板以及下板重合，在氮气氛中加热的同时向单轴方向加压。由此，得到了埋设有高频电路以及发热体电路的直径为330mm、厚度为20mm的晶片保持体。在该晶片保持体的预定位置上设置内径为4mm的升降销通孔。进而，从晶片保持体的背面侧形成分别到达高频电路以及发热体电路的锪孔，安装有高频电路用的W制的电极棒和向发热体电路供电的W制的电极棒。
接着，利用与上述同样的AlN粉末进行烧结后，进行切削加工，制造出在两端形成有外径为75mm、高度为20mm的凸缘部的外径为45mm、壁厚为3mm、高度为240mm的陶瓷制的筒状支撑体。利用插通于该凸缘部的贯通孔的螺栓的螺纹紧固来将该筒状支撑体的上侧的凸缘部与上述晶片保持体的背面结合。这样一来，制造出样本1的晶片加热器。
为了进行比较，制造出样本2(比较例)的晶片加热器，在所述样本2中，除了以下所示的结构以外的其他结构与上述样本1相同：如图5所示，以从与晶片载置面垂直的方向对高频电路的图案和发热体电路的图案进行投影的情况下，在无高频电路圆形区域的区域内不存在发热体电路的方式形成了发热体电路的图案。
将这样制造出的样本1以及样本2的晶片加热器分别放入平行平板型的等离子体CVD装置的真空腔室内，将发热体电路的电极棒连接到外部电源上。另外，作为等离子体的下部电极的高频电路的电极棒经由设置于筒状支撑体的下部的金属刷而接地，并且，将设置于真空腔室内的上部的还起到等离子体的上部电极的作用的喷头连接到RF(Radio Frequency，射频)电源上。
接着，向该喷头施加13.56MHz、400W的高频的同时，从该喷头的下部贯通孔流过原料气体，从而在放置于晶片载置面的半导体晶片和上部电极间产生等离子体，在半导体晶片的表面成膜。对上部电极的施加时间为每一张半导体晶片的成膜处理为20秒。原料气体使用SiH4以及N2O。由此，在半导体晶片(直径12英寸)的上表面上堆积了大约的SiO2膜。另外，利用膜厚计对半导体晶片的SiO2膜的膜厚分布进行测定，求出整个面的平均膜厚，计算了4处升降销通孔的正上方的膜厚相对于整个面的平均膜厚的平均比例。其结果在下述表1中示出。
【表1】
从上述表1可以看出，在从晶片加热器的正上方对两个电路图案进行投影时，在发热体电路的一部分设置于无高频电路圆形区域的区域内的样本1中，与发热体电路未设置于无高频电路圆形区域的区域内的样本2(比较例)相比，膜厚的均匀性提高了大约5%左右，由此在晶片表面的整个面获得了更均匀的膜厚。
(实施例2)
制造了样本3～11的晶片加热器，在所述样本3～11中，除了以下的结构以外的结构与上述实施例1的样本1相同：通过使无高频电路圆形区域的外径在8mm～50mm的范围内变化，使在各升降销通孔的周围在整周均匀地回拉的宽度分别变化。对于上述样本3～11的各个晶片加热器与实施例1同样地进行成膜之后，与实施例1同样地，计算4处升降销通孔的正上方的膜厚相对于整个面的平均膜厚的比例。其结果在下述表2中示出。
【表2】
从上述表2的结果可以看出，在无高频电路圆形区域的外径处于10～40mm的范围内时，升降销通孔的正上方的膜厚相对于整个面的平均膜厚的平均比例在101.5%至94.2%的范围内，在晶片表面的整个面上能够获得更均匀的膜厚。由此，能够进一步提高半导体装置的成品率。

Claims (2)

1.一种晶片加热器，由陶瓷制成，具备具有升降销通孔的晶片载置面，该晶片加热器的特征在于，
从上述晶片载置面侧开始依次埋设有等离子体CVD用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对上述高频电路和发热体电路这两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不存在上述高频电路的环状区域内配置有上述发热体电路的一部分。
2.根据权利要求1所述的晶片加热器，其特征在于，
上述环状区域的外径为10～40mm。
CN201410039716.2A 2013-09-20 2014-01-27 等离子体cvd装置用的晶片加热器 Active CN104465453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013196156 2013-09-20
JP2013-196156 2013-09-20

Publications (2)

Publication Number Publication Date
CN104465453A true CN104465453A (zh) 2015-03-25
CN104465453B CN104465453B (zh) 2018-10-30

Family

ID=52911303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410039716.2A Active CN104465453B (zh) 2013-09-20 2014-01-27 等离子体cvd装置用的晶片加热器

Country Status (1)

Country Link
CN (1) CN104465453B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832634A (zh) * 2018-04-27 2020-02-21 日本碍子株式会社 晶片支撑台
CN111656860A (zh) * 2018-12-20 2020-09-11 日本碍子株式会社 陶瓷加热器
JPWO2021145110A1 (zh) * 2020-01-15 2021-07-22
CN114051765A (zh) * 2019-12-04 2022-02-15 日本碍子株式会社 陶瓷加热器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941318A (zh) * 2005-09-30 2007-04-04 东京毅力科创株式会社 基板载置机构以及基板处理装置
JP2007184550A (ja) * 2002-06-05 2007-07-19 Sumitomo Electric Ind Ltd 半導体製造装置用ヒータモジュール
CN101123178A (zh) * 2003-05-02 2008-02-13 东京毅力科创株式会社 等离子体处理装置
JP2013004810A (ja) * 2011-06-17 2013-01-07 Sumitomo Electric Ind Ltd ウエハ加熱用ヒータ
CN102956533A (zh) * 2011-08-26 2013-03-06 新光电气工业株式会社 静电卡盘以及半导体/液晶制造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184550A (ja) * 2002-06-05 2007-07-19 Sumitomo Electric Ind Ltd 半導体製造装置用ヒータモジュール
CN101123178A (zh) * 2003-05-02 2008-02-13 东京毅力科创株式会社 等离子体处理装置
CN1941318A (zh) * 2005-09-30 2007-04-04 东京毅力科创株式会社 基板载置机构以及基板处理装置
JP2013004810A (ja) * 2011-06-17 2013-01-07 Sumitomo Electric Ind Ltd ウエハ加熱用ヒータ
CN102956533A (zh) * 2011-08-26 2013-03-06 新光电气工业株式会社 静电卡盘以及半导体/液晶制造装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832634A (zh) * 2018-04-27 2020-02-21 日本碍子株式会社 晶片支撑台
CN110832634B (zh) * 2018-04-27 2023-06-06 日本碍子株式会社 晶片支撑台
CN111656860A (zh) * 2018-12-20 2020-09-11 日本碍子株式会社 陶瓷加热器
CN114051765A (zh) * 2019-12-04 2022-02-15 日本碍子株式会社 陶瓷加热器
CN114051765B (zh) * 2019-12-04 2024-05-28 日本碍子株式会社 陶瓷加热器
JPWO2021145110A1 (zh) * 2020-01-15 2021-07-22
JP7146108B2 (ja) 2020-01-15 2022-10-03 日本特殊陶業株式会社 保持装置

Also Published As

Publication number Publication date
CN104465453B (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
CN211578693U (zh) 衬底支撑组件
CN103382551B (zh) 半导体膜形成装置和工艺
JP5463536B2 (ja) シャワープレート及びその製造方法、並びにそのシャワープレートを用いたプラズマ処理装置、プラズマ処理方法及び電子装置の製造方法
CN105282877B (zh) 用于半导体制造装置的陶瓷加热器
CN103201236B (zh) 加热装置
JP5010234B2 (ja) ガス放出孔部材を一体焼結したシャワープレートおよびその製造方法
US7247818B2 (en) Substrate heating apparatus and manufacturing method for the same
KR101120599B1 (ko) 세라믹 히터, 이의 제조 방법 및 이를 포함하는 박막 증착 장치
JP2008047869A (ja) シャワープレート及びその製造方法、並びにそのシャワープレートを用いたプラズマ処理装置、プラズマ処理方法及び電子装置の製造方法
US20160204027A1 (en) Direct deposition of nickel silicide nanowire
CN104465453A (zh) 等离子体cvd装置用的晶片加热器
US20100282169A1 (en) Substrate-supporting device, and a substrate-processing device having the same
CN111095521B (zh) 晶片载置台及其制法
CN104878367A (zh) 反应腔室以及化学气相沉积设备
CN104582019A (zh) 用于半导体制造装置的陶瓷加热器
JP5604622B2 (ja) シャワープレートの製造方法
US9478447B2 (en) Substrate support with wire mesh plasma containment
TWI435661B (zh) 電漿製程設備（三）
JP2023527988A (ja) 分散型プラズマ源アレイ
CN105762102A (zh) 支承装置和包含它的衬底处理设备
KR20180117275A (ko) 반응 결합 보론카바이드를 포함하는 플라즈마 처리장치 및 그 제조방법
KR101177749B1 (ko) 세라믹 히터, 이의 제조 방법 및 이를 갖는 박막 증착 장치
JP6917180B2 (ja) 加熱装置
US10593592B2 (en) Laminate and core shell formation of silicide nanowire
JP2021504583A (ja) 原子保護層を有するセラミックペデスタル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant