CN104425622B - 薄膜晶体管、阵列基板及其制备方法 - Google Patents
薄膜晶体管、阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN104425622B CN104425622B CN201310397515.5A CN201310397515A CN104425622B CN 104425622 B CN104425622 B CN 104425622B CN 201310397515 A CN201310397515 A CN 201310397515A CN 104425622 B CN104425622 B CN 104425622B
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- source electrode
- drain electrode
- electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 141
- 239000004020 conductor Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000004048 modification Effects 0.000 claims abstract description 31
- 238000012986 modification Methods 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 27
- 239000002041 carbon nanotube Substances 0.000 claims description 22
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 19
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 43
- 238000012545 processing Methods 0.000 description 19
- 229910021389 graphene Inorganic materials 0.000 description 18
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 241000209094 Oryza Species 0.000 description 4
- 235000007164 Oryza sativa Nutrition 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- -1 polytrimethylene terephthalate Polymers 0.000 description 4
- 229920002215 polytrimethylene terephthalate Polymers 0.000 description 4
- 235000009566 rice Nutrition 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229920001617 Vinyon Polymers 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
Abstract
本发明公开了一种薄膜晶体管及其制备方法，包括制备源极、漏极以及沟道；其中，所述沟道与所述源极、漏极同层设置；所述沟道包括通过材料改性的方式而使导体具备半导体性质的材料。本发明的薄膜晶体管及其制备方法，将改性后具备半导体性质的结构作为源极、漏极之间的沟道，这种免刻蚀的沟道形成方式可以有效避免应用刻蚀方式形成沟通所引起的不良，能够有效提高产品品质。并且，在形成沟道时将沟道与源极、漏极同层设置，这样栅极与源极、漏极之间正对面积减小，因此源极、漏极与栅极之间的耦合电容减小，因此能够有效降低产品功耗。另外，本发明的薄膜晶体管的制备过程，相比目前常见的制备工艺明显简化了工艺流程，提高了产品的产能。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管、阵列基板及其制备方法。
背景技术
目前，在制备薄膜晶体管的过程中需要进行刻蚀以形成源极、漏极之间的沟道，刻蚀过程中通常会产生金属残留等问题，进而导致产品不良，如：白边不良等，这严重影响产品的品质。另外，源极、漏极与沟道之间通常存在错层重叠的位置关系，这种位置关系常使沟道与源极、漏极之间存在正对面积，这导致源极、漏极与沟道之间存在较大的耦合电容，增加了产品功耗。
发明内容
有鉴于此，本发明的主要目的在于提供一种薄膜晶体管、阵列基板及其制备方法，以提高产品品质，降低产品功耗。
为达到上述目的，本发明的技术方案是这样实现的：
一种薄膜晶体管，至少包括源极、漏极以及沟道，
所述沟道与所述源极、漏极同层设置；
所述沟道包括通过材料改性的方式使导体具备半导体性质的材料。
优选地，所述源极和漏极采用的是沟道未进行改性前的材料。
优选地，所述沟道在材料改性之前为导电膜，在材料改性之后为半导体有源层。
优选地，所述薄膜晶体管设置在柔性基板上。
一种阵列基板，包括任一上述薄膜晶体管。
优选地，所述阵列基板还包括像素电极，所述像素电极与源极、漏极同层设置，且与漏极电性连接。
优选地，所述像素电极采用沟道未进行改性前的材料。
一种薄膜晶体管的制备方法，至少包括形成源极、漏极以及沟道的步骤；在基板上同层形成源极、漏极以及沟道的材料；其中，所述沟道的材料为导体性质，通过材料改性的方式使导体具备半导体性质，将该具备半导体性质的结构作为所述沟道。
优选地，所述源极和漏极采用的是沟道未进行改性前的导体性质的材料。
优选地，在基板上同层形成源极、漏极以及沟道的材料为：在基板上沉积用于形成所述沟道与所述源极、漏极的导电膜。
优选地，通过一次掩膜板工艺形成所述沟道与所述源极、漏极。
优选地，所述基板为柔性基板。
一种阵列基板的制备方法，包括：任一上述制备薄膜晶体管的步骤。
优选地，所述阵列基板还包括形成像素电极的步骤，所述像素电极与源极、漏极同层形成，且与漏极电性连接。
优选地，所述像素电极采用沟道未进行改性前的材料。
本发明的薄膜晶体管及其制备方法，不使用刻蚀技术形成沟道，而是通过材料改性的方式使原来不具有半导体性质的结构中包含的材料具备半导体性质，并将改性后具备半导体性质的所述结构作为源极、漏极之间的沟道。这种免刻蚀的沟道形成方式可以有效避免应用刻蚀方式形成沟通所引起的不良，能够有效提高产品品质。并且，在形成沟道时将沟道与源极、漏极同层设置，这样栅极与源极、漏极之间正对面积减小，因此源极、漏极与栅极之间的耦合电容减小，因此能够有效降低产品功耗。
另外，本发明的薄膜晶体管制备过程只使用了五次掩膜板，相比目前常见的使用七次掩膜板的制备工艺明显简化了工艺流程，提高了产品的产能。
附图说明
图1为本发明实施例的栅极的制备原理示意图；
图2为本发明实施例的栅极绝缘层的制备原理示意图；
图3a为本发明实施例的导电膜的制备原理示意图；
图3b为本发明实施例的源极、漏极的制备原理示意图；
图3c为本发明实施例的沟道的制备原理示意图；
图4为本发明实施例的钝化层的制备原理示意图；
图5为本发明实施例的公共电极的制备原理示意图；
附图标记说明：
1、基板；2、栅极；3、栅极绝缘层；4、导电膜；5、光刻胶；6、沟道；7、钝化层；8、公共电极；9、GOA区域的栅极；10、过孔；11、栅极连接线；12、源极；13、漏极；14、过孔；15、全曝光区域；16、半曝光区域。
具体实施方式
在实际应用中，为了避免因刻蚀而引起不良，可以不使用刻蚀技术形成沟道，而是通过材料改性的方式使原来不具有半导体性质的结构中包含的材料具备半导体性质，并将改性后具备半导体性质的所述结构作为源极、漏极之间的沟道。这种免刻蚀的沟道形成方式可以有效避免应用刻蚀方式形成沟通所引起的不良，能够有效提高产品品质。
另外，为了避免因源极、漏极与栅极之间的错层重叠的位置关系而导致源极、漏极与栅极之间存在较大的耦合电容，在形成沟道时可以将沟道与源极、漏极同层设置，这样减小栅极与源极、漏极之间的正对面积，另外，栅极与源漏极之间只存在绝缘层，因此减小了介电常数，最终使得源极、漏极与栅极之间的耦合电容减小，这样就能够有效降低产品功耗。
实施例一
本发明实施例提供了一种免沟道刻蚀且耦合电容较小的薄膜晶体管，如图4所示，所述薄膜晶体管，至少包括源极12、漏极13以及沟道6；所述沟道6与所述源极12、漏极13同层设置；所述沟道包括通过材料改性的方式而使导体具备半导体性质的材料。这里，沟道材料为改性后的具有半导体性质的材料。
所述沟道的初始材料（即未改性前的材料）通常是透明的导电薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。通过材料改性的方式而使导体具备半导体性质的材料。纳米金属网状薄膜和纳米金属蒸镀薄膜通过氧气氧化或者掺杂可以实现导体转化为半导体；碳纳米管通过紫外光照射氧气处理可以实现导体转化为半导体；石墨烯通过H2、Ar处理可以实现导体转化为半导体。上述沟道的材料并不限于此，且材料的改性方式也不限于此，只要能够通过材料改性的方式使导体转换为半导体的材料均可以。
由于源极与漏极需要具备导体的性质，因此源极和漏极优选的采用沟道未进行改性前的材料。这里，未改性前的材料具备导体性质。材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。当然，源极和漏极可以采用和沟道未进行改性前的材料不相同的材料，例如源极和漏极采用金属Cu，只要是可以实现TFT功能即可，在此不作限制。
所述沟道在改性之前为导电膜，具有导体的性质，在改性之后为半导体有源层，具备半导体的性质。
优选地，以上的薄膜晶体管设置在柔性基板上，其材料可以为聚对苯二甲酸醇酯或柔性塑料。当然，所述薄膜晶体管也可以设置在玻璃、塑料等常规基板上。
本发明实施例所述的薄膜晶体管可以为底栅型、顶栅型或双栅型等，在此均不作限制，下述以底栅型薄膜晶体管为例进行说明。
如图4所示，所述薄膜晶体管还包括栅极2，所述沟道6位于所述栅极2的上方，所述沟道6与所述栅极2之间还设置有栅极绝缘层3。优选地，沟道6位于所述栅极2的正上方。
实施例二
本发明实施例提供了一种阵列基板，所述阵列基板包括实施例一所述的任一种薄膜晶体管。
所述薄膜晶体管，至少包括源极12、漏极13以及沟道6；所述沟道6与所述源极12、漏极13同层设置；所述沟道包括通过材料改性的方式而使导体具备半导体性质的材料。这里，沟道材料为改性后的具有半导体性质的材料。
所述沟道的初始材料（即未改性前的材料）通常是透明的导电薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。通过材料改性的方式而使导体具备半导体性质的材料。纳米金属网状薄膜和纳米金属蒸镀薄膜通过氧气氧化或者掺杂可以实现导体转化为半导体；碳纳米管通过紫外光照射氧气处理可以实现导体转化为半导体；石墨烯通过H2、Ar处理可以实现导体转化为半导体。上述沟道的材料并不限于此，且材料的改性方式也不限于此，只要能够通过材料改性的方式使导体转换为半导体的材料均可以。
由于源极与漏极需要具备导体的性质，因此源极和漏极优选的采用沟道未进行改性前的材料。这里，未改性前的材料具备导体性质。材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。当然，源极和漏极可以采用和沟道未进行改性前的材料不相同的材料，例如源极和漏极采用金属Cu，只要是可以实现TFT功能即可，在此不作限制。
所述沟道在改性之前为导电膜，具有导体的性质，在改性之后为半导体有源层，具备半导体的性质。
优选地，以上的薄膜晶体管设置在柔性基板上，其材料可以为聚对苯二甲酸醇酯或柔性塑料。当然，所述薄膜晶体管也可以设置在玻璃、塑料等常规基板上。
所述阵列基板还包括像素电极，所述像素电极与源极、漏极同层设置，且与漏极电性连接。
优选地，所述像素电极采用沟道未进行改性前的材料，即导体性质的材料。材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。所述源极、漏极和像素电极同层设置且采用相同的材料，可以通过一次掩膜板工艺形成，减少工艺步骤，优化制程。
实施例三
本发明实施提供了一种薄膜晶体管的制备方法，至少包括形成源极、漏极以及沟道的步骤；在基板上同层形成源极、漏极以及沟道的材料；其中，所述沟道的材料为导体性质，通过材料改性的方式使导体具备半导体性质，将该具备半导体性质的结构作为所述沟道。
所述沟道的初始材料（即未改性前的材料）通常是透明的导电薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。通过材料改性的方式而使导体具备半导体性质的材料。纳米金属网状薄膜和纳米金属蒸镀薄膜通过氧气氧化或者掺杂可以实现导体转化为半导体；碳纳米管通过紫外光照射氧气处理可以实现导体转化为半导体；石墨烯通过H2、Ar处理可以实现导体转化为半导体。上述沟道的材料并不限于此，且材料的改性方式也不限于此，只要能够通过材料改性的方式使导体转换为半导体的材料均可以。
优选地，所述源极和漏极采用的是沟道未进行改性前的导体性质的材料。由于源极与漏极需要具备导体的性质，因此源极和漏极优选的采用沟道未进行改性前的材料。这里，未改性前的材料具备导体性质。材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。当然，源极和漏极可以采用和沟道未进行改性前的材料不相同的材料，例如源极和漏极采用金属Cu，只要是可以实现TFT功能即可，在此不作限制。
在基板上同层形成源极、漏极以及沟道的材料为：在基板上沉积用于形成所述沟道与所述源极、漏极的导电膜。所述沟道的初始材料（即未改性前的材料）通常是透明的导电薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。
优选地，所述沟道与所述源极、漏极可以通过一次掩膜板工艺形成所述沟道与所述源极、漏极。所述源极、漏极和沟道同层形成且采用相同的材料（沟道材料未改性前），可以通过一次掩膜板工艺形成，减少工艺步骤，优化制程。
优选地，以上的薄膜晶体管形成在柔性基板上，其材料可以为聚对苯二甲酸醇酯或柔性塑料。当然，所述薄膜晶体管也可以设置在玻璃、塑料等常规基板上。
实施例四
本发明实施例提供一种阵列基板的制备方法，包括：实施例三所述的制备薄膜晶体管的步骤。
至少包括形成源极、漏极以及沟道的步骤；在基板上同层形成源极、漏极以及沟道的材料；其中，所述沟道的材料为导体性质，通过材料改性的方式使导体具备半导体性质，将该具备半导体性质的结构作为所述沟道。
所述沟道的初始材料（即未改性前的材料）通常是透明的导电薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。通过材料改性的方式而使导体具备半导体性质的材料。纳米金属网状薄膜和纳米金属蒸镀薄膜通过氧气氧化或者掺杂可以实现导体转化为半导体；碳纳米管通过紫外光照射氧气处理可以实现导体转化为半导体；石墨烯通过H2、Ar处理可以实现导体转化为半导体。上述沟道的材料并不限于此，且材料的改性方式也不限于此，只要能够通过材料改性的方式使导体转换为半导体的材料均可以。
优选地，所述源极和漏极采用的是沟道未进行改性前的导体性质的材料。由于源极与漏极需要具备导体的性质，因此源极和漏极优选的采用沟道未进行改性前的材料。这里，未改性前的材料具备导体性质。材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。当然，源极和漏极可以采用和沟道未进行改性前的材料不相同的材料，例如源极和漏极采用金属Cu，只要是可以实现TFT功能即可，在此不作限制。
在基板上同层形成源极、漏极以及沟道的材料为：在基板上沉积用于形成所述沟道与所述源极、漏极的导电膜。所述沟道的初始材料（即未改性前的材料）通常是透明的导电薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。
优选地，所述沟道与所述源极、漏极可以通过一次掩膜板工艺形成所述沟道与所述源极、漏极。所述源极、漏极和沟道同层形成且采用相同的材料（沟道材料未改性前），可以通过一次掩膜板工艺形成，减少工艺步骤，优化制程。
优选地，以上的薄膜晶体管形成在柔性基板上，其材料可以为聚对苯二甲酸醇酯或柔性塑料。当然，所述薄膜晶体管也可以设置在玻璃、塑料等常规基板上。
所述阵列基板还包括形成像素电极的步骤，所述像素电极与源极、漏极同层形成，且与漏极电性连接。
优选地，所述像素电极采用沟道未进行改性前的材料，即导体性质的材料。材质可以为碳纳米管、石墨烯、纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。所述源极、漏极和像素电极同层设置且采用相同的材料，可以通过一次掩膜板工艺形成，减少工艺步骤，优化制程。
本发明实施例所述的薄膜晶体管可以为底栅型、顶栅型或双栅型等，在此均不作限制，下述以形成包括底栅型薄膜晶体管的阵列基板为例进行说明制备本发明实施例三所述的薄膜晶体管和实施例四所述的阵列基板的制备方法。
S101、在基板1上形成金属层，通过第一次构图工艺处理得到栅线、栅极和GOA（Gate On Array，阵列基板行驱动）区域的栅极。
如图1所示，在基板1上使用溅射、沉积等方式设置一层金属层（如钼、铝、铜等）；经过涂覆光刻胶，用掩膜板通过曝光、显影等处理后，进行刻蚀、剥离，可得到栅极2、GOA（GateOn Array，阵列基板行驱动）区域的栅极9及栅线（图中未示出）。
基板1可以是柔性基板或普通基板等，即本发明的薄膜晶体管可以设置在柔性基板或普通基板等基板上。
所述柔性基板的材质可以是聚乙烯塑料等，如：聚乙烯醇（PVA）、聚酰亚胺（PD）、聚酯（PET）等高分子材料。
S102、在栅线和栅极上通过第二次构图工艺形成栅极绝缘层。
如图2所示，将树脂等绝缘材料以涂覆等方式设置于图1所形成的结构上以形成栅极绝缘层3。利用掩膜板通过曝光、显影等处理在栅极绝缘层3中形成位于GOA区域的栅极9上的过孔10。
栅极绝缘层3通常由绝缘性的高分子材料组成。
S103、在栅极绝缘层上形成导电膜，通过第三次构图工艺及材料改性处理，在栅极的上方得到由未改性前材料构成的源极、漏极和像素电极及材料改性后构成的沟道（半导体有源层）。
如图3a所示，使用涂覆、沉积等方式在图2所形成的结构上设置一层导电膜4。导电膜4用于制备源极、漏极，沟道以及像素电极。
导电膜4通常是透明的薄膜，该薄膜的导电性良好并且具有延展性，材质可以为碳纳米管或者石墨烯，具体可以包括纳米金属网薄膜、纳米金属蒸镀薄膜、有机导电薄膜（导电树脂）等。
导电膜4的制备方式多种多样，并不限定于以上所描述的内容。
在导电膜4上，可以进行如图3b所示的源极、漏极的制备，以及像素电极、数据（data）线（图中未示出）和栅极连接线11的制备：在导电膜4上以涂覆等方式设置一层光刻胶5，对光刻胶5进行曝光，其中针对不同的区域分别进行全曝光、半曝光。对全曝光区域15进行刻蚀，形成相应的数据线、源极、漏极、栅极连接线11以及像素电极。
通常，要形成沟道的区域是半曝光区域16，位于栅极2的正上方。
数据线、源极12、漏极13、栅极连接线11以及像素电极的制备方式多种多样，并不限定于以上所描述的内容。
接下来，可以进行如图3c所示沟道6的制备：对图3b所形成的结构进行灰化处理，从而将要形成沟道的区域的光刻胶5灰化完全，使得要形成沟道的区域暴露出来，并对要形成沟道的区域的导电膜4进行改性处理，使得要形成沟道的区域的导电膜4由导体转化为半导体，形成沟道6。之后剥离光刻胶5。
沟道6通常位于栅极2的正上方。
需要说明的是，通过氧气氧化或者掺入杂质等处理，导电膜4可以由导体转化为半导体。实际上，将导电膜4由导体转化为半导体的方式多种多样，并不限定于以上所描述的内容。
图3a至图3c中形成沟道6以及源极12、漏极13的过程，只需要使用一次掩膜板（Mask）。
S104、在源极、漏极、半导体有源层及像素电极之上通过第四次沟通工艺形成钝化层。
如图4所示，将树脂等绝缘材料以涂覆等方式设置于图3c中剥离光刻胶5后所形成的结构上，以形成钝化层7。还通过曝光、显影等处理在钝化层7中形成位于栅极连接线11上的过孔14。
钝化层7通常由具有绝缘性的高分子材料组成。
钝化层7的制备方式多种多样，并不限定于以上所描述的内容。
S105、在钝化层之上通过第五次构图工艺形成公共电极。
如图5所示，在图4中所形成的结构上使用溅射、涂覆、沉积等方式设置一层导电材料；对该导电材料进行涂覆光刻胶、曝光、显影等处理后，进行刻蚀、剥离，可得到公共电极8。
公共电极8通常是一层透明薄膜，材质可以为碳纳米管或者石墨烯等。
公共电极8的制备方式多种多样，并不限定于以上所描述的内容。
需要说明的是，本发明实施例四中的包括薄膜晶体管的阵列基板为ADS型的GOA阵列基板，可以理解的是，本发明也适用于TN型阵列基板。
另外，上述的包括薄膜晶体管的阵列基板制备过程中，图1、2、4、5中每附图所示的工艺过程均使用一次掩膜板，图3a至图3c中形成沟道6以及源极12、漏极13的过程使用一次掩膜板，因此上述的包括薄膜晶体管的阵列基板的制备过程只使用了五次掩膜板，相比目前常见的使用七次掩膜板（ADS型的GOA阵列基板）的制备工艺明显简化了工艺流程，提高了产品的产能。
ADS（ADvanced Super Dimension Switch，高级超维场转换）模式是平面电场宽视角核心技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。ADS模式的开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
结合以上描述可见，本发明的薄膜晶体管及其制备方法，不使用刻蚀技术形成沟道，而是通过材料改性的方式使原来不具有半导体性质的结构中包含的材料具备半导体性质，并将改性后具备半导体性质的所述结构作为源极、漏极之间的沟道。这种免刻蚀的沟道形成方式可以有效避免应用刻蚀方式形成沟通所引起的不良，能够有效提高产品品质。并且，在形成沟道时将沟道与源极、漏极同层设置，这样栅极与源极、漏极之间正对面积减小，因此源极、漏极与栅极之间的耦合电容减小，因此能够有效降低产品功耗。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (15)
1.一种薄膜晶体管，至少包括源极、漏极以及沟道，其特征在于，
所述沟道与所述源极、漏极同层设置；
所述沟道包括通过材料改性的方式使导体具备半导体性质的材料；
所述材料至少包括碳纳米管、纳米金属网状薄膜、纳米金属蒸镀薄膜；
其中，纳米金属网状薄膜和纳米金属蒸镀薄膜通过氧气氧化或者掺杂实现导体转化为半导体；碳纳米管通过紫外光照射氧气处理实现导体转化为半导体。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和漏极采用的是沟道未进行改性前的材料。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述沟道在材料改性之前为导电膜，在材料改性之后为半导体有源层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管设置在柔性基板上。
5.一种阵列基板，其特征在于，包括权利要求1至4任一项所述的薄膜晶体管。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，所述像素电极与源极、漏极同层设置，且与漏极电性连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电极采用沟道未进行改性前的材料。
8.一种薄膜晶体管的制备方法，至少包括形成源极、漏极以及沟道的步骤；其特征在于，
在基板上同层形成源极、漏极以及沟道的材料；其中，所述沟道的材料为导体性质，通过材料改性的方式使导体具备半导体性质，将该具备半导体性质的结构作为所述沟道；
所述材料至少包括碳纳米管、纳米金属网状薄膜、纳米金属蒸镀薄膜；
其中，纳米金属网状薄膜和纳米金属蒸镀薄膜通过氧气氧化或者掺杂实现导体转化为半导体；碳纳米管通过紫外光照射氧气处理实现导体转化为半导体。
9.根据权利要求8所述的方法，其特征在于，所述源极和漏极采用的是沟道未进行改性前的导体性质的材料。
10.根据权利要求9所述的方法，其特征在于，在基板上同层形成源极、漏极以及沟道的材料为：在基板上沉积用于形成所述沟道与所述源极、漏极的导电膜。
11.根据权利要求10所述的方法，其特征在于，通过一次掩膜板工艺形成所述沟道与所述源极、漏极。
12.根据权利要求8至11任一项所述的方法，其特征在于，所述基板为柔性基板。
13.一种阵列基板的制备方法，其特征在于，包括：权利要求8至12任一项所述的制备薄膜晶体管的步骤。
14.根据权利要求13所述的方法，其特征在于，所述阵列基板还包括形成像素电极的步骤，所述像素电极与源极、漏极同层形成，且与漏极电性连接。
15.根据权利要求14所述的方法，其特征在于，所述像素电极采用沟道未进行改性前的材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310397515.5A CN104425622B (zh) | 2013-09-04 | 2013-09-04 | 薄膜晶体管、阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310397515.5A CN104425622B (zh) | 2013-09-04 | 2013-09-04 | 薄膜晶体管、阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425622A CN104425622A (zh) | 2015-03-18 |
| CN104425622B true CN104425622B (zh) | 2018-04-20 |
Family
ID=52974098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310397515.5A Expired - Fee Related CN104425622B (zh) | 2013-09-04 | 2013-09-04 | 薄膜晶体管、阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425622B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI702579B (zh) * | 2019-05-07 | 2020-08-21 | 友達光電股份有限公司 | 軟性顯示器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552361B1 (en) * | 2000-10-10 | 2003-04-22 | Industrial Technology Research Institute | Thin film transistor device |
| CN1848475A (zh) * | 2005-04-14 | 2006-10-18 | 财团法人工业技术研究院 | 一种具多重保护层的有机半导体元件及其制作方法 |
| CN102629579A (zh) * | 2011-09-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种柔性tft阵列基板及其制造方法和显示装置 |
-
2013
- 2013-09-04 CN CN201310397515.5A patent/CN104425622B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552361B1 (en) * | 2000-10-10 | 2003-04-22 | Industrial Technology Research Institute | Thin film transistor device |
| CN1848475A (zh) * | 2005-04-14 | 2006-10-18 | 财团法人工业技术研究院 | 一种具多重保护层的有机半导体元件及其制作方法 |
| CN102629579A (zh) * | 2011-09-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种柔性tft阵列基板及其制造方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425622A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102769040B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| KR101145146B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| JP6030296B2 (ja) | 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法 | |
| JP6818554B2 (ja) | アレイ基板の製造方法、アレイ基板および表示装置 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103439840B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105137672B (zh) | 阵列基板及其制造方法 | |
| CN103715138B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| JP6043815B2 (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
| CN102651342B (zh) | 阵列基板及其制造方法 | |
| US10347660B2 (en) | Array substrate and manufacturing method thereof | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2015003464A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103560114B (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
| CN103018977A (zh) | 一种阵列基板及其制造方法 | |
| US10403761B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN102629035A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US9618809B2 (en) | Liquid crystal display and method for manufacturing same | |
| CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102646630B (zh) | 一种制造tft-lcd阵列基板的方法及其产品 | |
| CN104425622B (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| CN108022875B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| CN103928397B (zh) | 一种tft阵列基板及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180420 Termination date: 20210904 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |