CN104425587A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104425587A
CN104425587A CN201410440432.4A CN201410440432A CN104425587A CN 104425587 A CN104425587 A CN 104425587A CN 201410440432 A CN201410440432 A CN 201410440432A CN 104425587 A CN104425587 A CN 104425587A
Authority
CN
China
Prior art keywords
electrode
field plate
viewed
vertical view
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410440432.4A
Other languages
English (en)
Inventor
河合彻
秋山丰
中柴康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104425587A publication Critical patent/CN104425587A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

场极板导致了阻碍高速晶体管切换的过量栅极电容。为了抑制过量栅极电容，开口包括定位在漏极电极一侧的第一侧壁、以及定位在源极电极一侧的第二侧壁。同时，栅极电极包括从俯视图看面对漏极电极的第一侧表面。栅极电极的第一侧表面从平面图看定位在第一侧壁与第二侧壁的内侧。另外，第一场极板的一部分嵌入在第一侧表面与第一侧壁之间。栅极电极与第一场极板通过第一绝缘构件电绝缘。

Description

半导体器件
相关申请的交叉引用
将2013年9月2日提交的日本专利申请2013-181298号的公开的包括说明书、附图和摘要的全部内容作为参考引入本文。
技术领域
本发明涉及半导体器件，特别地涉及例如可应用于功率器件的技术。
背景技术
由III族氮化物半导体构成的晶体管在某些情况下使用在功率器件中。在日本特开2009-246247号公报和日本特开2010-67816号公报中公开了由III族氮化物构成的晶体管。在日本特开2009-246247号公报和日本特开2010-67816号公报中所公开的晶体管中，在栅极电极一侧安装了场极板，以便缓和晶体管的内部电场。
另一方面，近年来以各种结构制造栅极电极。日本特开平6(1994)-283718号公报和日本特开平5(1993)-326861号公报公开了在沟道上被细分为多个栅极电极的栅极电极。在日本特开平6(1994)-283718号公报中公开了多个被细分的栅极电极被施加不同的电压。日本特开平5(1993)-326861号公报公开了由被细分的栅极电极组成的多输入型逻辑门电路。
发明内容
在一些情况下，本发明在具有栅极凹槽(开口)的III族氮化物半导体HEMT(高迁移率电子晶体管)中的栅极电极一侧安装场极板，以便缓和内部电场。然而，栅极电容由于这些类型的场极板而变得更大，这就导致在晶体管高速开关的操作中的问题。其他问题和创新特征将由这些说明书和附图中的说明而变得显而易见。
根据本发明的一方面，凹槽包括布置在漏极电极一侧的第一侧壁、以及布置在源极电极一侧的第二侧壁。同时，栅极电极包括从俯视图看面对漏极电极的第一侧表面。栅极电极的第一侧表面从俯视图看定位在第一侧壁与第二侧壁的内侧。此外，场极板的一部分嵌入在第一侧表面与第一侧壁之间。绝缘构件将栅极电极与场极板电绝缘。
根据本发明的另一方面，绝缘构件将栅极电极与场极板电绝缘。漏极电极、源极电极、栅极电极和场极板同时分别电耦合至漏极焊盘、源极焊盘、栅极焊盘和电极焊盘。电极焊盘形成在与漏极焊盘、源极焊盘和栅极焊盘不同的位置。
根据本发明的一个方面，可以向栅极电极和场极板施加不同的电压。
附图说明
图1是示出第一实施方式的半导体器件的截面图；
图2是图1的栅极电极的附近区域的放大图；
图3是示出第一实施方式的半导体电极的平面布局的俯视图；
图4是示出图1所示的半导体器件的制造方法的截面图；
图5是示出图1所示的半导体器件的制造方法的截面图；
图6是示出图1所示的半导体器件的制造方法的截面图；
图7是示出图1所示的半导体器件的制造方法的截面图；
图8是示出图1所示的半导体器件的制造方法的截面图；
图9是示出图1所示的半导体器件的制造方法的截面图；
图10是示出图1所示的半导体器件的制造方法的截面图；
图11是示出图1所示的半导体器件的制造方法的截面图；
图12是示出图1的一个变形例的图；
图13是示出图1的一个变形例的图；
图14是示出图1的一个变形例的图；
图15是示出第二实施方式的半导体器件的截面图；
图16是示出图15所示的半导体器件的制造方法的截面图；
图17是示出图15所示的半导体器件的制造方法的截面图；
图18是示出图15所示的半导体器件的制造方法的截面图；
图19是示出图15所示的半导体器件的制造方法的截面图；
图20是示出图15所示的半导体器件的制造方法的截面图；
图21是示出图15所示的半导体器件的制造方法的截面图；
图22是示出包含图1所示的半导体器件的电子器件的电路图；
图23是示出包含图1所示的半导体器件的电子器件的电路图；以及
图24是示出包含图1所示的半导体器件的电子器件的电路图。
具体实施方式
以下，参考附图描述本发明的实施方式。在所有附图中，相同标号被分配给相同结构元件并且省略多余的描述。
第一实施方式
图1是示出第一实施方式的半导体器件SD1的截面图。图2是图1的栅极电极GE的附近区域的放大图。图3是示出图1的半导体器件SD1的平面布局的俯视图。图1是沿着图3中的线A-A’截取的截面图。
本实施方式的半导体器件SD1包括衬底SUB(第一III族氮化物半导体层)、半导体层SL(第二III族氮化物半导体层)、覆盖层(caplayer)CL(绝缘层)、漏极电极DE、源极电极SE、栅极电极GE、以及第一场极板FP1。半导体层SL形成在衬底SUB之上。覆盖层CL包含第一表面和第二表面。第二表面经由第一表面而面对半导体层SL。第二表面包括开口OP。开口OP的底部至少到达半导体层SL的内部区段。漏极电极DE和源极电极SE电耦合至半导体层SL。另外，漏极电极DE和源极电极SE从俯视图看还经由开口OP而彼此相互面对。栅极电极GE的至少一部分在开口OP的深度方向上经由开口OP的底部而面对衬底SUB。从俯视图看，第一场极板FP1的至少一个区段经由覆盖层CL而面对在漏极电极DE和开口OP之间的半导体层SL。
在本实施方式中，开口OP包括第一侧壁SW1和第二侧壁SW2。第一侧壁SW1定位在漏极电极DE一侧。第二侧壁SW2定位在源极电极SE一侧。栅极电极GE包括第一侧表面LS1。第一侧表面LS1定位在第一侧壁SW1与第二侧壁SW2的内侧。第一场极板FP1的一部分嵌入在第一侧表面LS1与第一侧壁SW1之间。栅极电极GE通过第一绝缘构件DM1与第一场极板FP1电绝缘。第一绝缘构件DM1的至少一部分从俯视图看定位在第一侧壁SW1与第二侧壁SW2的内侧。
在半导体器件SD1中，栅极电极GE通过第一绝缘构件DM1与第一场极板FP1电绝缘。因此，可以向栅极电极GE和第一场极板FP1施加不同的电压。其结果是，可以向栅极电极GE和第一场极板FP1施加电压，以便在抑制栅极电极GE的栅极电容的同时，缓和跨过栅极-漏极的电场。另外，在半导体器件SD1中，第一场极板FP1的一部分嵌入在第一侧表面LS1与第一侧壁SW1之间。其结果是，可以向第一场极板FP1施加电压，以便抑制开口OP的第一侧壁SW1的附近区域中的导通电阻。
此外，在本实施方式中，半导体器件SD1包括漏极焊盘DP、源极焊盘SP、栅极焊盘GP和电极焊盘EP。漏极焊盘DP、源极焊盘SP、栅极焊盘GP和电极焊盘EP分别电耦合至漏极电极DE、源极电极SE、栅极电极GE和第一场极板FP1。电极焊盘EP安装在与源极焊盘SP、漏极焊盘DP和栅极焊盘GP不同的位置。
在半导体器件SD1中，可以经由栅极焊盘GP和电极焊盘EP而向栅极电极GE和第一场极板FP1分别施加不同的电压。电压可以施加至栅极电极GE和第一场极板FP1，以便在抑制栅极电极GE的栅极电容的同时，缓和跨越栅极-漏极的电场。另外，可以向第一场极板FP1施加电压，以便抑制开口OP的第一侧壁SW1的附近区域中的导通电阻。
接着参考图1至图3详细地描述半导体器件SD1。图1至图3依据右手笛卡尔坐标限定X坐标方向、Y坐标方向和Z坐标方向。漏极电极DE和源极电极SE沿着x轴彼此面对。栅极电极GE沿着y轴延伸。衬底SUB的厚度方向沿着z轴。
使用图1和图2描述半导体器件SD1的晶体管单元。衬底SUB是III族氮化物半导体(例如氮化镓(GaN))衬底。更具体而言，衬底SUB是淀积有III族氮化物半导体的硅衬底。
半导体层SL形成在衬底SUB之上。半导体层SL例如是III族氮化物半导体层(例如氮化铝镓(AlGaN))。半导体层SL与衬底SUB的表面形成异质结。衬底SUB的表面经由该异质结发出2DEG(二维电子气)。
覆盖层CL形成在半导体层SL之上。覆盖层CL是绝缘层(例如氮化硅(SiN))。覆盖层CL包括第一表面和第二表面。第二表面经由第一表面而面对半导体层SL。第二表面包括开口OP。开口OP的底部至少到达半导体层SL的内部区段。以这样的方式，没有2DEG形成在从俯视图看与开口OP重叠的区域。半导体器件SD1的晶体管单元是常闭型晶体管。在本实施方式中，开口OP延伸贯通覆盖层CL和半导体层SL，并且开口OP的底部到达衬底SUB的内部区段。
半导体器件SD1进一步包括栅极绝缘膜GI。栅极绝缘膜GI由从俯视图看与覆盖层CL重叠的区域到从俯视图看与开口OP重叠的区域形成。栅极绝缘膜GI沿着开口OP的轮廓以及覆盖层CL的表面形成。栅极绝缘膜GI由例如氧化铝(Al2O3)形成。
漏极电极DE和源极电极SE电耦合至半导体层SL。在本实施方式中，漏极电极DE和源极电极SE形成在半导体层SL的表面之上。漏极电极DE和源极电极SE从俯视图看经由开口OP而彼此相互面对。漏极电极DE和源极电极SE由金属材料(例如氮化钛(TiN))形成。
栅极电极GE从俯视图看形成在漏极电极DE与源极电极SE之间。栅极电极GE的至少一部分在开口OP的深度方向上经由开口OP面对衬底SUB。在本实施方式中，栅极电极GE从俯视图看形成在开口OP的内侧。栅极电极GE由金属材料(例如氮化钛(TiN))形成。
第一场极板FP1从俯视图看形成在漏极电极DE与栅极电极GE之间。第一场极板FP1的至少一部分从俯视图看经由在开口OP与漏极电极DE之间的覆盖层CL而面对衬底SUB。第一场极板FP1由与栅极电极GE相同的材料(例如氮化钛(TiN))形成。
半导体器件SD1进一步包括第二场极板FP2。第二场极板FP2从俯视图看形成在源极电极SE与栅极电极GE之间。第二场极板FP2的至少一部分从俯视图看经由在开口OP与源极电极SE之间的覆盖层CL而面对衬底SUB。第二场极板FP2由与栅极电极GE相同的材料(例如氮化钛(TiN))形成。
开口OP包括第一侧壁SW1和第二侧壁SW2。第一侧壁SW1定位在漏极电极DE一侧。第二侧壁SW2定位在源极电极SE一侧。另一方面，栅极电极GE包括第一侧表面LS1和第二侧表面LS2。第一侧表面LS1从俯视图看面对漏极电极DE。第二侧表面LS2从俯视图看面对源极电极SE。第一侧表面LS1和第二侧表面LS2从俯视图看定位在第一侧壁SW1与第二侧壁SW2的内侧。
在半导体器件SD1中，第一场极板FP1的一部分嵌入在第一侧壁SW1与第二侧壁LS1之间。第二场极板FP2的一部分以同样的方式嵌入在第二侧壁SW2与第二侧表面LS2之间。另外，栅极电极GE通过第一绝缘构件DM1与第一场极板FP1电耦合。栅极电极GE以同样的方式通过第二绝缘构件DM2与第二场极板FP2电耦合。第一绝缘构件DM1的至少一部分从俯视图看定位在第一侧壁SW1与第二侧壁SW2的内侧。第二绝缘构件DM2的至少一部分以同样的方式从俯视图看定位在第一侧壁SW1与第二侧壁SW2的内侧。在本实施方式中，第一绝缘构件DM1从俯视图看定位在第一侧表面LS1与第一侧壁SW1之间。第二绝缘构件DM2以同样的方式从俯视图看定位在第二侧表面LS2与第二侧壁SW2之间。
上述的结构使能够向栅极电极GE、第一场极板FP1和第二场极板FP2施加不同的电压。其结果是，可以向栅极电极GE、第一场极板FP1和第二场极板FP2施加电压，以便在抑制栅极电极GE的栅极电容的同时，缓和栅极-漏极之间和栅极-源极之间的电场。此外，可以向第一场极板FP1和第二场极板FP2施加电压，以便抑制在开口OP的第一侧壁SW1的附近区域中以及第二侧壁SW2的附近区域中的导通电阻。
在本实施方式中，第一场极板FP1与漏极电极DE沿着x轴方向相互分离地形成。第二场极板FP2与源极电极SE以同样的方式沿着x轴方向相互分离地形成。在本实施方式中，第一场极板FP1包括第一边缘区段EG1。第二场极板FP2以同样的方式包括第二边缘区段EG2。第一边缘区段EG1是从俯视图看在x轴方向上面对漏极电极DE的边缘区段。第二边缘区段EG2是从俯视图看在x轴方向上面对源极电极SE的边缘区段。第一边缘区段EG1与漏极电极DE之间的间隙S1大于第二边缘区段EG2与源极电极SE之间的间隙S2。
在本实施方式中，第一侧表面LS1从俯视图看沿着x轴位于比开口OP的中央更接近漏极电极DE侧的位置。第二侧表面LS2也从俯视图看沿着x轴位于比开口OP的中央更接近源极电极SE侧的位置。此外，在本实施方式中，沿着第一侧壁SW1与第二侧壁SW2从俯视图看彼此面对的方向，栅极电极GE的宽度WG，比第一场极板FP1的一部分嵌入在第一侧表面LS1与第一侧壁SW1之间的区段的宽度WB1更宽。同时，沿着第一侧壁SW1与第二侧壁SW2从俯视图看彼此面对的方向，栅极电极GE的宽度WG，比第二场极板FP2的一部分嵌入在第二侧表面LS2与第二侧壁SW2之间的区段的宽度WB2更宽。
第一侧壁SW1与第一边缘区段EG1之间的宽度WF1(第一场极板FP1的宽度)比第二侧壁SW2与第二边缘区段EG2之间的宽度WF2(第二场极板FP2的宽度)更宽。另外，沿着x轴方向，开口OP比漏极电极DE更接近于源极电极SE侧。在这种情况下，在栅极电极GE与漏极电极DE之间可以设定大的距离。其结果是，在栅极电极GE与漏极电极DE之间可以设定大的耐压。
接着参考图3描述半导体器件SD1上的电极的布局。在图3中，四个晶体管单元沿着x轴并联布置。这些晶体管单元的数目不限于四个，可以是一个或者两个或者更多个(除了四个以外)。
在本实施方式中，第一场极板FP1和第二场极板FP2电耦合至电极焊盘EP。换言之，第一场极板FP1和第二场极板FP2电耦合至相同的电极焊盘。漏极焊盘DP和源极焊盘SP从俯视图看经由栅极电极GE、第一场极板FP1和第二场极板FP2而彼此面对。栅极焊盘GP定位为接近源极焊盘SP一侧、沿着x轴。电极焊盘EP定位为接近栅极焊盘GP一侧、沿着y轴。更具体而言，电极焊盘EP定位在漏极焊盘DP与源极焊盘SP之间、沿着y轴。栅极焊盘GP也可以定位为接近漏极焊盘DP一侧、而不是源极焊盘SP一侧。
在本实施方式中，漏极电极DE从俯视图看从漏极焊盘DP一侧朝向源极焊盘SP侧延伸。源极电极SE以同样的方式从俯视图看从源极焊盘SP侧朝向漏极焊盘DP侧延伸。栅极电极GE从俯视图看定位在漏极电极DE与源极电极SE之间。另外，在本实施方式中，如图3所示，从俯视图看，形成了在漏极电极DE与栅极电极GE之间以及在源极电极SE与栅极电极GE之间迂回的曲折图案。如图3所示，曲折图案在漏极电极DE与栅极电极GE之间形成第一场极板FP1。曲折图案以同样的方式也在源极电极SE与栅极电极GE之间形成第二场极板FP2。
第一场极板FP1和第二场极板FP2也可以耦合至相互不同的电极焊盘。在这种情况下，电耦合至第一场极板FP1的电极焊盘以及电耦合至第二场极板FP2的电极焊盘安装在与漏极焊盘DP、源极焊盘SP和栅极焊盘GP不同的位置。同时，电耦合至第一场极板FP1的电极焊盘和电耦合至第二场极板FP2的电极焊盘安装在相互不同的位置。
接着参考图4至图11描述用于制造半导体器件SD1的方法。图4至图11是示出用于制造半导体器件SD1的方法的截面图。
首先制备衬底SUB。在衬底SUB的表面之上形成III族氮化物半导体层(例如氮化镓(GaN))。接着，通过外延生长(例如MOVPE：金属有机气相外延)在衬底SUB的表面之上形成(例如氮化镓(GaN))的III族氮化物半导体层。以这样的方式在衬底SUB的表面与半导体层SL之间形成异质结。该异质结在衬底SUB的表面发出2DEG。接着在半导体层SL的表面之上形成绝缘体(例如氮化硅(SiN))的覆盖层CL。
接着如图5所示形成开口OP。例如通过干法刻蚀形成开口OP。开口OP贯通覆盖层CL，并且开口OP的底部到达半导体层SL的至少内部区段。在本实施方式中，开口OP除了贯通覆盖层CL还贯通半导体层SL，并且开口OP的底部到达衬底SUB的内部区段。
接着，如图6所示淀积栅极绝缘膜GI(例如氧化铝(Al2O3))。如图6所示各向同性地淀积栅极绝缘膜GI。沿着覆盖层CL的表面和开口OP的轮廓形成栅极绝缘膜GI。
接着，在栅极绝缘膜GI之上淀积导电膜CF1(图7)。由金属材料(例如氮化钛(TiN))形成导电膜CF1。例如利用溅射来淀积导电膜CF1。
接着如图8所示形成抗蚀膜RF2。接着，利用抗蚀膜RF2作为掩膜刻蚀导电膜CF1、半导体层SL和覆盖层CL。更具体而言，从俯视图看伴随着在第一侧壁SW1与第二侧壁SW2之间形成凹槽TRC1和凹槽TRC2，从俯视图看在开口OP的外侧将导电膜CF1、半导体层SL和覆盖层CL图案化。其结果是，如图9所示形成栅极电极GE、第一场极板FP1和第二场极板FP2。在本实施方式中通过相同工序执行用于形成凹槽TRC1和凹槽TRC2的刻蚀，以及用于将在开口OP的外侧的导电膜CF1、栅极绝缘膜GI和覆盖层CL图案化的刻蚀。
凹槽TRC1和凹槽TRC2的宽度可以是，稍后描述的绝缘膜DF被嵌入在凹槽TRC1的至少一部分或者凹槽TRC2的至少一部分中的任意值。凹槽TRC1和凹槽TRC2穿透导电膜CF1。凹槽TRC1的底部和凹槽TRC2的底部至少到达栅极绝缘膜GI的表面。凹槽TRC1的底部和凹槽TRC2的底部也可以到达栅极绝缘膜GI的内部区段，而非停止于绝缘膜GI的表面。
接着除去抗蚀膜RF2。如图10所示淀积绝缘膜DF(例如二氧化硅(SiO2))。以这样的方式将绝缘膜DF嵌入到凹槽TRC1和凹槽TRC2中。绝缘膜DF被嵌入到凹槽TRC1中的区段以及绝缘膜DF被嵌入到凹槽TRC2中的区段以这样的方式在随后的工序中分别形成第一绝缘构件DM1和第二绝缘构件DM2。
接着，除去除了嵌入到凹槽TRC1和凹槽TRC2中的部分以外的绝缘膜DF(图11)。如图11所示以这样的方式分别形成第一绝缘构件DM1和第二绝缘构件DM2。
接着形成漏极电极DE和源极电极SE。以这样的方式完成半导体器件SD1的制造。
在本实施方式中，从俯视图看从开口OP向漏极电极DE一侧形成导电膜CF1。在导电膜CF1中，从俯视图看在第一侧壁SW1与第二侧壁SW2的内侧形成凹槽TRC1。将第一绝缘构件DM1嵌入在凹槽TRC1的至少一部分中。从俯视图看，如图1所示的导电膜CF1相对于第一绝缘构件DM1在源极电极SE一侧形成栅极电极GE。从俯视图看，同时导电膜CF1相对于第一绝缘构件DM1在漏极电极DE一侧形成第一场极板FP1。
在本实施方式中，以同样的方式从俯视图看从开口OP向源极电极SE一侧形成导电膜CF1。在导电膜CF1中，从俯视图看在第一侧壁SW1与第二侧壁SW2的内侧形成凹槽TRC2。将第二绝缘构件DM2嵌入在凹槽TRC2的至少一部分中。导电膜CF1如图1所示从俯视图看相对于第二绝缘构件DM2在漏极电极DE一侧形成栅极电极GE。同时，导电膜CF2从俯视图看相对于第二绝缘构件DM2在源极电极SE一侧形成第二场极板FP2。
在本实施方式中，不要求第一绝缘构件DM1嵌入到整个凹槽TRC1中。第一绝缘构件DM1可以如图12所示进行构造。图12是示出图1的一个变形例的图。在图12中，将第一绝缘构件DM1嵌入在凹槽TRC1的一部分中。换言之，将第一绝缘构件DM1嵌入在凹槽TRC1中，以便在凹槽TRC1的内部区段形成间隙。即使不将第一绝缘构件DM1嵌入到整个凹槽TRC1中，凹槽TRC1的内部区段的间隙也将栅极电极GE与第一场极板FP1电绝缘。因此，不需要将第一绝缘构件DM1嵌入到整个凹槽TRC1中。以同样的方式不需要将第二绝缘构件DM2嵌入到整个凹槽TRC2中。也可以嵌入第二绝缘膜构件DM2，以致与第一绝缘构件DM1同样地在凹槽TRC2的内部区段形成间隙。即使对于图12所示的半导体器件SD1，也能够获得与图1所示的半导体器件SD1相同的效果。
在本实施方式中，不需要利用第一绝缘构件DM1和第二绝缘构件DM2两者。如图13所示，不需要利用第二绝缘构件DM2。图13示出图1中的结构的一个变形例。
在图13中，在栅极电极GE和第二场极板FP2之间没有安装第二绝缘构件DM2。因此向栅极电极GE和第二场极板FP2施加相同电压(G1)。此外，在这种情况下，可以向栅极电极GE(第二场极板FP2)和第一场极板FP1施加不同的电压。其结果是，可以向栅极电极GE(第二场极板FP2)和第一场极板FP1施加电压，以便在抑制栅极电极GE的栅极电容的同时，缓和栅极-漏极之间的电场。此外，可以向第一场极板FP1施加电压，以便抑制开口OP的第一侧壁SW1的附近区域中的导通电阻。
在本实施方式中，仅形成第二绝缘构件DM2便足够，而不需要形成第一绝缘构件DM1。即使在这种情况下，也能够向栅极电极GE(第一场极板FP1)和第二场极板FP2施加不同的电压，以便在抑制栅极电极GE的栅极电容的同时，缓和栅极-源极之间的电场。此外，可以向第二场极板FP2施加电压，以便抑制开口OP的第二侧壁SW2的附近区域中的导通电阻。
在本实施方式中，不需要将第一绝缘构件DM1如俯视图所示定位在第一侧壁SW1与第二侧壁SW2的内侧。可以如图14所示形成第一绝缘构件DM1。图14是示出图1中的结构的一个变形例的图。
在图14中，将第一绝缘构件DM1从俯视图看定位在第一侧壁SW1和第二侧壁SW2的外侧。图14所示的半导体器件SD1的第一侧壁SW1和第二侧壁SW2分别与图2所示的第一侧壁SW1和第二侧壁SW2相同。即使在这种情况下，也可以向栅极电极GE、第一场极板FP1和第二场极板FP2施加不同的电压。其结果是，可以向栅极电极GE、第一场极板FP1和第二场极板FP2施加电压，以便在抑制栅极GE的栅极电容的同时，缓和栅极-漏极之间和栅极-源极之间的电场。
另外，在本实施方式中，可以与第一绝缘构件DM1同样地，将第二绝缘构件DM2从俯视图看定位在第一侧壁SW1和第二侧壁SW2的外侧。在另一个示例中，可以在将第二绝缘构件DM2从俯视图看定位在第一侧壁SW1和第二侧壁SW2的外侧的同时，将第一绝缘构件DM1从俯视图看定位在第一侧壁SW1与第二侧壁SW2的内侧。在这些情况中的任意一种情况下，可以向栅极电极GE、第一场极板FP1和第二场极板FP2施加不同的电压，以便在抑制栅极GE的栅极电容的同时，缓和栅极-漏极之间和栅极-源极之间的电场。
第二实施方式
图15是示出第二实施方式的半导体器件SD2的截面图。图15对应于第一实施方式中所示的图1。半导体器件SD2除了以下方面以外，具有与半导体器件SD1相同的结构。在半导体器件SD2中，绝缘膜DF从开口OP的内侧到开口OP的外侧形成。同时，绝缘膜DF从俯视图看沿着开口OP的内侧的栅极电极GE和开口OP的轮廓形成。另外，导电膜CF2从俯视图看从开口OP的内侧到开口OP的外侧形成。同时，导电膜CF2覆盖栅极电极GE和绝缘膜DF。第一绝缘构件DM1沿着第一侧表面LS1由绝缘膜DF组成。绝缘膜DF以同样的方式沿着第二侧表面LS2形成第二绝缘构件DM2。导电膜CF2从俯视图看从开口OP到漏极电极DE形成第一场极板FP1。导电膜CF2以同样的方式从俯视图看从开口OP到源极电极SE形成第二场极板FP2。图15所示的半导体器件SD2的第一侧表面LS1和第二侧表面LS2分别与图2所示的第一侧表面LS1和第二侧表面LS2相同。
在本实施方式中，绝缘膜DF将栅极电极GE与导电膜CF2电绝缘。因此，可以向栅极电极GE和导电膜CF2施加不同的电压。其结果是，可以向栅极电极GE和导电膜CF2施加电压，以便在抑制栅极电极GE的栅极电容的同时，缓和栅极-漏极之间和栅极-源极之间的电场。此外，可以向导电膜CF2施加电压，以便抑制开口OP的第一侧壁SW1和第二侧壁SW2的附近区域中的导通电阻。图15所示的半导体器件SD2的第一侧壁SW1和第二侧壁SW2分别与图2所示的第一侧壁SW1和第二侧壁SW2相同。
形成绝缘膜DF，以致在第一侧表面LS1与第一侧壁SW1之间形成凹槽。由此，导电膜CF2能够嵌入到该凹槽中。以同样的方式形成绝缘膜DF，以致在第二侧表面LS2与第二侧壁SW2之间形成凹槽。由此，导电膜CF2能够嵌入到该凹槽中。
接着，参考图16至图21描述用于制造半导体器件SD2的方法。图16至图21中的图是示出用于制造半导体器件SD2的方法的截面图。
与第一实施方式同样地实现图4至图7所示的工序。接着，如图16所示形成抗蚀膜RF4。接着，利用抗蚀膜RF4作为掩膜来刻蚀导电膜CF1。在开口OP的内部区段以这样的方式形成栅极电极GE。
接着除去抗蚀膜RF4。接着如图17所示形成抗蚀膜RF6。接着利用抗蚀膜RF6作为掩膜如图18所示将栅极绝缘膜GI和覆盖层CL图案化。
接着如图19所示淀积绝缘膜DF(例如二氧化硅(SiO2))。如图19所示各向同性地淀积绝缘膜DF。由此，能够沿着栅极电极GE和开口OP的轮廓形成绝缘膜DF。
接着，在绝缘膜DF之上形成导电膜CF2(例如氮化钛(TiN))(图20)。例如利用溅射来形成导电膜CF2。接着如图21所示将导电膜CF2和绝缘膜DF图案化。以这样的方式形成第一场极板FP1和第二场极板FP2。接着形成漏极电极DE和源极电极SE。以这样的方式制造半导体器件SD2。
在本实施方式中，可以向栅极电极GE和导电膜CF2施加不同的电压。其结果是，可以向栅极电极GE和导电膜CF2施加电压，以便在抑制栅极电极GE的栅极电容的同时，缓和栅极-漏极之间和栅极-源极之间的电场。此外，可以向导电膜CF2施加电压，以便抑制在开口OP的第一侧壁SW1的附近区域以及第二侧壁SW2的附近区域中的导通电阻。
第三实施方式
图22至图24是示出包含半导体器件SD1的电子器件的EA电路图。除了半导体器件SD1以外，电子器件EA还包含MOSFET(金属氧化物半导体场效应晶体管)。在图22至图24中，G1、G2和G3分别对应于栅极电极GE、第一场极板FP1和第二场极板FP2。
在图22中，电子器件EA包括电耦合至电源(Vdd1)的电源线。第一场极板FP1和第二场极板FP2电耦合至电源线。MOSFET的漏极或者源极中的任意一个电耦合至电源线。另外，栅极电极GE电耦合至MOSFET的漏极或者源极中的另一个。在电子器件EA中，第一场极板FP1的电压电位以及第二场极板FP2的电压电位以这样的方式被箝位在Vdd1。
图23中的电子器件EA包含电耦合至第一电源(Vdd1)的第一电源线以及电耦合至第二电源(Vdd2)的第二电源线。MOSFET的漏极或者源极中的任意一个电耦合至第一电源线。第一场极板FP1和第二场极板FP2电耦合至第二电源线。另外，栅极电极GE电耦合至MOSFET的漏极或者源极中的另一个。在电子器件EA中，第一场极板FP1的电压电位以及第二场极板FP2的电压电位以这样的方式被箝位在Vdd2。
图24中的电子器件EA包含电耦合至第一电源(Vdd1)的第一电源线、电耦合至第二电源(Vdd2)的第二电源线、以及电耦合至第一电源(Vdd3)的第三电源线。MOSFET的漏极或者源极中的任意一个电耦合至第一电源线。第一场极板FP1电耦合至第二电源线。第二场极板FP2电耦合至第三电源线。栅极电极GE电耦合至MOSFET的漏极或者源极中的另一个。在电子器件EA中，第一场极板FP1的电压电位以及第二场极板FP2的电压电位以这样的方式分别被箝位在Vdd2和Vdd3。
在电子器件EA中可以利用半导体器件SD2来替代半导体器件SD1。在图22和图23中的电子器件EA中，第一场极板FP1和第二场极板FP2为相同的电压电位。因此，在图22和图23中的电子器件EA中也可以利用半导体器件SD2。
在电子器件EA中可以利用双极性晶体管来替代MOSFET。在这种情况下，双极性晶体管的基极、集电极和发出极分别对应于MOSFET的栅极、漏极和源极。
基于上述的实施方式对本发明人作出的发明做出了具体的描述。然而，本发明不被实施方式限制，并且在不偏离本发明的实质和范围下能够进行各种改变。

Claims (20)

1.一种半导体器件，包括：
第一III族氮化物半导体层；
第二III族氮化物半导体层，形成在所述第一III族氮化物半导体层之上；
绝缘层，包括第一表面、以及经由所述第一表面而面对所述第二III族氮化物半导体层的第二表面，并且所述第二表面包含开口，所述开口的底部至少到达所述第二III族氮化物半导体层的内部；
漏极电极和源极电极，电耦合至所述第二III族氮化物半导体层，并且从俯视图看经由所述开口而彼此相互面对；
栅极电极，所述栅极电极的至少一部分沿着所述开口的深度方向经由所述开口的底部而面对所述第一III族氮化物半导体层；以及
第一场极板，所述第一场极板的至少一部分从俯视图看经由在所述开口与所述漏极电极之间的所述绝缘层而面对所述第二III族氮化物半导体层，
其中所述开口包括定位在所述漏极电极一侧的第一侧壁、以及定位在所述源极电极一侧的第二侧壁，
其中所述栅极电极包括从俯视图看面对所述漏极电极的第一侧表面，所述第一侧表面从俯视图看定位在所述第一侧壁与所述第二侧壁的内侧，
其中所述第一场极板的一部分嵌入在所述第一侧表面与所述第一侧壁之间，以及
其中所述栅极电极和所述第一场极板的至少一部分通过从俯视图看定位在所述第一侧壁与所述第二侧壁的内侧的第一绝缘构件而电绝缘。
2.根据权利要求1所述的半导体器件，进一步包括：
第二场极板，所述第二场极板的至少一部分从俯视图看经由在所述开口与所述源极电极之间的所述绝缘层而面对所述第二III族氮化物半导体层，
其中所述栅极电极包括从俯视图看面对所述源极电极的第二侧表面，并且所述第二侧表面从俯视图看定位在所述第一侧壁与所述第二侧壁的内侧，
其中所述第二场极板的一部分嵌入在所述第二侧表面与所述第二侧壁之间，以及
其中所述栅极电极与所述第二场极板的至少一部分通过从俯视图看定位在所述第一侧壁与所述第二侧壁的内侧的第二绝缘构件而电绝缘。
3.根据权利要求1所述的半导体器件，
其中所述第一场极板和所述漏极电极从俯视图看在面对所述漏极电极和所述源极电极的方向上彼此分离地形成。
4.根据权利要求2所述的半导体器件，
其中所述第一场极板和所述漏极电极从俯视图看在面对所述漏极电极和所述源极电极的方向上彼此分离地形成，
其中所述第二场极板和所述源极电极从俯视图看在面对所述漏极电极和所述源极电极的方向上彼此分离地形成。
5.根据权利要求4所述的半导体器件，
其中所述第一场极板包括从俯视图看在面对所述漏极电极和所述源极电极的方向上、面对所述漏极电极的第一边缘区段，
其中所述第二场极板包括从俯视图看在面对所述漏极电极和所述源极电极的方向上、面对所述源极电极的第二边缘区段，以及
其中所述第一边缘区段与所述漏极电极之间的间隙在面对所述漏极电极和所述源极电极的方向上，比所述第二边缘区段与所述源极电极之间的间隙更大。
6.根据权利要求1所述的半导体器件，
其中所述第一侧表面从俯视图看在面对所述第一侧壁和所述第二侧壁的方向上，比所述开口的中央更接近于所述漏极电极。
7.根据权利要求2所述的半导体器件，
其中所述栅极电极的宽度从俯视图看在面对所述第一侧壁和所述第二侧壁的方向上，比将所述第一场极板的所述一部分嵌入在所述第一侧表面与所述第一侧壁之间所形成的区段的宽度、以及将所述第二场极板的所述一部分嵌入在所述第二侧表面与所述第二侧壁之间所形成的区段的宽度中的每一个宽度都更宽。
8.根据权利要求1所述的半导体器件，
其中导电膜从所述开口向所述漏极电极一侧形成，凹槽从俯视图看形成在所述第一侧壁与所述第二侧壁的内侧，并且第一绝缘材料嵌入在所述凹槽的至少一部分中；
其中所述导电膜从俯视图看相对于所述第一绝缘构件在所述源极电极一侧形成栅极电极，并且从俯视图看还相对于所述第一绝缘构件在所述漏极电极一侧形成所述第一场极板。
9.根据权利要求2所述的半导体器件，
其中绝缘膜从俯视图看从所述开口的内侧到所述开口的外侧形成，并且所述绝缘膜从俯视图看沿着所述栅极电极和所述开口的轮廓形成在所述开口的内侧，
其中伴随着从俯视图看从所述开口的内侧到所述开口的外侧形成导电膜，所述导电膜还覆盖所述栅极电极和所述绝缘膜，
其中伴随着沿着所述第一侧表面形成所述第一绝缘构件，所述绝缘膜沿着所述第二侧表面形成所述第二绝缘构件，以及
其中所述导电膜从俯视图看从所述开口向所述漏极电极形成所述第一场极板，并且从俯视图看还从所述开口向所述源极电极形成所述第二场极板。
10.根据权利要求4所述的半导体器件，
其中所述第一场极板包括从俯视图看在面对所述漏极电极和所述源极电极的方向上、面对所述漏极电极的第一边缘区段，
其中所述第二场极板包括从俯视图看在面对所述漏极电极和所述源极电极的方向上、面对所述源极电极的第二边缘区段，
其中所述第一侧壁与所述第一边缘区段之间的宽度在面对所述漏极电极和所述源极电极的方向上，比所述第二侧壁与所述第二边缘区段之间的宽度更宽，以及
其中所述开口在面对所述漏极电极和所述源极电极的方向上，更接近于所述源极电极侧而不是所述漏极电极。
11.一种半导体器件，包括：
第一III族氮化物半导体层；
第二III族氮化物半导体层，形成在所述第一III族氮化物半导体层之上；
绝缘层，包括第一表面、以及经由所述第一表面而面对所述第二III族氮化物半导体层的第二表面，并且所述第二表面包含开口，所述开口的底部至少到达所述第二III族氮化物半导体层的内部；
漏极电极和源极电极，电耦合至所述第二III族氮化物半导体层，并且从俯视图看经由所述开口而彼此面对；
栅极电极，所述栅极电极的至少一部分沿着所述开口的深度方向经由所述开口的底部而面对所述第一III族氮化物半导体层；
第一场极板，所述第一场极板的至少一部分从俯视图看经由在所述开口与所述漏极电极之间的所述绝缘层而面对所述第二III族氮化物半导体层；以及
漏极焊盘、源极焊盘、栅极焊盘和第一电极焊盘，分别电耦合至所述漏极电极、所述源极电极、所述栅极电极和所述第一场极板，
其中所述栅极电极与所述第一场极板经由所述第一绝缘构件而被电绝缘，以及
其中所述第一电极焊盘形成在与所述漏极焊盘、所述源极焊盘和所述栅极焊盘不同的位置。
12.根据权利要求11所述的半导体器件，进一步包括：
第二场极板，所述第二场极板的至少一部分从俯视图看经由在所述开口与所述源极电极之间的所述绝缘层而面对所述第二III族氮化物半导体层；以及
第二电极焊盘，电耦合至所述第二场极板，
其中所述栅极电极与所述第二场极板经由所述第二绝缘构件而被电绝缘，以及
其中所述第二电极焊盘形成在与所述漏极焊盘、所述源极焊盘和所述栅极焊盘不同的位置。
13.根据权利要求12所述的半导体器件，
其中所述第一电极焊盘和所述第二电极焊盘是相同的电极焊盘。
14.根据权利要求12所述的半导体器件，
其中所述第一电极焊盘和所述第二电极焊盘是不同的电极焊盘。
15.根据权利要求12所述的半导体器件，进一步包括：
电源线；以及
MOSFET(金属氧化物半导体场效应晶体管)，
其中伴随着将所述第一场极板和所述第二场极板电耦合至所述电源线，所述MOSFET的漏极或源极中的任意一个电耦合至所述电源线，以及
其中所述栅极电极电耦合至所述MOSFET的漏极或源极的另一个。
16.根据权利要求12所述的半导体器件，进一步包括：
第一电源线；
第二电源线；以及
MOSFET，
其中所述MOSFET的漏极或源极中的任意一个电耦合至所述第一电源线，
其中所述第一场极板和所述第二场极板电耦合至所述第二电源线，以及
其中所述栅极电极电耦合至所述MOSFET的漏极或源极中的另一个。
17.根据权利要求12所述的半导体器件，进一步包括：
第一电源线；
第二电源线；
第三电源线；以及
MOSFET，
其中所述MOSFET的漏极或源极中的任意一个电耦合至所述第一电源线，
其中所述第一场极板电耦合至所述第二电源线，
其中所述第二场极板电耦合至所述第三电源线，以及
其中所述栅极电极电耦合至所述MOSFET的漏极或源极中的另一个。
18.根据权利要求13所述的半导体器件，
其中所述漏极焊盘和所述源极焊盘从俯视图看经由所述栅极焊盘、所述第一场极板和所述第二场极板而彼此面对，
其中所述栅极焊盘在面对所述漏极电极和所述源极电极的方向上、定位为靠近所述漏极焊盘一侧或者所述源极焊盘一侧中的任意一侧，以及
其中所述电极焊盘在面对所述漏极电极和所述源极电极的方向上、定位为靠近所述栅极焊盘一侧。
19.根据权利要求18所述的半导体器件，
其中所述电极焊盘在面对所述漏极电极和所述源极电极的方向上、定位在所述漏极焊盘与所述源极焊盘之间。
20.根据权利要求18所述的半导体器件，
其中所述漏极电极从俯视图看从所述漏极焊盘一侧向所述源极焊盘一侧延伸，
其中所述源极电极从俯视图看从所述源极焊盘一侧向所述漏极焊盘一侧延伸，
其中所述栅极电极从俯视图看定位在所述漏极电极与所述源极电极之间，以及
其中曲折图案形成为在所述漏极电极与所述栅极电极之间以及在所述源极电极与所述栅极电极之间迂回；并且所述曲折图案在所述漏极电极与所述栅极电极之间形成所述第一场极板，并且在所述源极电极与所述栅极电极之间还形成所述第二场极板。
CN201410440432.4A 2013-09-02 2014-09-01 半导体器件 Pending CN104425587A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013181298A JP2015050335A (ja) 2013-09-02 2013-09-02 半導体装置
JP2013-181298 2013-09-02

Publications (1)

Publication Number Publication Date
CN104425587A true CN104425587A (zh) 2015-03-18

Family

ID=52581960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410440432.4A Pending CN104425587A (zh) 2013-09-02 2014-09-01 半导体器件

Country Status (3)

Country Link
US (1) US20150060948A1 (zh)
JP (1) JP2015050335A (zh)
CN (1) CN104425587A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102135163B1 (ko) * 2014-06-26 2020-07-20 한국전자통신연구원 반도체 소자 및 그 제작 방법
EP3151283A1 (en) * 2015-09-29 2017-04-05 Nexperia B.V. Vertical dmos bjt semiconductor device
JP7348760B2 (ja) 2019-06-28 2023-09-21 株式会社東芝 半導体装置
JP6872055B2 (ja) * 2020-04-07 2021-05-19 ローム株式会社 半導体装置
JP7387567B2 (ja) * 2020-09-24 2023-11-28 株式会社東芝 半導体装置
US20230124686A1 (en) * 2021-10-14 2023-04-20 Nxp Usa, Inc. Semiconductor device with current-carrying electrodes and a conductive element and method of fabrication therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP2010034282A (ja) * 2008-07-29 2010-02-12 Nec Electronics Corp 電界効果型トランジスタ

Also Published As

Publication number Publication date
US20150060948A1 (en) 2015-03-05
JP2015050335A (ja) 2015-03-16

Similar Documents

Publication Publication Date Title
CN104425587A (zh) 半导体器件
US7906821B2 (en) Semiconductor device
US7109562B2 (en) High voltage laterally double-diffused metal oxide semiconductor
US11588040B2 (en) LDMOS device and method for forming the same
US20110221011A1 (en) Semiconductor component and method for producing the same
KR102193086B1 (ko) 감소된 출력 커패시턴스를 갖는 GaN 장치 및 그 제조 공정
EP2741324B1 (en) III nitride transistor with source connected heat-spreading plate and method of making the same
JP2022191421A (ja) 半導体装置
US11133399B2 (en) Semiconductor device
TWI643338B (zh) 半導體裝置
CN108463889B (zh) 场效应管及其制造方法
CN102194831A (zh) 氧化物薄膜晶体管基板
US7741683B2 (en) Semiconductor device
US12062716B2 (en) Semiconductor device including source pad region and drain pad region configured to improve current uniformity and reduce resistance
CN103681858A (zh) 半导体装置
KR20010072572A (ko) 반도체 디바이스
US7560774B1 (en) IC chip
CN107403838B (zh) 功率金氧半导体场效晶体管
JP7161915B2 (ja) 半導体装置
US11848376B1 (en) High electron mobility transistor
CN106298923B (zh) 高压金属氧化物半导体晶体管元件以及其制造方法
KR102193085B1 (ko) 갈륨 나이트라이드 소자 및 집적회로 내에 자기-정렬된 격리를 제작하는 방법
US20090294893A1 (en) Isolation trench intersection structure with reduced gap width
CN110867443A (zh) 半导体功率器件
TWI730291B (zh) 靜電放電(esd)保護元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318