CN104425545A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN104425545A CN104425545A CN201310409759.0A CN201310409759A CN104425545A CN 104425545 A CN104425545 A CN 104425545A CN 201310409759 A CN201310409759 A CN 201310409759A CN 104425545 A CN104425545 A CN 104425545A
- Authority
- CN
- China
- Prior art keywords
- electrode
- thin
- insulating barrier
- grid electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
一种显示装置,包括一基板、多个第一薄膜晶体管、多个连接该等第一薄膜晶体管的扫描线与数据线、及多个用以控制检测用显示信号的供应的第二薄膜晶体管,各个第二薄膜晶体管包含:一第一栅极电极,形成于该基板上;一第一绝缘层,形成于该第一栅极电极上;一主动单元,形成于该第一绝缘层上,且该主动单元包含一源极电极、一主动层、及一漏极电极;其中,该源极电极连接该等数据线的其中一条,且该主动层包含一氧化物半导体材料;一第二绝缘层,形成于该主动单元上;以及一第二栅极电极,形成于该第二绝缘层上;其中该等第一薄膜晶体管、扫描线及数据线设置于该基板的一显示区域内,且第二薄膜晶体管设置于该基板上该显示区域以外的一第一区域内。
Description
技术领域
本发明涉及一种显示面板及包含该显示面板的显示装置。
背景技术
液晶显示器的面板(Panel)通常具有二个上下迭合的玻璃基板:薄膜晶体管(Thin-film transistor,简称TFT)基板与彩色滤光(Color filter,简称CF)基板。目前液晶显示器的工艺进行到将薄膜晶体管基板与彩色滤光基板组装成显示面板或液晶显示单元(LCD cell)时,会利用点灯治具来提供检测信号,其经由所谓的快速检测(Quick inspection)用薄膜晶体管,来点亮该显示面板的所有像素,藉以快速地初步判定该显示面板的基本性能。该等快速检测用薄膜晶体管设置于薄膜晶体管基板上作为影像显示的显示区(Active area)以外的基板周边区内,用以控制检测用的显示信号是否供应给该显示区内的像素,以使点灯治具可点亮该显示面板。倘若该显示面板通过上述的快速检测,则将进一步制作成显示器模块;此时,该等快速检测用薄膜晶体管的栅极必须连接一负值的直流电压源,而以负电压强迫该等快速检测用薄膜晶体管被失能(Disabled)或是处于关掉(Off)的状态。
然而,薄膜晶体管的制造过程中难免会有不同程度的变异,或是薄膜晶体管经过长时间操作后,可能会发生晶体管门槛电压(Threshold voltage,简称Vth)负向偏移过多的可靠性(Reliability)问题,使得其预先设定的负值栅极电压不足以关掉该等快速检测用薄膜晶体管,使其可能仍处于导通状态,而造成数据线之间或扫描线之间的电性相通,致使该显示器模块的影像画面显示发生异常。
发明内容
本发明的目的在于发展一种新的显示面板技术,以对治及改善上述快速检测用薄膜晶体管可靠性不佳所引起的问题。
为达成此目的,根据本发明的一方面,一实施例提供一种显示装置,其包括一基板、多个第一薄膜晶体管、多个连接该等第一薄膜晶体管的扫描线与数据线、及多个用以控制检测用显示信号的供应的第二薄膜晶体管,各个第二薄膜晶体管包含:一第一栅极电极,形成于该基板上;一第一绝缘层,形成于该第一栅极电极上;一主动单元,形成于该第一绝缘层上,且该主动单元包含一源极电极、一主动层、及一漏极电极;其中,该源极电极电性连接该等数据线的其中一条,且该主动层包含一氧化物半导体材料;一第二绝缘层,形成于该主动单元上;以及一第二栅极电极,形成于该第二绝缘层上;其中,该等第一薄膜晶体管、该等扫描线及该等数据线设置于该基板上用以显示影像的一显示区内,且该等第二薄膜晶体管设置于该基板上该显示区以外的一第一区域内。
为达成此目的,根据本发明的另一方面,另一实施例提供一种显示装置,其包括一基板、多个第一薄膜晶体管、多个连接该等第一薄膜晶体管的扫描线与数据线、及多个用以控制检测用显示信号的供应的第二薄膜晶体管,各个第二薄膜晶体管包含:一第一栅极电极,形成于该基板上;一第一绝缘层,形成于该第一栅极电极上;一主动单元,形成于该第一绝缘层上,且该主动单元包含一源极电极、一主动层、及一漏极电极;其中,该源极电极电性连接该等数据线及该等扫描线的其中一条,且该主动层包含一氧化物半导体材料;一第二绝缘层,形成于该主动单元上;以及一第二栅极电极,形成于该第二绝缘层上;其中,该等第一薄膜晶体管、该等扫描线及该等数据线设置于该基板上用以显示影像的一显示区内,该等连接该等数据线的第二薄膜晶体管设置于该基板上的一第一区域内,该等连接该等扫描线的第二薄膜晶体管设置于该基板上的一第二区域内,且该显示区、该第一区域、与该第二区域彼此不重迭。
在一实施例中,该第二栅极电极电性连接该第一栅极电极。
在一实施例中,该第二栅极电极电性连接一检测用栅极电极。
在一实施例中,部分的该等第二薄膜晶体管的该第一栅极电极彼此电性连接。
在一实施例中,部分的该等第二薄膜晶体管的该漏极电极彼此电性连接。
在一实施例中,该源极电极与该漏极电极可形成于该主动层上,且一间隔区域形成于该源极电极与该漏极电极之间,以隔开该源极电极与该漏极电极;且该间隔区域可包含一第一部分及一形成于该第一部分上的第二部分,该第一部分的宽度大于该第二部分的宽度,且一第三绝缘层填满该第一部分,该第二绝缘层填满该第二部分。
在一实施例中,一间隔区域可形成于该源极电极与该漏极电极之间,以隔开该源极电极与该漏极电极,且该主动层形成于该源极电极与该漏极电极上,并填满该间隔区域。
在一实施例中,一第三绝缘层可形成于该主动层上,并具有彼此隔开的一第一开口及一第二开口,且该源极电极与该漏极电极分别填满该第一开口与该第二开口。
在一实施例中,该氧化物半导体材料可选自氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟镓(IGO)、氧化锌(ZnO)、及氧化锡(SnO)的其中之一。
与现有技术相比,本发明提出的显示装置可明显克服薄膜晶体管的门槛电压Vth发生负偏的可靠性问题。
附图说明
图1为本发明实施例的显示装置的平面示意图。
图2为本发明第一实施例的该第二薄膜晶体管的剖面示意图。
图3A为只具有单一栅极电极的薄膜晶体管B的Vg-Id特性量测结果。
图3B为本实施例具有双栅极电极的薄膜晶体管A的Vg-Id特性量测结果。
图4为本发明第二实施例的该第二薄膜晶体管的剖面示意图。
图5为本发明第三实施例的该第二薄膜晶体管的剖面示意图。
图6为本发明第四实施例的该第二薄膜晶体管的剖面示意图。
图7为本发明实施例的显示装置的平面示意图。
图8为本发明实施例的显示器的结构示意图,其包含一根据前述实施例的显示装置所制作的显示面板。
附图标记说明:10-显示器;20/100/200-显示装置;110-基板;120-像素电极;130-第一薄膜晶体管;140-扫描线;150-数据线;160-第二薄膜晶体管;161-第一栅极电极;162-第一绝缘层;163-主动单元;164-第二绝缘层;165-第二栅极电极;166-源极电极;167-主动层;168-漏极电极;169-第三绝缘层;170-显示区;180-第一区域;190-第二区域。
具体实施方式
为对本发明的特征、目的及功能有更进一步的认知与了解,兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中,将采用相同的元件编号以指定相同或类似的元件。
在各个实施例的说明中,当一元素被描述是在另一元素的「上方/上」或「下方/下」,是指直接地或间接地在该另一元素之上或之下的情况,其可能包含设置于其间的其他元素;所谓的「直接地」指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述是以图式为基准进行说明,但亦包含其他可能的方向转变。所谓的「第一」、「第二」、及「第三」用以描述不同的元素,这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确,图式中各元素的厚度或尺寸,是以夸张或省略或概略的方式表示,且各元素的尺寸并未完全为其实际的尺寸。
图1为本发明实施例的显示装置100的平面示意图,该显示装置100包含一基板110、多个具有像素电极120的像素、多个第一薄膜晶体管130、多个扫描线140、多个数据线150、以及多个第二薄膜晶体管160;其中,该等像素电极120、该等第一薄膜晶体管130、该等扫描线140及该等数据线150设置于该基板110上的显示区170内,用以使该显示装置100在特定位置的像素上显示适当的影像,而该等第二薄膜晶体管160设置于该基板110上该显示区170之外的一第一区域180内,用以控制检测用显示信号是否供应至该显示区170,作为在显示面板的「快速检测」程序中对该显示装置100性能的初步判定的用。在显示面板的工艺技术中,该等第一薄膜晶体管130可称为像素用途的薄膜晶体管(Pixel-use TFT),该等第二薄膜晶体管160可称为快速检测用途的薄膜晶体管(Inspection-use TFT)。
该基板110用以承载该等像素电极120、该等第一薄膜晶体管130、该等扫描线140、该等数据线150、及该等第二薄膜晶体管160。该基板110可以是软性或刚性的透明基板。在本实施例中,该基板110系为一玻璃基板。由于该基板110上制做有该等薄膜晶体管130及160,在显示面板的工艺技术中,该基板110可称为薄膜晶体管基板。
该显示装置100具有多个像素,其以矩阵的形式设置于该基板110上。对于彩色显示器而言,一个像素可包含红色子像素、绿色子像素、及蓝色子像素各一个。如图1所示,该等扫描线140为横向排列的信号线,用以传送一扫描驱动器(未图示)所输出对每条扫描线140依序进行扫描的扫描信号;该等数据线150为纵向排列的信号线,用以传送一资料驱动器(未图示)所输出的像素资料信号,该资料驱动器输出该像素资料相对应的电压、以驱动该等数据线150。每条扫描线140与每条数据线150的交叉处可定义一个所谓的像素。各个第一薄膜晶体管130的栅极连接一条扫描线140,其漏极连接一条数据线150,藉由扫描信号、资料信号、与该像素电极而决定该像素的开或关(On/Off)。
该等第二薄膜晶体管160设置于该基板110上该显示区170之外的一第一区域180内,用以控制检测用显示信号是否供应至该显示区170,作为快速检测(Quick inspection)用途的薄膜晶体管。其中,该等第二薄膜晶体管160的栅极电极彼此电性连接,且该等第二薄膜晶体管160的漏极电极亦彼此电性连接。对于该等第二薄膜晶体管160中的特定一者,其源极连接一条数据线150,而其漏极与栅极的连接状况则随着不同的制作程序而有所不同。当液晶显示器工艺进行到将薄膜晶体管基板与彩色滤光基板组装成显示面板时,会利用点灯治具来提供检测信号给该等第二薄膜晶体管160的漏极与栅极,点亮该显示面板的所有像素,藉以快速检测该显示面板的基本性能。例如,第二栅极电极系电性连接一检测用栅极电极,故一检测用栅极讯号(负值的直流电压VGG)可施加给该等第二薄膜晶体管160的栅极,一检测用资料讯号可施加给该等第二薄膜晶体管160的漏极。倘若该显示面板通过上述快速检测的标准,则将进一步制作成显示器模块;此时,该等快速检测用薄膜晶体管的栅极必须连接一负值的直流电压源,而以负电压强迫该等快速检测用薄膜晶体管被失能或是处于关掉(Off)的状态,以避免数据线之间的电性相通而造成影像画面显示异常。
由于薄膜晶体管的制造过程中难免会有不同程度的变异,或是薄膜晶体管经过长时间操作后,可能会发生晶体管门槛电压Vth负向偏移过多的的现象,也就是门槛电压Vth变得更小,则原本设定的负电压将不足以关掉该等第二薄膜晶体管160,而造成影像画面的显示异常。因此,本发明针对该第二薄膜晶体管160而提出以下四个实施例,藉以由元件结构来改善该等第二薄膜晶体管160的可靠性。
图2为本发明第一实施例的该第二薄膜晶体管160的剖面示意图。该第二薄膜晶体管160包含一第一栅极电极161、一第一绝缘层162、一主动单元163、一第二绝缘层164、及一第二栅极电极165。其中,该第一栅极电极161形成于该基板110上,以作为该第二薄膜晶体管160之下电极;该第一绝缘层162形成于该第一栅极电极161上;该主动单元163形成于该第一绝缘层162上;该第二绝缘层164形成于该主动单元163上;且该第二栅极电极165形成于该第二绝缘层164上,以作为该第二薄膜晶体管160之上电极,且该第二栅极电极165可电性连接该第一栅极电极161或电性连接一检测用栅极电极,以接受一用以使该第二薄膜晶体管160可被关掉的负值直流电压VGG,如图1所示。
藉由适当的干式或湿式蚀刻技术,该第一栅极电极161可被图案化,使其具有一宽度W1。该第一绝缘层162覆盖该第一栅极电极161,并具有一厚度T1,其约为0.2~0.5μm,但不以此为限制,端视实际需要而定。如图2所示,该主动单元163包含一源极电极166、一主动层167、及一漏极电极168。其中,该主动层167可形成于该第一绝缘层162上,并藉由适当的干式或湿式蚀刻技术来图案化该主动层167,使其具有一宽度W2。该主动层167可由带电载子移动性(mobility)较佳的氧化物半导体材料所组成,例如,氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟镓(IGO)、氧化锌(ZnO)、氧化锡(SnO)等,藉以形成所谓的「氧化物薄膜晶体管(Oxide TFT)」。在本实施例中,氧化铟镓锌(IGZO)被选用为该主动层167的组成材料。
该主动层167的中心轴线可与该第一栅极电极161的中心轴线彼此重迭,而使该主动层167与该第一栅极电极161皆左右对称于该中心轴线,且该第一栅极电极161的宽度W1可大于该主动层167的宽度W2;如此,有利于该第一栅极电极161的栅极电压的电场效应施加于该主动层167;但不以此为限制,其尺寸及位置端视实际需要而定。该源极电极166及该漏极电极168分别设置于该主动层167的两侧,并覆盖部分的该主动层167,以形成该第二薄膜晶体管160的源极与漏极。此外,藉由适当的干式或湿式蚀刻技术,一间隔区域可形成于该源极电极166与该漏极电极168之间,以隔开该源极电极166与该漏极电极168。该第二薄膜晶体管160的通道将可形成于该主动层167内紧邻该第一绝缘层162的区域。该第二绝缘层164可形成于该主动单元163上,并填满上述的间隔区域。
该第二栅极电极165形成于该第二绝缘层164上,且藉由适当的干式或湿式蚀刻技术,该第二栅极电极165可被图案化,使其具有一宽度W3。该第二栅极电极165的中心轴线可与该第一栅极电极161的中心轴线彼此重迭,而使该第一栅极电极161、该主动层167、与该第二栅极电极165皆左右对称于该中心轴线,且该第二栅极电极165的宽度W3可大于或等于该第一栅极电极161的宽度W1;但不以此为限制,其尺寸及位置端视实际需要而定。该第二栅极电极165电性连接该第一栅极电极161,以形成于上下重迭的双电极,且用以关掉该第二薄膜晶体管160的负值直流电压将可同时施加于该第一栅极电极161与该第二栅极电极165,有利于双栅极电极(该第一栅极电极161及该第二栅极电极165)的栅极电压的电场效应同时施加于该主动层167;如此,可有效防止薄膜晶体管的门槛电压Vth发生负偏,或是减少其负偏的量。
为了验证上述双栅极电极结构的功效,以下我们针对具有如本实施例图2的双栅极电极的薄膜晶体管A以及只具有下电极的单栅极电极的对照组薄膜晶体管B进行特性量测实验。首先,在70℃的温度下,晶体管的源极及漏极施以0伏特直流电压、其栅极施以-30伏特直流电压的应力试验,并持续一个小时。于上述的应力试验过程中,取出该薄膜晶体管A及B并置于约70℃的温度下,将晶体管的源极及漏极分别施以0及10伏特直流电压、其栅极施以自-10伏特~10伏特由小至大的直流电压(栅极电压Vg),分别量测经过0秒、500秒、1000秒、2000秒、及3600秒应力试验后其漏极电流(Id)的变化情形。图3A为只具有单一栅极电极的薄膜晶体管B的电压-电流(Vg-Id)特性量测结果,其由应力试验后的首次量测至3600秒后的再次量测,晶体管的门槛电压Vth负向偏移了3.47伏特;而图3B为本实施例具有双栅极电极的薄膜晶体管A的电压-电流(Vg-Id)特性量测结果,其由应力试验后的首次量测至3600秒后的再次量测,晶体管的门槛电压Vth的偏移变小了,甚至往正向偏移了0.27伏特。这显示本实施例的双栅极电极结构可明显克服薄膜晶体管的门槛电压Vth发生负偏的可靠性问题。
图4为本发明第二实施例的该第二薄膜晶体管160的剖面示意图。该第二薄膜晶体管160包含一第一栅极电极161、一第一绝缘层162、一主动单元163、一第二绝缘层164、及一第二栅极电极165,且该主动单元163包含一源极电极166、一主动层167、及一漏极电极168。其中,除了该主动单元163的结构不同于图2的第一实施例、而将会于下文中详加描述之外,其余的相同部份在此不再赘述,请参阅前述说明。
如图4所示,可先藉由适当的电极沉积技术,将一电极层形成于该第一绝缘层162上,再藉由适当的干式或湿式蚀刻技术,形成该源极电极166与该漏极电极168,以及一隔开该源极电极166与该漏极电极168之间隔区域。接着,该主动层167形成于该源极电极166与该漏极电极168上,并填满该间隔区域。如此,该第二薄膜晶体管160的通道将可形成于该主动层167内紧邻该第一绝缘层162的区域。该主动层167可藉由适当的干式或湿式蚀刻技术来图案化,使其具有一宽度W2。该第一栅极电极161、该主动层167、与该第二栅极电极165的中心轴线可彼此重迭,而使该第一栅极电极161、该主动层167、与该第二栅极电极165皆左右对称于该中心轴线,且该第二栅极电极165的宽度W3及该第一栅极电极161的宽度W1皆可大于该主动层167的宽度W2;但不以此为限制,其尺寸及位置端视实际需要而定。该第二栅极电极165电性连接该第一栅极电极161,以形成于上下重迭的双电极,且用以关掉该第二薄膜晶体管160的负值直流电压将可施加于该第一栅极电极161与该第二栅极电极165,有利于双栅极电极(该第一栅极电极161及该第二栅极电极165)的栅极电压的电场效应同时施加于该主动层167;如此,可有效防止薄膜晶体管的门槛电压Vth发生负偏,或是减少其负偏的量。
图5为本发明第三实施例的该第二薄膜晶体管160的剖面示意图。该第二薄膜晶体管160包含一第一栅极电极161、一第一绝缘层162、一主动单元163、一第二绝缘层164、及一第二栅极电极165,且该主动单元163包含一源极电极166、一主动层167、及一漏极电极168。其中,除了该主动单元163的结构不同于图2的第一实施例、而将会于下文中详加描述之外,其余的相同部份在此不再赘述,请参阅前述说明。
如图5所示,该主动层167可形成于该第一绝缘层162上,并藉由适当的干式或湿式蚀刻技术来图案化该主动层167,使其具有一宽度W2。一第三绝缘层169可形成于该主动层167上,并藉由适当的干式或湿式蚀刻技术,将该第三绝缘层169蚀刻出一第一开口及一第二开口,以作为该源极电极166与该漏极电极168接触该主动层167的用;其中一部分的该第三绝缘层169会保留于该第一开口与该第二开口之间,以隔开后续将制作的源极电极166与漏极电极168。接着,可先藉由适当的电极沉积技术,将一电极层形成于该第三绝缘层169上,并填满该第一开口与该第二开口;再藉由适当的干式或湿式蚀刻技术,形成另一间隔区域以形成并隔开该源极电极166与该漏极电极168。该第二薄膜晶体管160的通道将可形成于该主动层167内紧邻该第一绝缘层162的区域。
该第一栅极电极161、该主动层167、与该第二栅极电极165的中心轴线可彼此重迭,而使该第一栅极电极161、该主动层167、与该第二栅极电极165皆左右对称于该中心轴线。该第一栅极电极161的宽度W1可大于该主动层167的宽度W2,且该第二栅极电极165的宽度W3亦可大于该主动层167的宽度W2;但不以此为限制,其尺寸及位置端视实际需要而定。该第二栅极电极165电性连接该第一栅极电极161,以形成于上下重迭的双电极,且用以关掉该第二薄膜晶体管160的负值直流电压将可施加于该第一栅极电极161与该第二栅极电极165,有利于双栅极电极(该第一栅极电极161及该第二栅极电极165)的栅极电压的电场效应同时施加于该主动层167;如此,可有效防止薄膜晶体管的门槛电压Vth发生负偏,或是减少其负偏的量。
图6为本发明第四实施例的该第二薄膜晶体管160的剖面示意图。该第二薄膜晶体管160包含一第一栅极电极161、一第一绝缘层162、一主动单元163、一第二绝缘层164、及一第二栅极电极165,且该主动单元163包含一源极电极166、一主动层167、及一漏极电极168。其中,除了该主动单元163的结构不同于第2图的第一实施例、而将会于下文中详加描述之外,其余的相同部份在此不再赘述,请参阅前述说明。
如图6所示,该主动层167可形成于该第一绝缘层162上,并藉由适当的干式或湿式蚀刻技术来图案化该主动层167,使其具有一宽度W2。一第三绝缘层169可形成于该主动层167上,并藉由适当的干式或湿式蚀刻技术,将该第三绝缘层169加以图案化,使其具有一宽度W4。接着,可先藉由适当的电极沉积技术,将一电极层形成于该第三绝缘层169、该主动层167、及该第一绝缘层162上;再藉由适当的干式或湿式蚀刻技术对该电极层进行图案化,形成另一间隔区域以形成并隔开该源极电极166与该漏极电极168。该第二绝缘层164可形成于该源极电极166、该第三绝缘层169、与该漏极电极168上,并填满上述之间隔区域。也就是说,该主动层167上隔开该源极电极166与该漏极电极168的绝缘层、可分成该第三绝缘层169填满的第一部分以及该第二绝缘层164填满的第二部分。该第二薄膜晶体管160的通道将可形成于该主动层167内紧邻该第一绝缘层162的区域。
该第一栅极电极161、该主动层167、该第三绝缘层169、与该第二栅极电极165的中心轴线可彼此重迭,而使该第一栅极电极161、该主动层167、该第三绝缘层169、与该第二栅极电极165皆左右对称于该中心轴线。该第一栅极电极161的宽度W1可大于该主动层167的宽度W2,且该主动层167的宽度W2可大于该第三绝缘层169的宽度W4,该第二栅极电极165的宽度W3可大于该主动层167的宽度W2;但不以此为限制,其尺寸(例如,宽度W1、W2、W3、W4)及位置端视实际需要而定。该第二栅极电极165电性连接该第一栅极电极161,以形成于上下重迭的双电极,且用以关掉该第二薄膜晶体管160的负值直流电压将可施加于该第一栅极电极161与该第二栅极电极165,有利于双栅极电极(该第一栅极电极161及该第二栅极电极165)的栅极电压的电场效应同时施加于该主动层167;如此,可有效防止薄膜晶体管的门槛电压Vth发生负偏,或是减少其负偏的量。
此外,上述实施例的该等第二薄膜晶体管160亦可设置于该基板110上该显示区170及该第一区域180以外的区域(第二区域190)内,并连同该第一区域180内的该等第二薄膜晶体管160而用以控制检测用显示信号是否供应至该显示区170。第7图为本发明实施例的显示面板200的平面示意图,该显示面板200包含一基板110、多个具有像素电极120的像素、多个第一薄膜晶体管130、多个扫描线140、多个数据线150、以及多个第二薄膜晶体管160;其中,除了该等第二薄膜晶体管160同时设置于该基板110上该第一区域180及该第二区域190内,且其中一特定第二薄膜晶体管160的源极连接至该等数据线150及该等扫描线140的其中一条之外,其余部份皆同于第1图的实施例,在此不再赘述,请参阅前述说明。该第一区域180内的该等第二薄膜晶体管160系作为资料侧(Data side)的快速检测用薄膜晶体管,而该第二区域190内的该等第二薄膜晶体管160系作为栅极侧(Gate side)的快速检测用薄膜晶体管。
最后,图8为根据本发明实施例的显示器10的结构示意图,该显示器10包含一依据前述实施例的显示装置所制作的显示面板20。该显示器10可以是含有显示面板作为荧幕的电脑设备、行动电话、平板电脑、或数码相框等,但本发明并不对此加以限制。该显示面板20可以是液晶面板,藉由液晶分子排列会受到外部电压或电场的影响而造成光极化的变化,以达成影像的显示;此外,该显示面板20亦可以是以有机发光二极管(Organic light emitting diode,简称OLED)技术来制作。
以上对本发明的描述是说明性的,而非限制性的,本专业技术人员理解,在权利要求限定的精神与范围之内可对其进行许多修改、变化或等效,但是它们都将落入本发明的保护范围内。
Claims (10)
1.一种显示装置,其特征在于,包括一基板、多个第一薄膜晶体管、多个连接该等第一薄膜晶体管的扫描线与数据线、及多个用以控制检测用显示信号的供应的第二薄膜晶体管,各个第二薄膜晶体管包含:
一第一栅极电极,形成于该基板上;
一第一绝缘层,形成于该第一栅极电极上;
一主动单元,形成于该第一绝缘层上,且该主动单元包含一源极电极、一主动层及一漏极电极;其中,该源极电极电性连接该等数据线的其中一条,且该主动层包含一氧化物半导体材料;
一第二绝缘层,形成于该主动单元上;以及
一第二栅极电极,形成于该第二绝缘层上;
其中,该等第一薄膜晶体管、该等扫描线及该等数据线设置于该基板上用以显示影像的一显示区内,且该等第二薄膜晶体管设置于该基板上该显示区以外的一第一区域内。
2.如权利要求1所述的显示装置,其特征在于,该第二栅极电极电性连接该第一栅极电极。
3.如权利要求1所述的显示装置,其特征在于,该第二栅极电极电性连接一检测用栅极电极。
4.如权利要求1所述的显示装置,其特征在于,部分的该等第二薄膜晶体管的该第一栅极电极彼此电性连接。
5.如权利要求1所述的显示装置,其特征在于,部分的该等第二薄膜晶体管的该漏极电极彼此电性连接。
6.如权利要求1所述的显示装置,其特征在于,该源极电极与该漏极电极形成于该主动层上。
7.如权利要求1所述的显示装置,其特征在于,一间隔区域形成于该源极电极与该漏极电极之间,以隔开该源极电极与该漏极电极,且该主动层形成于该源极电极与该漏极电极上,并填满该间隔区域。
8.如权利要求1所述的显示装置,其特征在于,一第三绝缘层形成于该主动层上,并具有彼此隔开的一第一开口及一第二开口,且该源极电极与该漏极电极分别填满该第一开口与该第二开口。
9.如权利要求1所述的显示装置,其特征在于,该氧化物半导体材料选自氧化铟镓锌、氧化铟锡锌、氧化铟镓、氧化锌、及氧化锡的其中之一。
10.一种显示装置,其特征在于,包括一基板、多个第一薄膜晶体管、多个连接该等第一薄膜晶体管的扫描线与数据线、及多个用以控制检测用显示信号的供应的第二薄膜晶体管,各个第二薄膜晶体管包含:
一第一栅极电极,形成于该基板上;
一第一绝缘层,形成于该第一栅极电极上;
一主动单元,形成于该第一绝缘层上,且该主动单元包含一源极电极、一主动层、及一漏极电极;其中,该源极电极电性连接该等数据线及该等扫描线的其中一条,且该主动层包含一氧化物半导体材料;
一第二绝缘层,形成于该主动单元上;以及
一第二栅极电极,形成于该第二绝缘层上;
其中,该等第一薄膜晶体管、该等扫描线及该等数据线设置于该基板上用以显示影像的一显示区内,该等连接该等数据线的第二薄膜晶体管设置于该基板上的一第一区域内,该等连接该等扫描线的第二薄膜晶体管设置于该基板上的一第二区域内,且该显示区、该第一区域、与该第二区域彼此不重迭。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310409759.0A CN104425545B (zh) | 2013-09-10 | 2013-09-10 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310409759.0A CN104425545B (zh) | 2013-09-10 | 2013-09-10 | 显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104425545A true CN104425545A (zh) | 2015-03-18 |
CN104425545B CN104425545B (zh) | 2017-12-08 |
Family
ID=52974067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310409759.0A Active CN104425545B (zh) | 2013-09-10 | 2013-09-10 | 显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104425545B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020155904A1 (zh) * | 2019-01-28 | 2020-08-06 | 京东方科技集团股份有限公司 | 阵列基板及其控制方法、制造方法、显示面板、显示装置 |
CN113219749A (zh) * | 2016-02-17 | 2021-08-06 | 群创光电股份有限公司 | 主动元件阵列基板以及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040222472A1 (en) * | 2001-08-16 | 2004-11-11 | International Business Machines Corporation | Thin film transistor and use of same |
CN101034513A (zh) * | 2006-03-06 | 2007-09-12 | 元太科技工业股份有限公司 | 薄膜晶体管阵列基板与电子墨水显示装置 |
CN102236221A (zh) * | 2010-04-08 | 2011-11-09 | 北京京东方光电科技有限公司 | 显示基板及其制造方法、薄膜晶体管驱动方法 |
CN103217844A (zh) * | 2013-04-01 | 2013-07-24 | 合肥京东方光电科技有限公司 | 一种显示面板和显示装置 |
-
2013
- 2013-09-10 CN CN201310409759.0A patent/CN104425545B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040222472A1 (en) * | 2001-08-16 | 2004-11-11 | International Business Machines Corporation | Thin film transistor and use of same |
CN101034513A (zh) * | 2006-03-06 | 2007-09-12 | 元太科技工业股份有限公司 | 薄膜晶体管阵列基板与电子墨水显示装置 |
CN102236221A (zh) * | 2010-04-08 | 2011-11-09 | 北京京东方光电科技有限公司 | 显示基板及其制造方法、薄膜晶体管驱动方法 |
CN103217844A (zh) * | 2013-04-01 | 2013-07-24 | 合肥京东方光电科技有限公司 | 一种显示面板和显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113219749A (zh) * | 2016-02-17 | 2021-08-06 | 群创光电股份有限公司 | 主动元件阵列基板以及显示面板 |
WO2020155904A1 (zh) * | 2019-01-28 | 2020-08-06 | 京东方科技集团股份有限公司 | 阵列基板及其控制方法、制造方法、显示面板、显示装置 |
US11605684B2 (en) | 2019-01-28 | 2023-03-14 | Boe Technology Group Co., Ltd. | Array substrate, control method thereof, manufacturing method thereof, display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
CN104425545B (zh) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101706637B (zh) | 高显示质量的画素电极结构 | |
US8912813B2 (en) | Test device for liquid crystal display device and test method thereof | |
US6882378B2 (en) | Active-matrix-type liquid crystal display panel and method of inspecting the same | |
CN104280908A (zh) | 一种检测电路和液晶显示面板及其制造方法 | |
CN107329298A (zh) | 点灯测试电路、阵列基板及其制作方法、显示装置 | |
CN102566167B (zh) | 一种阵列基板 | |
KR101375845B1 (ko) | 액정표시소자 및 그 제조방법 | |
CN104280970B (zh) | 阵列基板及液晶显示面板 | |
CN207183274U (zh) | 阵列基板、显示面板和显示装置 | |
CN104360556A (zh) | 一种液晶显示面板及阵列基板 | |
CN105469731A (zh) | 阵列基板、电学老化方法、显示装置及其制作方法 | |
CN102790051A (zh) | 阵列基板及其制备方法、显示装置 | |
KR20140110137A (ko) | 터치 표시 장치 및 이의 제조 방법 | |
US20160349585A1 (en) | Thin film transistor array substrate and liquid crystal display panel | |
KR101269001B1 (ko) | 전기영동 표시장치의 검사방법 | |
JP2010145875A (ja) | 液晶表示装置及びその製造方法 | |
CN204719374U (zh) | 一种阵列基板及显示装置 | |
CN103995635A (zh) | 阵列基板及其制作方法、触控显示装置 | |
CN104425545A (zh) | 显示装置 | |
CN107093391A (zh) | 液晶显示面板的检测电路结构与液晶显示面板 | |
CN106125431B (zh) | 用于液晶面板的阵列基板、液晶面板及液晶显示器 | |
CN103198798B (zh) | 像素阵列基板及使用该像素阵列基板的显示面板 | |
JP2012226156A (ja) | 液晶表示装置およびマザー基板 | |
CN104238215A (zh) | 阵列基板、显示面板及显示装置 | |
CN202948234U (zh) | 阵列基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |