CN104425298A - 一种闪存的存储单元开口的蚀刻方法 - Google Patents

一种闪存的存储单元开口的蚀刻方法 Download PDF

Info

Publication number
CN104425298A
CN104425298A CN201310370318.4A CN201310370318A CN104425298A CN 104425298 A CN104425298 A CN 104425298A CN 201310370318 A CN201310370318 A CN 201310370318A CN 104425298 A CN104425298 A CN 104425298A
Authority
CN
China
Prior art keywords
etching
memory cell
cell opening
flash memory
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310370318.4A
Other languages
English (en)
Inventor
于法波
冯骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201310370318.4A priority Critical patent/CN104425298A/zh
Publication of CN104425298A publication Critical patent/CN104425298A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种闪存的存储单元开口的蚀刻方法，包括：第一蚀刻步骤，测量存储单元开口的第一高度，根据第一高度、第一蚀刻目标高度和第一蚀刻速率计算第一蚀刻时间，然后根据第一蚀刻时间进行第一蚀刻；第二蚀刻步骤，测量存储单元开口经过第一蚀刻后的第二高度，根据第二高度、第二蚀刻目标高度和第二蚀刻速率计算第二蚀刻时间，然后根据第二蚀刻时间进行第二蚀刻。本发明通过在第一蚀刻和第二蚀刻前分别测量待蚀刻晶圆的高度，然后根据目标高度和蚀刻速率计算出蚀刻时间，避免了多次蚀刻的叠加结果所造成的影响，提高蚀刻厚度的稳定性。

Description

一种闪存的存储单元开口的蚀刻方法
技术领域
本发明涉及蚀刻技术领域，尤其涉及一种闪存的存储单元开口的蚀刻方法。
背景技术
耦合率（Coupling Ratio，CR）是闪存存储器的重要参数之一，直接影响编程/擦除速度等器件性能。因此，获得一个相对稳定的CR至关重要。然而在65nm及以下节点NOR闪存存储器的制作工艺中，采用蚀刻来控制存储单元开口（cell open）的高度，而存储单元开口的高度的稳定性直接影响CR的稳定性。
由于工艺条件的波动，会造成蚀刻厚度的不稳定，这些波动的影响主要来自以下三个方面：不同批次之间（lot-to-lot）、不同晶圆之间（wafer-to-wafer）以及晶圆内不同位置（within wafer）之间，其中，来自lot-to-lot之间的波动尤为突出，而且这些波动又是进行多次蚀刻的叠加结果，对于厚度的波动性影响更加剧烈，从而造成CR的均匀性很差。
因此，在实际工艺生产中，蚀刻高度的稳定性是至关重要的。目前业界无论是湿法刻蚀（wet etch）还是干法刻蚀（dry etch），通常采用固定工艺时间的方法进行蚀刻，这样不同批次之间的蚀刻高度偏差大，得不到调整，而且由于进行多次蚀刻，累加的蚀刻高度也会造成较大误差，从而造成了蚀刻高度的不稳定性，从而影响CR的稳定性。
发明内容
有鉴于此，本发明实施例提出一种闪存的存储单元开口的蚀刻方法，能够提高蚀刻厚度的稳定性。
本发明实施例公开了一种闪存的存储单元开口的蚀刻方法，包括：
第一蚀刻步骤，测量所述存储单元开口的第一高度，根据所述第一高度、第一蚀刻目标高度和第一蚀刻速率计算第一蚀刻时间，然后根据所述第一蚀刻时间进行第一蚀刻；
第二蚀刻步骤，测量所述存储单元开口经过所述第一蚀刻后的第二高度，根据所述第二高度、第二蚀刻目标高度和第二蚀刻速率计算第二蚀刻时间，然后根据所述第二蚀刻时间进行第二蚀刻。
优选地，所述第一蚀刻为湿法蚀刻。
优选地，所述湿法蚀刻的腐蚀液为氢氟酸和氟化氢铵的混合液。
优选地，所述第二蚀刻为干法蚀刻。
优选地，所述干法蚀刻为反应离子刻蚀。
优选地，所述闪存为NOR闪存。
优选地，所述闪存为65nm及以下节点NOR闪存。
优选地，所述存储单元开口的材料为二氧化硅_。
本发明通过在第一蚀刻和第二蚀刻前分别测量闪存的存储单元开口的高度，然后根据目标高度和蚀刻速率计算出蚀刻时间，避免了多次蚀刻的叠加结果所造成的影响，提高蚀刻厚度的稳定性。
附图说明
图1是本发明实施例的闪存的存储单元开口的蚀刻方法的流程图；
图2a是本发明实施例的闪存的存储单元开口经过化学机械平坦化后的结构示意图；
图2b是本发明实施例的闪存的存储单元开口经过第一蚀刻后的结构示意图；
图2c是本发明实施例的闪存的存储单元开口经过第二蚀刻后的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1是本发明实施例的闪存的存储单元开口的蚀刻方法的流程图；图2a是本发明实施例的闪存的存储单元开口经过化学机械平坦化后的结构示意图；图2b是本发明实施例的闪存的存储单元开口经过第一蚀刻后的结构示意图；图2c是本发明实施例的闪存的存储单元开口经过第二蚀刻后的结构示意图。
本发明实施例提供一种闪存的存储单元开口的蚀刻方法，蚀刻为用于对闪存的存储单元开口进行的蚀刻。如图2a、图2b和图2c所示，该闪存包含存储单元开口21、浮栅22、浅沟道隔离层（STI）23和隧道氧化层24。优选地，所述闪存为NOR闪存，进一步地，所述闪存可以为65nm及以下节点NOR闪存。所述存储单元开口的材料可以为二氧化硅。如图1所示，该闪存的存储单元开口的蚀刻方法包括：
第一蚀刻步骤S110，测量所述存储单元开口的第一高度，根据所述第一高度、第一蚀刻目标高度和第一蚀刻速率计算第一蚀刻时间，然后根据所述第一蚀刻时间进行第一蚀刻。
具体地，在第一蚀刻前，首先要测量经过CMP（化学机械平坦化）的存储单元开口的第一高度，第一高度也就是初始高度，如图2a的h1所示，然后根据第一高度、第一蚀刻目标高度和第一蚀刻速率计算第一蚀刻时间，计算公式如下：
第一蚀刻时间=（第一高度-第一蚀刻目标高度）/第一蚀刻速率。
接下来，根据第一蚀刻时间进行第一蚀刻，经过第一蚀刻后的闪存的结构示意图如图2b所示。
其中，第一蚀刻可以为湿法蚀刻，湿法蚀刻的腐蚀液为氢氟酸（BHF）和氟化氢铵（NH4HF4）的混合液。
第二蚀刻步骤S120，测量所述存储单元开口经过所述第一蚀刻后的第二高度，根据所述第二高度、第二蚀刻目标高度和第二蚀刻速率计算第二蚀刻时间，然后根据所述第二蚀刻时间进行第二蚀刻。
具体地，在第二蚀刻前，首先要测量存储单元开口经过第一蚀刻后的第二高度，第二高度如图2b的h2所示，然后根据第二高度、第二蚀刻目标高度和第二蚀刻速率计算第二蚀刻时间，计算公式如下：
第二蚀刻时间=（第二高度-第二蚀刻目标高度）/第二蚀刻速率。
接下来，根据第二蚀刻时间进行第二蚀刻，经过第二蚀刻后的闪存的结构示意图如图2c所示，经过第二蚀刻后的存储单元开口的高度如图2c中h3所示。
其中，第二蚀刻可以为干法蚀刻，干法蚀刻为反应离子刻蚀（RIE）。
本发明第二实施例通过在第一蚀刻和第二蚀刻前分别测量闪存的存储单元开口的高度，然后根据目标高度和蚀刻速率计算出蚀刻时间，这样能够严格控制蚀刻的高度，避免了多次蚀刻的叠加结果对蚀刻结果所造成的影响，提高蚀刻厚度的稳定性，从而提高了闪存存储器的耦合率。而且，在实际工艺生产中，通过将前一次蚀刻的测量值反馈到下一次蚀刻工艺，用来调节该工序的工艺参数，有利于提高不同批次间厚度的均匀性，从而提高了闪存存储器的耦合率。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种闪存的存储单元开口的蚀刻方法，其特征在于，包括：
第一蚀刻步骤，测量所述存储单元开口的第一高度，根据所述第一高度、第一蚀刻目标高度和第一蚀刻速率计算第一蚀刻时间，然后根据所述第一蚀刻时间进行第一蚀刻；
第二蚀刻步骤，测量所述存储单元开口经过所述第一蚀刻后的第二高度，根据所述第二高度、第二蚀刻目标高度和第二蚀刻速率计算第二蚀刻时间，然后根据所述第二蚀刻时间进行第二蚀刻。
2.根据权利要求1所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述第一蚀刻为湿法蚀刻。
3.根据权利要求2所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述湿法蚀刻的腐蚀液为氢氟酸和氟化氢铵的混合液。
4.根据权利要求1所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述第二蚀刻为干法蚀刻。
5.根据权利要求4所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述干法蚀刻为反应离子刻蚀。
6.根据权利要求1所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述闪存为NOR闪存。
7.根据权利要求6所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述闪存为65nm及以下节点NOR闪存。
8.根据权利要求1所述的闪存的存储单元开口的蚀刻方法，其特征在于，所述存储单元开口的材料为二氧化硅。
CN201310370318.4A 2013-08-22 2013-08-22 一种闪存的存储单元开口的蚀刻方法 Pending CN104425298A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310370318.4A CN104425298A (zh) 2013-08-22 2013-08-22 一种闪存的存储单元开口的蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310370318.4A CN104425298A (zh) 2013-08-22 2013-08-22 一种闪存的存储单元开口的蚀刻方法

Publications (1)

Publication Number Publication Date
CN104425298A true CN104425298A (zh) 2015-03-18

Family

ID=52973960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310370318.4A Pending CN104425298A (zh) 2013-08-22 2013-08-22 一种闪存的存储单元开口的蚀刻方法

Country Status (1)

Country Link
CN (1) CN104425298A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280514A (zh) * 2015-10-14 2016-01-27 上海华力微电子有限公司 一种侦测锗硅残留的方法
CN106087066A (zh) * 2016-06-15 2016-11-09 廊坊中电熊猫晶体科技有限公司 一种改善石英晶体片表面粗糙度的方法
CN109637929A (zh) * 2018-12-19 2019-04-16 上海华力微电子有限公司 一种提高混合刻蚀工艺稳定性的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
US20030082911A1 (en) * 2001-10-30 2003-05-01 Mitsubishi Denki Kabushiki Kaisha Apparatus for and method of etching
CN101330007A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 栅极刻蚀方法、栅极刻蚀终点检测方法与系统
US20100267172A1 (en) * 2009-04-20 2010-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of Shallow Trench Isolation Using Chemical Vapor Etch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
US20030082911A1 (en) * 2001-10-30 2003-05-01 Mitsubishi Denki Kabushiki Kaisha Apparatus for and method of etching
CN101330007A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 栅极刻蚀方法、栅极刻蚀终点检测方法与系统
US20100267172A1 (en) * 2009-04-20 2010-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of Shallow Trench Isolation Using Chemical Vapor Etch

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280514A (zh) * 2015-10-14 2016-01-27 上海华力微电子有限公司 一种侦测锗硅残留的方法
CN105280514B (zh) * 2015-10-14 2018-01-26 上海华力微电子有限公司 一种侦测锗硅残留的方法
CN106087066A (zh) * 2016-06-15 2016-11-09 廊坊中电熊猫晶体科技有限公司 一种改善石英晶体片表面粗糙度的方法
CN109637929A (zh) * 2018-12-19 2019-04-16 上海华力微电子有限公司 一种提高混合刻蚀工艺稳定性的方法
CN109637929B (zh) * 2018-12-19 2020-10-09 上海华力微电子有限公司 一种提高混合刻蚀工艺稳定性的方法

Similar Documents

Publication Publication Date Title
CN104425298A (zh) 一种闪存的存储单元开口的蚀刻方法
CN103814432B (zh) 增大蚀刻液蚀刻用量的铜/钼合金膜的蚀刻方法
CN103373700A (zh) 用于在半导体基底内部形成空腔的方法
CN104465368B (zh) 一种接触孔刻蚀装置及刻蚀方法
CN106206451A (zh) 分栅式闪存器件制造方法
CN103811331B (zh) 一种具有倾斜侧壁刻蚀孔的刻蚀方法
Bassett et al. Etching of silicon nitride in 3D NAND structures
CN103208421B (zh) 一种提高氮化硅层和氧化层刻蚀选择比的方法
CN102379028A (zh) 蚀刻液
CN105405930A (zh) 一种太阳电池用多晶硅片的微液滴刻蚀制绒方法
CN105355595B (zh) 半导体器件的形成方法
CN113128042B (zh) 湿法刻蚀工艺建模方法及半导体器件的制造方法
CN105329848A (zh) Mems三明治加速度计敏感芯片的湿法腐蚀加工方法
CN101805130A (zh) 石英微机械陀螺仪敏感芯片化学刻蚀加工方法
CN103094476B (zh) 相变合金材料的无损刻蚀方法
CN103515193B (zh) 半导体器件精细图案的制作方法
CN102339734B (zh) 截面为圆环的圆柱体的半导体器件的制作方法
CN105374737A (zh) 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
CN104843633A (zh) 硅的各向异性刻蚀方法
CN105720002B (zh) 斜孔刻蚀方法
CN104900515A (zh) 一种半导体器件蚀刻方法及半导体器件形成方法
CN103531456A (zh) 在浮栅上形成稳定的残余氧化物的方法
JP2021190679A (ja) 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス
CN106898561A (zh) 改善刻蚀工艺终点监测准确性的方法、刻蚀方法
CN103531458A (zh) 一种利用两步法对GaAs基材料进行湿法刻蚀的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination