CN104425281A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104425281A CN104425281A CN201310407948.4A CN201310407948A CN104425281A CN 104425281 A CN104425281 A CN 104425281A CN 201310407948 A CN201310407948 A CN 201310407948A CN 104425281 A CN104425281 A CN 104425281A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- formation method
- side wall
- expansion area
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 48
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical group [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 9
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 238000002407 reforming Methods 0.000 abstract 1
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出一种半导体器件的形成方法，在形成源/漏极、扩展区、栅介质层、栅极以及虚拟侧墙之后，去除所述虚拟侧墙，接着对所述扩展区进行离子注入处理，接着重新形成侧墙，由于离子注入至扩展区能够扩散至所述栅介质层内，从而能够提高所述栅介质层的可靠性，减少HCI以及NBTI效应，提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体器件特征尺寸的持续缩小，半导体器件需要不断提高性能的同时，传统的制作工艺也遭遇到各种挑战。例如，现有工艺通常使用硅锗（SiGe）外延层作为源/漏极，现有技术中为了增加半导体器件反应速度会增加硅锗外延层之间沟道中的应力，然而增加沟道中应力的同时会对影响沟道上方的栅氧化层的可靠性，从而会引起半导体器件热载流子效应（Hot Carrier Injection,HCI）以及负偏压温度不稳定效应（Negative Bias Temperature Instability,NBTI）。
现有工艺中为了解决HCI以及NBTI效应，通常会在半导体器件形成延伸区之后进行F离子注入，从而能够提高栅氧化层的可靠性，从而可以减少HCI以及NBTI效应，现有工艺中形成半导体器件的步骤包括：
提供半导体衬底10，所述半导体衬底10上形成有栅氧化层40以及栅极50，在所述栅极50的两侧的半导体衬底10中形成有源/漏极20以及延伸区30，如图1所示；
对所述源/漏极20以及延伸区30进行F离子注入，如图1所示；
对所述源/漏极20以及延伸区30进行热退火工艺处理；
在所述栅极50以及所述栅氧化层40的两侧形成侧墙60，如图2所示；
在所述源/漏极20以及栅极50的表面形成自对准区70，如图3所示。
在F离子注入之后增加热退火工艺便于F离子扩散至栅氧化层40，能够更好的提高栅氧化层的可靠性，从而可以减少HCI以及NBTI效应。
然而为了能更好的提高半导体器件的整体性能，在形成源/漏极20是通常会伴随着原位掺杂，可以增加沟道的应力，由于原位掺杂的需要达到一定要求的掺杂浓度才能够有显著的效果，因此，就需要在形成源/漏极20时的反应时间较长，进而会导致形成的源/漏极20略高于所述半导体衬底10以及扩展区30，如图4所示；此时，再使用现有技术中的F离子注入便无法使F离子穿透较厚的源/漏极20注入至所述扩展区30。因此便无法提高所述栅氧化层40的可靠性，减少HCI以及NBTI效应。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，能够降低HCI以及NBTI效应。
为了实现上述目的，本发明提出一种半导体器件的形成方法，包括步骤：
提供半导体衬底，所述半导体衬底表面形成有栅介质层、栅极以及虚拟侧墙，所述虚拟侧墙形成以所述栅介质层和栅极的两侧，在所述半导体衬底中形成有源/漏极和扩展区，所述源/漏极采用原位掺杂的方式形成在所述侧墙的两侧，所述扩展区位于所述栅介质层和侧墙的下端；
去除所述虚拟侧墙，暴露出部分所述扩展区；
使用与垂直线呈预定角度的离子束对暴露的扩展区进行离子注入处理；
在所述栅极以及栅介质层的两侧形成侧墙。
进一步的，在对暴露的扩展区进行离子处理之后，形成侧墙之前，使用快速退火工艺对所述源/漏极、扩展区以及栅介质层进行处理。
进一步的，所述退火工艺的温度范围是700℃～1000℃。
进一步的，所述退火工艺的时间范围是30s～600s。
进一步的，所述离子束为氟离子束。
进一步的，所述氟离子束的剂量范围是1.0E14～1.5E15。
进一步的，所述氟离子束的能量范围是5K～25K。
进一步的，所述预定角度的范围是20°～35°。
进一步的，所述源/漏极和栅极表面形成有自对准区。
进一步的，所述栅介质层的材质为二氧化硅。
进一步的，所述虚拟栅极的材质为氮化硅。
进一步的，所述源/漏极的材质为锗硅。
进一步的，所述源/漏极采用原位掺杂方式掺入硼元素。
进一步的，所述侧墙的材质为碳化硅。
与现有技术相比，本发明的有益效果主要体现在：在形成源/漏极、扩展区、栅介质层、栅极以及虚拟侧墙之后，去除所述虚拟侧墙，接着对所述扩展区进行离子注入处理，接着重新形成侧墙，由于离子注入至扩展区能够扩散至所述栅介质层内，从而能够提高所述栅介质层的可靠性，减少HCI以及NBTI效应，提高半导体器件的性能。
附图说明
图1至图3为现有技术中形成半导体器件的剖面示意图；
图4为原位掺杂后半导体器件的剖面示意图；
图5为本发明一实施例中半导体器件的形成方法的流程图；
图6至图11为本发明一实施例中形成半导体器件的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图5，在本实施例中，提出一种半导体器件的形成方法，包括步骤：
S100：提供半导体衬底100，所述半导体衬底100表面形成有栅介质层400、栅极500以及虚拟侧墙600，所述虚拟侧墙600形成以所述栅介质层400和栅极500的两侧，在所述半导体衬底100中形成有源/漏极200和扩展区300，所述源/漏200极采用原位掺杂的方式形成在所述侧墙600的两侧，所述扩展区300位于所述栅介质层400和侧墙600的下端，如图6所示；
其中，所述半导体衬底100可以为单晶硅、多晶硅或者绝缘体上硅；所述栅介质层400的材质为二氧化硅；所述虚拟侧墙600的材质为氮化硅；所述栅极可以为多晶硅或者金属栅；所述源/漏极200为锗硅，并且采用原位掺杂的方式掺入硼；其中，所述源/漏极200和栅极500表面形成有自对准区700，方便后续形成连接线，并能够与连接线有良好的接触，如图6所示。
S200：去除所述虚拟侧墙600，暴露出所述扩展区300，如图7所示；
其中，由于所述扩展区300位于所述虚拟侧墙600之下，因此，为了方便后续离子注入能够注入至所述扩展区300内，需要将所述虚拟侧墙600去除之后，暴露出所述扩展区300。
S300：使用与垂直线呈预定角度α的离子束对暴露的扩展区300进行离子注入处理，如图8所示；
其中，所述离子束为氟离子束，所述氟离子束的剂量范围是1.0E14～1.5E15，例如是1.2E15；所述氟离子束的能量范围是5K～25K，例如是20K；所述预定角度α的范围是20°～35°，例如是30°。
在对暴露的扩展区300进行离子处理之后，使用快速退火工艺对所述源/漏极200、扩展区300以及栅介质层400进行处理，便于F离子扩散至栅介质层400内，能够更好的提栅介质层400的可靠性，从而可以减少HCI以及NBTI效应，如图9所示；所述退火工艺的温度范围是700℃～1000℃，例如是800℃；所述退火工艺的时间范围是30s～600s，例如是100s。
S400：在所述栅极500以及栅介质层400的两侧形成侧墙800，如图10和图11所示；
其中，在所述源/漏极200的自对准区700表面、扩展区300以及栅极500的自对准区700的表面形成碳化硅层，接着对所述碳化硅层进行研磨或者刻蚀处理，从而保留在所述扩展区300表面以及栅介质层400、栅极500两侧的侧墙800，暴露出所述自对准区700，便于与后续形成的连接线电连接；由于所述侧墙800的材质为碳化硅，其能够为半导体器件提供一定的应力，有助于提升半导体器件的性能。
综上，在本发明实施例提供的半导体器件的形成方法中，在形成源/漏极、扩展区、栅介质层、栅极以及虚拟侧墙之后，去除所述虚拟侧墙，接着对所述扩展区进行离子注入处理，接着重新形成侧墙，由于离子注入至扩展区能够扩散至所述栅介质层内，从而能够提高所述栅介质层的可靠性，减少HCI以及NBTI效应，提高半导体器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (14)
1.一种半导体器件的形成方法，包括步骤：
提供半导体衬底，所述半导体衬底表面形成有栅介质层、栅极以及虚拟侧墙，所述虚拟侧墙形成于所述栅介质层和栅极的两侧，在所述半导体衬底中形成有源/漏极和扩展区，所述源/漏极采用原位掺杂的方式形成在所述侧墙的两侧，所述扩展区位于所述栅介质层和侧墙的下端；
去除所述虚拟侧墙，暴露出部分所述扩展区；
使用与垂直线呈预定角度的离子束对暴露的扩展区进行离子注入处理；
在所述栅极以及栅介质层的两侧形成侧墙。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，在对暴露的扩展区进行离子处理之后，形成侧墙之前，使用快速退火工艺对所述源/漏极、扩展区以及栅介质层进行处理。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述退火工艺的温度范围是700℃～1000℃。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述退火工艺的时间范围是30s～600s。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述离子束为氟离子束。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述氟离子束的剂量范围是1.0E14～1.5E15。
7.如权利要求5所述的半导体器件的形成方法，其特征在于，所述氟离子束的能量范围是5K～25K。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述预定角度的范围是20°～35°。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述源/漏极和栅极表面形成有自对准区。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅介质层的材质为二氧化硅。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述虚拟栅极的材质为氮化硅。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述源/漏极的材质为锗硅。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述源/漏极采用原位掺杂方式掺入硼元素。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙的材质为碳化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310407948.4A CN104425281B (zh) | 2013-09-09 | 2013-09-09 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310407948.4A CN104425281B (zh) | 2013-09-09 | 2013-09-09 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425281A true CN104425281A (zh) | 2015-03-18 |
| CN104425281B CN104425281B (zh) | 2018-08-24 |
Family
ID=52973951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310407948.4A Active CN104425281B (zh) | 2013-09-09 | 2013-09-09 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425281B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060292779A1 (en) * | 2004-09-29 | 2006-12-28 | International Business Machines Corporation | Structure and method for making strained channel field effect transistor using sacrificial spacer |
| CN1913175A (zh) * | 2005-08-10 | 2007-02-14 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
| CN100477123C (zh) * | 2005-04-18 | 2009-04-08 | 株式会社东芝 | 用于减小多晶硅高度的SOI底部预掺杂合并e-SiGe |
| CN101572250A (zh) * | 2008-04-30 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件、p型MOS晶体管及其制作方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
-
2013
- 2013-09-09 CN CN201310407948.4A patent/CN104425281B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060292779A1 (en) * | 2004-09-29 | 2006-12-28 | International Business Machines Corporation | Structure and method for making strained channel field effect transistor using sacrificial spacer |
| CN100477123C (zh) * | 2005-04-18 | 2009-04-08 | 株式会社东芝 | 用于减小多晶硅高度的SOI底部预掺杂合并e-SiGe |
| CN1913175A (zh) * | 2005-08-10 | 2007-02-14 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
| CN101572250A (zh) * | 2008-04-30 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件、p型MOS晶体管及其制作方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425281B (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102486999A (zh) | 栅极氧化层的形成方法 | |
| CN104916539A (zh) | 一种制作半导体器件的方法 | |
| CN102779752A (zh) | 半导体器件及其制造方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| CN104347370B (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN102800594A (zh) | Pmos管的制作方法 | |
| CN103794559A (zh) | 一种半导体器件及其制备方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN104425281A (zh) | 半导体器件的形成方法 | |
| CN103178014B (zh) | 一种u型沟槽的制造方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN104779164A (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN102142375B (zh) | 一种平面型场控功率器件的制造方法 | |
| CN102800593A (zh) | 晶体管形成方法 | |
| CN101930924B (zh) | Mos晶体管的制作方法 | |
| CN103377898B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN101996949A (zh) | 半导体器件的制作方法 | |
| CN105990430A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN104282622A (zh) | 集成电路的接触孔制造方法 | |
| CN105702798A (zh) | 掺杂方法 | |
| CN104934325A (zh) | 一种半导体器件的掺杂方法 | |
| CN106449515A (zh) | 一种消除有源区中自间隙硅原子的方法 | |
| CN102468162A (zh) | Nmos晶体管的制作方法 | |
| CN102446716B (zh) | 一种减小半导体器件热载流子注入损伤的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |