CN104424367B - 一种优化寄存器控制信号的工艺映射方法及集成电路 - Google Patents
一种优化寄存器控制信号的工艺映射方法及集成电路 Download PDFInfo
- Publication number
- CN104424367B CN104424367B CN201310369420.2A CN201310369420A CN104424367B CN 104424367 B CN104424367 B CN 104424367B CN 201310369420 A CN201310369420 A CN 201310369420A CN 104424367 B CN104424367 B CN 104424367B
- Authority
- CN
- China
- Prior art keywords
- door
- register
- signal
- input terminal
- multiple selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及一种优化寄存器控制信号的工艺映射方法及集成电路，其中，所述方法包括：对用户设计进行寄存器传输级综合，得到寄存器的门级网表；把至少一个寄存器的控制信号通过组合逻辑映射到寄存器的输入端，使含不同控制信号的寄存器布局在同一LE里。本发明可使拥有较多独立控制信号的寄存器布局在同一个PLB中，降低独立的控制信号的数量，提高布线的成功率。
Description
技术领域
本发明涉及FPGA，具体涉及到FPGA硬件架构中的一种工艺映射。
背景技术
在许多FPGA（Field－Programmable Gate Array，即现场可编程门阵列）的硬件架构中，通常会将一个PLB（Programmable Logic Block,即可编程逻辑模块）中的一组寄存器共享相同的控制信号（使能/复位/置位），因此在布局布线时，必须拥有相同的控制信号的寄存器才能放在同一个PLB当中，对于拥有较多独立控制信号的寄存器的大型设计而言，布局时必须将其分散到不同的PLB当中，从而使布局的结果相当松散，进而会增加布线时的复杂度，降低布线的成功率。甚至于对于独立的控制信号过多的设计而言，在布局阶段就会失败。
设计一种在逻辑综合阶段减少独立的控制信号的数量来提升布局布线成功率的方法，以消除该寄存器原先的使能/同步置位/同步复位信号，降低独立的控制信号的数量，是亟待解决的问题。
发明内容
本发明的目的是提供一种在逻辑综合阶段减少独立的控制信号的数量来提升布局布线成功率的工艺映射方法及集成电路，以解决在大型设计下，拥有较多独立控制信号的寄存器在布局时控制信号分散，布局结果松散，复杂性较大的问题。
为实现上述目的，本发明提供了一种优化寄存器控制信号的工艺映射方法及集成电路，通过添加一部分组合逻辑的方式来消除该寄存器原先的使能/同步置位/同步复位信号，从而达到降低独立的控制信号的数量的目的。
在第一方面，本发明提供了一种优化寄存器控制信号的工艺映射方法，包括：对用户设计进行寄存器传输级综合，得到寄存器的门级网表；把至少一个寄存器的控制信号通过组合逻辑映射到寄存器的输入端，使含不同控制信号的寄存器布局在同一LE里。
在第二方面，本发明提供了一种优化寄存器控制信号的集成电路，包括：LE，包括多个寄存器，用作逻辑运算的组合逻辑电路，将原属于多个寄存器中的一个寄存器的控制信号映射到该寄存器的输入端。
本发明解决了现有技术下拥有较多独立控制信号的寄存器的大型设计布局结果松散、复杂度较高的问题，使用了较少的通用器件，实现了寄存器控制信号的优化，提高了布局布线的成功率。
附图说明
图1为本发明中优化寄存器控制信号的工艺映射方法流程图；
图2为本发明实施例1中一个LE中寄存器共享使能信号示意图；
图3a-b为本发明实施例1中含使能信号的寄存器控制信号的优化方案示意图；
图4为本发明实施例2中含同步复位信号的寄存器控制信号的优化方案示意图；
图5为本发明实施例3中含同步置位信号寄存器控制信号的优化方案示意图；
图6为本发明实施例4中含使能信号和同步复位信号寄存器控制信号的优化方案示意图；
图7为本发明实施例5中含使能信号和同步置位信号寄存器控制信号的优化方案示意图；
图8为本发明实施例6中含使能信号、同步复位信号和同步置位信号寄存器控制信号的优化方案示意图。
具体实施方式
图1是本发明中一种优化寄存器控制信号的工艺映射方法流程图。该方法包括以下步骤：
在步骤100，对用户设计进行寄存器传输级综合，得到寄存器的门级网表。RTL（Register-transfer Level）,即寄存器传输级，RTL模型写法中的语句与实际寄存器的结构模型之间存在直接映射关系，寄存器传输级综合就是把RTL写法映射到具体的器件上，实现等价的功能；门级网表是在具体的工艺下（比如smic0.13um logic G）下具体器件（比如标准单元）来实现RTL的功能。例如，在RTL中，Y=A+C；那么在门级网表中就会变成：smic0.13um logic G下有一个标准单元OR2X2,其输入为A，C，其输出为Y。
在步骤101，对寄存器的控制信号源进行汇总，统计对应的线网扇出，当扇出小于一定的数值（比如100）时，说明寄存器中独立的控制信号的数量过多，需要对寄存器的控制信号进行优化。
需要说明的是，这个一定的数值会因不同的芯片架构而有所不同，即使在相同的芯片架构下，根据不同的布局布线算法或者不同的用户设计，其合理的取值也是不确定的，通常是针对某个特定架构的芯片根据布局布线的历史经验给出一个大致的数值作为参考。
在步骤110，把至少一个寄存器的控制信号通过组合逻辑映射到寄存器的输入端，使含不同控制信号的寄存器布局在同一LE里。
其中，所述控制信号包括使能信号、同步复位信号和同步置位信号，且该控制信号高电平有效。
在步骤111，将所述组合逻辑映射在LE的查找表LUT里。
下面结合图2对图1的具体实施步骤做进一步的说明。
在FPGA（现场可编程门阵列）中一个基本逻辑块PLB（可编程逻辑模块）下，包括一个LE（Logic Element,即逻辑单元）和Xbar，其中，一个LE又包括4个LP（Logic Parcel，即逻辑包）。在一个实施例中，组合逻辑包括多路选择器，在具体的LP中，组合逻辑位于Muxes(multiplexer,即多路复用器)单元，其又和3个4输入LUT（Look-Up Table，查找表）即LUT0，LUT40和LUT41连接，LUT可以实现和逻辑电路相同的功能，每个LUT相当于有4条线地址的RAM，当用户通过原理图或者HDL语言描述一个逻辑电路后，FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（结果）事先写入RAM中，这样每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容并输出即可。在图2中，LE中的全部8个寄存器共享同一个使能信号。
下面结合图3-图8，对优化寄存器控制信号的具体实施方法做具体的描述。图3a-b是本发明实施例1中含使能信号的寄存器控制信号的优化方案示意图。
其中，位于LE1中的寄存器1中含有使能信号En1，位于LE2中的寄存器2含有使能信号En2，它们的时钟信号相同，使能信号不同，组合逻辑包括多路选择器，给寄存器中添加多路选择器。其中，将使能信号连接到多路选择器的数据选择端，，将数据输入信号连接至多路选择器的输入端，寄存器的输出端连接至多路选择器的又一输入端，当使能信号无效时，寄存器可以保持原来的状态；多路选择器的输出端连接至寄存器的输入端，位于不同的LE中的含有使能信号的寄存器，通过添加多路选择器的方式可以布局在同一个LE中。
图4是本发明实施例2中含有同步复位信号的寄存器控制信号的优化方案示意图。
其中，寄存器中的控制信号包括同步复位信号Rst1和Rst2，组合逻辑包括与门和非门，将同步复位信号取反(可以是连接非门)后，和数据输入信号一起连接至与门的输入端，将与门的输出端连接至寄存器的输入端，位于不同的LE中的含有同步复位信号的寄存器，通过添加非门和与门的方式可以布局在同一个LE中。
图5是本发明实施例3中含有同步置位信号的寄存器控制信号的优化方案示意图。
其中，寄存器中的控制信号为同步置位信号Set1和Set2，组合逻辑包括或门，将同步置位信号和数据输入信号连接至或门的输入端，将或门的输出端连接至寄存器的输入端，位于不同的LE中的含有同步置位信号的寄存器，通过添加非门和与门的方式可以布局在同一个LE中。
图6是本发明实施例4中含有使能信号En和同步复位信号的寄存器控制信号的优化方案示意图。其中，寄存器中的控制信号为使能信号En和同步复位信号Rst，组合逻辑包括多路选择器、与门和非门，将使能信号连接至多路选择器的数据选择端，将数据输入信号连接至多路选择器的输入端，将多路选择器的又一输入端连接至寄存器的输出端，将同步复位信号经非门后连接至与门的第一输入端，多路选择器的输出端连接至与门的第二输入端，将与门的输出端连接至寄存器的输入端。位于不同的LE中的含有使能信号En和同步复位信号Rst的寄存器，通过添加多路选择器、与门和非门的方式可以布局在同一个LE中。
图7是本发明实施例5中含有使能信号和同步置位信号的寄存器控制信号的优化方案示意图。其中，寄存器的控制信号为使能信号En和同步置位信号Set,组合逻辑包括多路选择器和或门，将使能信号连接至多路选择器的数据选择端，将多路选择器的又一输入端连接至寄存器的输出端，将同步置位信号连接至或门的第一输入端，多路选择器的输出端连接至或门的第二输入端，将或门的输出端连接至寄存器的输入端。位于不同的LE中的含有使能信号和同步置位信号的寄存器，通过添加多路选择器和或门的方式可以布局在同一个LE中。
图8是本发明实施例6中含有使能信号、同步复位信号和同步置位信号的寄存器控制信号的优化方案示意图。其中，寄存器的控制信号为使能信号En、同步复位信号Rst和同步置位信号Set,组合逻辑包括多路选择器、非门、与门和或门，将使能信号连接到多路选择器的数据选择端，数据输入信号连接至多路选择器的数据输入端，将多路选择器的又一输入端连接至寄存器的输出端，将同步置位信号连接至或门的第一输入端，多路选择器的输出端连接至或门的第二输入端，将同步复位信号经非门后连接至与门的第一输入端，将或门的输出端连接至与门的第二输入端，与门的输出端连接至寄存器的输入端。位于不同的LE中的含有使能信号、同步复位信号和同步置位信号的寄存器，通过添加多路选择器、非门、与门和或门的方式可以布局在同一个LE中。
需要说明的是，在FPGA芯片中，可以通过芯片上已有的查找表资源来实现所添加的组合逻辑的功能。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种优化寄存器控制信号的工艺映射方法，包括：
步骤a,对用户设计进行寄存器传输级综合，得到寄存器的门级网表；
步骤b，把至少一个寄存器的控制信号通过组合逻辑映射到寄存器的输入端，使含不同控制信号的寄存器布局在同一LE里；
在所述步骤a之后包括：
步骤c，对寄存器中的控制信号源进行汇总，当扇出小于阈值时，执行步骤b；
在所述步骤b之后包括：
步骤d，将所述组合逻辑映射在LE的查找表里；
当控制信号包括使能信号时，组合逻辑包括多路选择器，所述步骤b包括将使能信号连接至多路选择器的数据选择端，将数据输入信号连接至多路选择器的输入端，寄存器的输出端连接至多路选择器的又一输入端，多路选择器的输出端连接至寄存器的输入端；
当控制信号包括同步复位信号时，组合逻辑包括与门和非门，所述步骤b包括将取反后的同步复位信号及数据输入信号连接至与门的输入端，将与门的输出端连接至寄存器的输入端；
当控制信号包括同步置位信号时，组合逻辑包括或门，所述步骤b包括将同步置位信号和数据输入信号连接至或门的输入端，将或门的输出端连接至寄存器的输入端；
当控制信号包括使能信号和同步复位信号时，组合逻辑包括多路选择器、与门和非门，所述步骤b包括将使能信号连接至多路选择器的数据选择端，将多路选择器的又一输入端连接至寄存器的输出端，将同步复位信号经非门后连接至与门的第一输入端，多路选择器的输出端连接至与门的第二输入端，将与门的输出端连接至寄存器的输入端；
当控制信号包括使能信号和同步置位信号时，组合逻辑包括多路选择器和或门，所述步骤b包括将使能信号连接至多路选择器的数据选择端，将多路选择器的又一输入端连接至寄存器的输出端，将同步置位信号连接至或门的第一输入端，多路选择器的输出端连接至或门的第二输入端，将或门的输出端连接至寄存器的输入端；
当控制信号包括使能信号、同步复位信号和同步置位信号时，组合逻辑包括多路选择器、非门、与门和或门，所述步骤b包括将使能信号连接至多路选择器的数据选择端，将多路选择器的又一输入端连接至寄存器的输出端，将同步置位信号连接至或门的第一输入端，多路选择器的输出端连接至或门的第二输入端，将同步复位信号经非门后连接至与门的第一输入端，将或门的输出端连接至与门的第二输入端，与门的输出端连接至寄存器的输入端。
2.一种优化寄存器控制信号的集成电路，包括：LE，包括多个寄存器，用作逻辑运算的组合逻辑电路，将原属于多个寄存器中的一个寄存器的控制信号映射到该寄存器的输入端；
所述寄存器中的控制信号源进行汇总，当扇出小于阈值时,将原属于多个寄存器中的一个寄存器的控制信号映射到该寄存器的输入端；
所述组合逻辑映射在LE的查找表里；
当所述控制信号是使能信号时，所述组合逻辑包括多路选择器；使能信号耦合至多路选择器的数据选择端，多路选择器的又一输入端连接至寄存器的输出端，多路选择器的输出端连接至寄存器的输入端；
当所述控制信号是同步复位信号时，所述组合逻辑包括与门、非门，同步复位信号经非门后与数据输入信号连接至与门的输入端，将与门的输出端连接至寄存器的输入端；
当所述控制信号是同步置位信号时，所述组合逻辑包括或门；将同步置位信号和数据输入信号连接至或门的输入端，将或门连接至寄存器的输入端；
当所述控制信号是使能信号和同步复位信号时，所述组合逻辑包括多路选择器、非门和与门；将使能信号耦合至多路选择器的数据选择端，将多路选择器的又一输入端连接至寄存器的输出端，将同步复位信号经非门后连接至与门的第一输入端，多路选择器的输出端连接至与门的第二输入端，将与门的输出端连接至寄存器的输入端；
当所述控制信号是使能信号和同步置位信号时，所述组合逻辑包括多路选择器和或门；将使能信号耦合至多路选择器的数据选择端，将多路选择器的又一输入端连接至寄存器的输出端，将同步置位信号连接至或门的第一输入端，多路选择器的输出端连接至或门的第二输入端，将或门的输出端连接至寄存器的输入端；
当所述控制信号是使能信号、同步复位信号和同步置位信号时，所述组合逻辑包括多路选择器、或门、非门和与门；将使能信号耦合至多路选择器的输入端，将多路选择器的又一输入端连接至寄存器的输出端，将同步置位信号连接至或门的第一输入端，多路选择器的输出端连接至或门的第二输入端，将同步复位信号经非门后连接至与门的第一输入端，将或门的输出端连接至与门的第二输入端，与门的输出端连接至寄存器的输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310369420.2A CN104424367B (zh) | 2013-08-22 | 2013-08-22 | 一种优化寄存器控制信号的工艺映射方法及集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310369420.2A CN104424367B (zh) | 2013-08-22 | 2013-08-22 | 一种优化寄存器控制信号的工艺映射方法及集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104424367A CN104424367A (zh) | 2015-03-18 |
| CN104424367B true CN104424367B (zh) | 2019-03-08 |
Family
ID=52973321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310369420.2A Active CN104424367B (zh) | 2013-08-22 | 2013-08-22 | 一种优化寄存器控制信号的工艺映射方法及集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104424367B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105680847B (zh) * | 2016-03-03 | 2019-02-12 | 深圳市紫光同创电子有限公司 | 一种fpga电路及其设计方法 |
| CN106372363A (zh) * | 2016-09-27 | 2017-02-01 | 北京深维科技有限公司 | 一种基于现场可编程门阵列芯片的工艺映射方法 |
| CN111199133B (zh) * | 2019-12-27 | 2023-09-15 | 成都锐成芯微科技股份有限公司 | 一种自动布线绕线的方法 |
| CN111311505B (zh) * | 2020-01-19 | 2022-06-21 | 苏州浪潮智能科技有限公司 | 一种同步握手电路以及图像滤波器 |
| CN112926283B (zh) * | 2021-04-09 | 2023-09-15 | 成都海光集成电路设计有限公司 | 用于集成电路的布局设计方法及装置、设备和存储介质 |
| CN113919254B (zh) * | 2021-11-13 | 2022-05-31 | 奇捷科技(深圳)有限公司 | 寄存器传输级信号映射构建方法、装置、设备和存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237465B1 (en) * | 2004-03-25 | 2012-08-07 | Altera Corporation | Omnibus logic element for packing or fracturing |
| US8402408B1 (en) * | 2003-05-27 | 2013-03-19 | Altera Corporation | Register retiming technique |
| CN103258066A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格（北京）科技有限公司 | 逻辑簇的布局方法 |
| CN103258566A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格（北京）科技有限公司 | 一种采用移位链的集成电路 |
| CN103259523A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格（北京）科技有限公司 | 一种加法链优化的方法和采用该加法链的集成电路 |
-
2013
- 2013-08-22 CN CN201310369420.2A patent/CN104424367B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8402408B1 (en) * | 2003-05-27 | 2013-03-19 | Altera Corporation | Register retiming technique |
| US8237465B1 (en) * | 2004-03-25 | 2012-08-07 | Altera Corporation | Omnibus logic element for packing or fracturing |
| CN103258066A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格（北京）科技有限公司 | 逻辑簇的布局方法 |
| CN103258566A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格（北京）科技有限公司 | 一种采用移位链的集成电路 |
| CN103259523A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格（北京）科技有限公司 | 一种加法链优化的方法和采用该加法链的集成电路 |
Non-Patent Citations (2)
| Title |
|---|
| PAM MAP:AN ARCHITECTURE-INDEPENDENT LOGIC BLOCK MAPPING ALGORITHM FOR SRAM-BASED FPGAS;Yun Shao等;《Programmable Logic,2009.SPL.5th Southern Conference》;20090512;第15-19页 |
| 针对一种多模式逻辑单元结构FPGA的工艺映射;张琨等;《计算机辅助设计与图形学学报》;20091015;第21卷(第10期);第1375-1380页 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104424367A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104424367B (zh) | 一种优化寄存器控制信号的工艺映射方法及集成电路 | |
| CN102184148B (zh) | 一种基于fpga的at96总线控制器ip核及其构建方法 | |
| CN102831273B (zh) | 包含双边沿触发器的数字集成电路设计方法 | |
| CN107852379A (zh) | 用于现场可编程门阵列的定向二维路由器和互连网络、以及所述路由器和网络的其他电路和应用 | |
| US9543956B2 (en) | Systems and methods for configuring an SOPC without a need to use an external memory | |
| CN105680848B (zh) | 基于区域时钟的优化fpga芯片布局的方法 | |
| Höppner et al. | An energy efficient multi-Gbit/s NoC transceiver architecture with combined AC/DC drivers and stoppable clocking in 65 nm and 28 nm CMOS | |
| CN203520396U (zh) | 一种优化寄存器控制信号的集成电路 | |
| CN105874714A (zh) | 支持多模式可配置的六输入查找表结构和fpga器件 | |
| CN109656856A (zh) | 利用fpga实现非复用总线与复用总线互联装置及方法 | |
| CN103123658A (zh) | 一种可编程逻辑阵列ip核及其系统集成方法 | |
| CN105404728A (zh) | 一种基于fpga芯片多控制信号的布局方法 | |
| CN105718679B (zh) | 一种fpga的资源布局方法及装置 | |
| CN105760558A (zh) | Fpga芯片中多输入查找表的布局方法 | |
| CN110018654A (zh) | 细粒度可编程时序控制逻辑模块 | |
| US7646217B2 (en) | Programmable logic device with serial interconnect | |
| US11586572B2 (en) | Field programmable gate array and communication method | |
| US8659318B1 (en) | Systems and methods for implementing tristate signaling by using encapsulated unidirectional signals | |
| CN104750648B (zh) | 基于双线总线的单向通讯控制装置及方法 | |
| CN105045756B (zh) | 一种串口数据处理方法及系统 | |
| CN105874713B (zh) | 一种可扩展可配置的逻辑元件和fpga器件 | |
| CN201993640U (zh) | 一种基于fpga的at96总线控制器ip核 | |
| CN109766293A (zh) | 连接芯片上fpga和人工智能模块的电路和系统芯片 | |
| Malipatil et al. | Design and analysis of 10 port router for network on chip (NoC) | |
| CN207720100U (zh) | 一种cpld双边沿触发器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |