CN104409506B - 量子点场效应晶体管及制作方法、阵列基板和检测装置 - Google Patents
量子点场效应晶体管及制作方法、阵列基板和检测装置 Download PDFInfo
- Publication number
- CN104409506B CN104409506B CN201410707496.6A CN201410707496A CN104409506B CN 104409506 B CN104409506 B CN 104409506B CN 201410707496 A CN201410707496 A CN 201410707496A CN 104409506 B CN104409506 B CN 104409506B
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum dot
- effect transistor
- contact layer
- schottky contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明的实施例提供一种量子点场效应晶体管及制作方法、阵列基板和检测装置，涉及半导体技术领域，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。该量子点场效应晶体管包括：形成在衬底上的上势垒层，还包括：肖特基接触层，其中：所述肖特基接触层设置在所述上势垒层上，与所述上势垒层的中间区域对应的位置处；所述肖特基接触层的材料为金属材料；所述上势垒层上与所述肖特基接触层对应的区域的一侧为源区，另一侧为漏区。本发明应用与半导体器件制作技术中。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及量子点场效应晶体管及制作方法、阵列基板和检测装置。
背景技术
量子点、量子线等具有限制作用的纳米结构，是当今固体物理和器件工程研究的一个热点。其中具有零维电子/空穴限制作用的量子点由于其无论在物理还是器件领域均具有重要作用，因而引起了广泛的关注。其应用前景包括非线性传输、改进激光器和探测器的性能、实现高密度半导体存储器等。
目前现有技术中的利用量子点实现的场效应晶体管中一般都需要在上势垒层上制作帽层，后续在形成源区和漏区的时候需要先使用掩膜板采用刻蚀工艺刻蚀掉上势垒层凹槽处的帽层，然后在进行湿法刻蚀形成源区和漏区。这样，现有技术中的这种结构需要进行两次刻蚀工艺才可以形成源区和漏区，制作工艺较多，从而使得生产成本增加。
发明内容
本发明的实施例提供一种量子点场效应晶体管及制作方法、阵列基板和检测装置，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种量子点场效应晶体管，所述量子点场效应晶体管包括：形成在衬底上的上势垒层，其特征在于，所述量子点场效应晶体管还包括：肖特基接触层，其中：
所述肖特基接触层设置在所述上势垒层上，与所述上势垒层的中间区域对应的位置处；
所述肖特基接触层的材料为金属材料；
所述上势垒层上与所述肖特基接触层对应的区域的一侧为源区，另一侧为漏区。
可选的，所述量子点场效应晶体管还包括：欧姆接触层，其中：
所述欧姆接触层设置在所述源区和漏区上。
可选的，所述量子点场效应晶体管还包括形成在所述衬底上的间隔层，其中：
所述间隔层的材料为铝镓砷。
可选的，所述量子点场效应晶体管还包括形成在所述间隔层下，且紧邻所述间隔层的掺杂层，其中：
所述间隔层与所述掺杂层之间形成有第一沟道层；
所述第一沟道层的材料为砷化镓。
可选的，所述肖特基接触层的材料为：镍与铬的合金、铜或者金。
可选的，所述肖特基接触层的厚度为10～50nm。
可选的，所述欧姆接触层的材料为砷化镓与硅的混合物。
第二方面，提供一种量子点场效应晶体管的制作方法，所述方法包括：
在衬底上依次形成应力缓冲层、掺杂层、间隔层、第二沟道层、下势垒层、量子点层和上势垒层；
在所述上势垒层上形成源区、漏区和肖特基接触层；
所述肖特基接触层的材料为金属材料。
可选的，所述在所述上势垒层上形成源区、漏区和肖特基接触层，包括：
在所述上势垒层上形成一层覆盖所述上势垒层的金属薄膜；
采用光刻定义图形，通过湿法刻蚀工艺处理所述金属薄膜，在所述上势垒层上与所述上势垒层中间区域对应的位置形成肖特基接触层，同时在所述上势垒层上与所述肖特基接触层对应区域的两侧形成所述源区和漏区。
可选的，所述方法还包括：
以所述肖特基接触层为掩膜采用离子注入工艺，在所述源区和漏区上形成欧姆接触层。
可选的，所述方法还包括：
在所述间隔层与所述掺杂层之间形成第一沟道层。
可选的，所述肖特基接触层的材料为镍与铬的合金、铜或者金。
可选的，所述肖特基接触层的厚度为10～50nm。
可选的，所述欧姆接触层的材料为砷化镓与硅的混合物。
第三方面，提供一种阵列基板，所述阵列基板包括第一方面所述的任一量子点场效应晶体管。
第四方面，提供一种检测装置，所述检测装置包括第三方面所述的阵列基板。
本发明的实施例提供的量子点场效应晶体管及制作方法、阵列基板和检测装置，通过采用金属材料在量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种量子点场效应晶体管的结构示意图；
图2为本发明的实施例提供的另一种量子点场效应晶体管的结构示意图；
图3为本发明的实施例提供的又一种量子点场效应晶体管的结构示意图；
图4为本发明的另一实施例提供的一种量子点场效应晶体管的结构示意图；
图5为本发明的实施例提供的一种量子点场效应晶体管的制作方法的流程示意图；
图6为本发明的实施例提供的另一种量子点场效应晶体管的制作方法的流程示意图。
附图标记：1-衬底；2-上势垒层；3-肖特基接触层；4-源区；5-漏区；6-应力缓冲层；7-掺杂层；8-间隔层；9-第二沟道层；10-下势垒层；11-量子点层；12-欧姆接触层；13-第一沟道层；14-第一电极；15-第二电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种量子点场效应晶体管，参照图1所示，该量子点场效应晶体管包括：形成在衬底1上的上势垒层2和肖特基接触层3，其中：
肖特基接触层3设置在上势垒层2上，与上势垒层2的中间区域对应的位置处。
肖特基接触层3的材料为金属材料。
上势垒层2上与肖特基接触层3对应的区域的一侧为源区4，另一侧为漏区5。
其中，如图1中所示，该量子点场效应晶体管还包括：形成在衬底1上的应力缓冲层6，形成在应力缓冲层6上的掺杂层7，形成在掺杂层7上的间隔层8，形成在间隔层8上的第二沟道层9，形成在第二道层9上的下势垒层10以及形成在下势垒层10上的量子点层11。
具体的，应力缓冲层可以形成一层或者多层，应力缓冲层的材料可以为半导体材料；掺杂层采用AlGaAs调制掺杂结构，掺杂浓度1×1018/cm3，所掺杂质为Si，掺杂层的目的是为第二沟道层提供二维电子气2DEG；第二沟道层的材料一般为不掺杂的GaAs，为2DEG所在层，第二沟道层厚度为20nm；下势垒层的材料为不掺杂AlAs，其作用是避免先前生长的调制掺杂结构对量子点充电，同时还可以提高量子点对电子/空穴的限制能力，该下势垒层的厚度为5nm-20nm；量子点层：通常先生长2nm的GaAs然后再通过S-K模式生长自组织的InAs量子点；上势垒层的材料为不掺杂的AlGaAs，其作用是给量子点层提供势垒限制，厚度约为60nm。
本发明的实施例提供的量子点场效应晶体管，通过采用金属材料在量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
进一步，参照图2所示，该量子点场效应晶体管还包括：欧姆接触层12，其中：
欧姆接触层12设置在源区4和漏区5上。
欧姆接触层12的材料为砷化镓与硅的混合物。
其中，欧姆接触层可以是通过将Ga、As和Si离子注入源区和漏区，之后经过Ga、As和Si离子之间的反应后形成的掺杂有杂质的GaAs。在欧姆接触层中掺杂Si离子，可以进一步增强后续形成的第一电极和第二电极与欧姆接触层的欧姆接触性能。
其中，间隔层8的材料为铝镓砷。
采用铝镓砷形成的间隔层的势垒层更高，可以有效的阻挡电子迁移，提高形成的晶体管的电学特性。
进一步，参照图3所示，该量子点场效应晶体管还包括：第一沟道层13，其中：
第一沟道层13设置在间隔层8与掺杂层7之间。
第一沟道层13的材料为砷化镓。
具体的，第一沟道层的厚度小于20nm，增加第一沟道层之后，第一沟道层与掺杂层可以作为调制掺杂层，形成调制掺杂结构，在实现高浓度的同时保证电子的高迁移率。
其中，肖特基接触层3的材料为：镍与铬的合金、铜或者金。
如图4中所示，在源区上形成有第一电极14，在漏区上形成有第二电极15。
具体的，本实施例中在上势垒层上形成肖特基接触层，这样在形成源区和漏区的时候只需要一次湿法刻蚀即可以实现，之后在源区和漏区上形成第一电极和第二电极的同时可以形成第三电极，由于肖特基接触层采用金属材料制成，因此可以将该层位于源区和漏区中间的部分作为第三电极，无需额外制作第三电极，进一步减少了制作工艺，降低了生产成本。其中，第一电极可以是源极，第二电极可以是漏极，第三电极可以是栅极。如图4中所示，在形成第一电极和第二电极之后，可以对形成的第一电极和第二电极进行退火工艺处理，使得第一电极和第二电极的合金直达第二沟道层，形成场效应晶体管的导电沟道通路。
本发明的实施例提供的量子点场效应晶体管，通过采用金属材料在量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
本发明的实施例提供一种量子点场效应晶体管的制作方法，参照图5所示，该方法包括以下步骤：
101、在衬底上依次形成应力缓冲层、掺杂层、间隔层、第二沟道层、下势垒层、量子点层和上势垒层。
具体的，可以采用分子束外延或金属有机化学汽象淀积的方法及电子束蒸发技术依次形成应力缓冲层、掺杂层、间隔层、第二沟道层、下势垒层、量子点层和上势垒层。
102、采用金属材料在上势垒层上形成源区、漏区和肖特基接触层。
其中，肖特基接触层的厚度为10～50nm。
本发明的实施例提供的量子点场效应晶体管的制作方法，通过采用金属材料在量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
本发明的实施例提供一种量子点场效应晶体管的制作方法，参照图6所示，该方法包括以下步骤：
201、在衬底上依次形成应力缓冲层、掺杂层、第一沟道层、间隔层、第二沟道层、下势垒层、量子点层和上势垒层。
具体的，可以采用分子束外延或金属有机化学汽象淀积的方法及电子束蒸发技术依次形成应力缓冲层、掺杂层、第一沟道层、间隔层、第二沟道层、下势垒层、量子点层和上势垒层。
202、在上势垒层上形成一层覆盖上势垒层的金属薄膜。
具体的，可以采用磁控溅射的方法在上势垒层形成厚度在10～50nm之间的金属薄膜。
203、采用光刻定义图形，通过湿法刻蚀工艺处理金属薄膜，在上势垒层上与上势垒层中间区域对应的位置形成肖特基接触层，同时在上势垒层上与肖特基接触层对应区域的两侧形成源区和漏区。
其中，肖特基接触层的材料为镍与铬的合金、铜或者金。
位于源区和漏区中间的肖特基接触层可以作为第三电极(栅电极)。其中，栅电极的长度可以根据实际需要确定。若量子点场效应晶体管作为电学器件可以适当加长栅电极的长度以提高栅电极对量子点的控制能力；若量子点场效应晶体管作为光学响应器件，可制作窄栅，以提高光响应效率。
204、以肖特基接触层为掩膜采用离子注入工艺，在源区和漏区上形成欧姆接触层。
其中，欧姆接触层的材料为砷化镓与硅的混合物。
205、采用各向异性湿法腐蚀工艺对器件进行隔离，形成单个器件。
206、采用光刻和电子束蒸发技术在单个器件的源区上制作第一电极，在漏区上制作第二电极，在肖特基接触层上形成第三电极。
具体的，在形成第一电极和第二电极之后可以在N2气氛保护下420℃退火20～25s，优选为20s，在源区和漏区形成欧姆接触，并使形成第一电极和第二电极的合金直达第二沟道层，形成场效应晶体管的导电沟道通路。
207、在第一电极、第二电极和第三电极的引线区形成加厚金属。
本发明的实施例提供的量子点场效应晶体管的制作方法，通过采用金属材料在量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
本发明的实施例提供一种阵列基板，该阵列基板包括图1～4对应的实施例提供的任一量子点场效应晶体管。
本发明的实施例提供的阵列基板，通过采用金属材料在阵列基板中的量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
本发明的实施例提供一种检测装置，该检测装置包括本发明实施例中提供的阵列基板，该检测装置可以是半导体激光器、光探测器等器件。
本发明的实施例提供的检测装置，通过采用金属材料在检测装置中的量子点场效应晶体管的上势垒层，且与上势垒层的中间区域对应的位置形成肖特基接触层，这样在后续制作工序中直接用光刻定义图形，采用湿法刻蚀工艺就可以形成源区和漏区，只需要一步工艺即可以形成源区和漏区，解决了现有技术中形成源区和漏区需要多次刻蚀的问题，减少了制作工艺，降低了生产成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种量子点场效应晶体管，所述量子点场效应晶体管包括：形成在衬底上的上势垒层，其特征在于，所述量子点场效应晶体管还包括：肖特基接触层，其中：
所述肖特基接触层设置在所述上势垒层上，与所述上势垒层的中间区域对应的位置处；
所述肖特基接触层的材料为金属材料；
所述上势垒层上与所述肖特基接触层对应的区域的一侧为源区，另一侧为漏区；
所述量子点场效应晶体管还包括形成在所述衬底上的间隔层；
所述量子点场效应晶体管还包括形成在所述间隔层下，且紧邻所述间隔层的掺杂层，其中：所述间隔层与所述掺杂层之间形成有第一沟道层；所述第一沟道层的材料为砷化镓。
2.根据权利要求1所述的量子点场效应晶体管，其特征在于，所述量子点场效应晶体管还包括：欧姆接触层，其中：
所述欧姆接触层设置在所述源区和漏区上。
3.根据权利要求1或2所述的量子点场效应晶体管，其特征在于，所述间隔层的材料为铝镓砷。
4.根据权利要求1或2所述的量子点场效应晶体管，其特征在于，
所述肖特基接触层的材料为：镍与铬的合金、铜或者金。
5.根据权利要求1或2所述的量子点场效应晶体管，其特征在于，
所述肖特基接触层的厚度为10～50nm。
6.根据权利要求2所述的量子点场效应晶体管，其特征在于，
所述欧姆接触层的材料为砷化镓与硅的混合物。
7.一种量子点场效应晶体管的制作方法，其特征在于，所述方法包括：
在衬底上依次形成应力缓冲层、掺杂层、间隔层、第二沟道层、下势垒层、量子点层和上势垒层；
在所述上势垒层上形成源区、漏区和肖特基接触层；
所述肖特基接触层的材料为金属材料；
所述方法还包括：在所述间隔层与所述掺杂层之间形成第一沟道层；所述第一沟道层的材料为砷化镓。
8.根据权利要求7所述的方法，其特征在于，所述在所述上势垒层上形成源区、漏区和肖特基接触层，包括：
在所述上势垒层上形成一层覆盖所述上势垒层的金属薄膜；
采用光刻定义图形，通过湿法刻蚀工艺处理所述金属薄膜，在所述上势垒层上与所述上势垒层中间区域对应的位置形成肖特基接触层，同时在所述上势垒层上与所述肖特基接触层对应区域的两侧形成所述源区和漏区。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
以所述肖特基接触层为掩膜采用离子注入工艺，在所述源区和漏区上形成欧姆接触层。
10.根据权利要求7或8所述的方法，其特征在于，
所述肖特基接触层的材料为镍与铬的合金、铜或者金。
11.根据权利要求7或8所述的方法，其特征在于，
所述肖特基接触层的厚度为10～50nm。
12.根据权利要求9所述的方法，其特征在于，
所述欧姆接触层的材料为砷化镓与硅的混合物。
13.一种阵列基板，其特征在于，所述阵列基板包括权利要求1～6任一所述的量子点场效应晶体管。
14.一种检测装置，其特征在于，所述检测装置包括权利要求13所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410707496.6A CN104409506B (zh) | 2014-11-27 | 2014-11-27 | 量子点场效应晶体管及制作方法、阵列基板和检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410707496.6A CN104409506B (zh) | 2014-11-27 | 2014-11-27 | 量子点场效应晶体管及制作方法、阵列基板和检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409506A CN104409506A (zh) | 2015-03-11 |
| CN104409506B true CN104409506B (zh) | 2017-10-17 |
Family
ID=52647121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410707496.6A Active CN104409506B (zh) | 2014-11-27 | 2014-11-27 | 量子点场效应晶体管及制作方法、阵列基板和检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409506B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190320524A1 (en) * | 2018-04-13 | 2019-10-17 | GM Global Technology Operations LLC | Pcba with point field detector and magnetic shielding array located on same side of a conductor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997029A (zh) * | 2009-08-26 | 2011-03-30 | 中国科学院半导体研究所 | 高迁移率量子点场效应晶体管及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4116722B2 (ja) * | 1998-12-28 | 2008-07-09 | 富士通株式会社 | 量子半導体記憶装置および量子半導体記憶装置の読み出し方法 |
| JP2003234358A (ja) * | 2002-02-12 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| GB2469961B (en) * | 2007-02-27 | 2011-05-18 | Toshiba Res Europ Ltd | A photon detector |
-
2014
- 2014-11-27 CN CN201410707496.6A patent/CN104409506B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101997029A (zh) * | 2009-08-26 | 2011-03-30 | 中国科学院半导体研究所 | 高迁移率量子点场效应晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409506A (zh) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210159337A1 (en) | Three dimensional vertically structured electronic devices | |
| US8710550B2 (en) | Semiconductor device with hetero-junction bodies | |
| US9269775B2 (en) | Tunneling devices and methods of manufacturing the same | |
| TWI643339B (zh) | 半導體結構及其形成方法 | |
| CN109524460B (zh) | 高空穴移动率晶体管 | |
| KR102088706B1 (ko) | 금속 소스/드레인 기반 전계효과 트랜지스터 및 이의 제조방법 | |
| TWI604604B (zh) | 互補金氧半場效電晶體及其製備方法 | |
| US9515144B2 (en) | Fin-type graphene device | |
| US20170200833A1 (en) | Three dimensional vertically structured misfet/mesfet | |
| CN101997029B (zh) | 高迁移率量子点场效应晶体管及其制作方法 | |
| CN106601804A (zh) | 场效应晶体管及其制备方法 | |
| KR102523769B1 (ko) | 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법 | |
| CN108064419A (zh) | 薄膜晶体管和薄膜晶体管的制备方法和阵列基板 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| CN106601786A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| JP2014053418A (ja) | 半導体装置 | |
| CN104409506B (zh) | 量子点场效应晶体管及制作方法、阵列基板和检测装置 | |
| CN103855022A (zh) | 鳍式场效应晶体管的形成方法 | |
| JPH0480964A (ja) | 半導体装置 | |
| TWI676290B (zh) | 高電子移動率電晶體及其形成方法 | |
| US20180053858A1 (en) | Thin film transistor and method of manufacturing the same, and display device | |
| KR101668445B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US11757045B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101367989B1 (ko) | Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET. | |
| KR101541529B1 (ko) | 그래핀 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |