CN104362851A - 一种dc-dc转换器控制系统 - Google Patents

Abstract

本发明公开一种DC-DC转换器控制系统，包括模数转换器ADC、控制逻辑、DPWM单元以及驱动单元；模数转换器ADC与DC-DC转换器输出采样点连接，模数转换器ADC与控制逻辑连接，控制逻辑与DPWM单元相连，DPWM单元的输出端与驱动单元相连接。本发明对DC-DC转换器的输出电压采样监控得到误差信号；通过对误差信号进行控制逻辑运算，得到占空比信号；进而通过DPWM单元得到开关控制信号；驱动单元提高开关控制信号的驱动能力，进而控制DC-DC转换器功率管的导通及关断，使得DC-DC转换器的输出在输入电压和负载变化时，能够迅速稳定到规定值，具有小的过冲电压和短恢复时间，以确保系统良好的动态性能。

Description

一种DC-DC转换器控制系统

技术领域

本发明涉及一种DC-DC转换器，特别涉及一种DC-DC转换器控制系统。

背景技术

科技迅速发展的今天，消费电子产品与人们的日常生活工作越来越息息相关。然而，这就导致电子器件与系统对电源性能提出了更高更全面的要求。由于传统的线性电源转换效率低、发热量大的致命缺点，具有高效率的开关电源被越来越广泛地采用。

开关电源的核心结构是DC-DC转换器，DC-DC转换器的控制方法直接影响着电子器件与系统运行的稳定性。数字控制以其可移植性高、控制方式灵活、片外元件少、设计周期短等优点，逐步成为学者和商家的新宠儿。在数字电源发展的过程中，动态响应性能受到越来越多的关注。因为开关电源的输入电压和负载不断变化会造成开关电源输出的大幅度波动，如果波动导致输出电压超过电子设备能够安全工作的范围，那么电子设备的寿命将大大折损。

发明内容

本发明的目的在于克服上述现有技术的缺陷，提供一种能够提高DC-DC转换器动态性能的控制系统，其能优化开关电源的动态性能，进而保障消费电子产品工作于安全的工作电压条件的DC-DC转换器控制系统。

为解决上述问题，本发明采取的技术方案为：

包括用于采集DC-DC转换器输出电压的模数转换器ADC、用于处理数字误差信号的控制逻辑、产生开关控制信号的DPWM单元以及驱动单元；

所述的模数转换器ADC的输入端与DC-DC转换器的输出采样点连接，模数转换器ADC的输出端与控制逻辑的输入端连接，控制逻辑的输出端与DPWM单元的输入端相连，DPWM单元的输出端与驱动单元相连接；

所述的控制逻辑对模数转换器ADC采集的数字误差信号进行如下处理：

当数字误差信号小于阈值时，采用预测控制，占空比信号为：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]；

当数字误差信号大于等于阈值时，采用非线性控制，占空比信号为：

D[k]＝1；

其中，D[k]是占空比信号,y[k]、y[k-1]、y[k-2]和y[k-3]分别是第k、k-1、k-2和k-3个周期进行PPID运算得到的结果。

所述的DC-DC转换器采用降压型转换电路，该降压型转换电路包括开关管MP、开关管MN、电感L、电容C、负载R_L、分压电阻R₁和R₂；

其中，开关管MP的源极接直流电源V_DC；开关管MP和开关管MN的栅极均接驱动单元；开关管MP和开关管MN的漏极均接电感L的一端；电感L的另一端、电容C的一个极板以及负载R_L的一端均接在电路节点201上；开关管MN的源极、电容C的另一个极板以及负载R_L的另一端均接地；在负载R_L两端并联有相互串联的分压电阻R₁和R₂，且电阻R₁的输出端接模数转换器ADC。

所述的开关管MP为PMOS管，开关管MN为NMOS管。

所述的模数转换器ADC为5位延时线模数转换器ADC，该5位延时线模数转换器ADC包括比较器、延时链、检测控制逻辑、电流补偿模块和译码器；

所述的检测控制逻辑包括第一D触发器、第二D触发器、异或门和或非门，其中，第一D触发器的Q端分别接或非门和异或门的B端，第二D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

所述的比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接二号比较器的正相输入端且均与锯齿波V_SAW连接，一号比较器的反相输入端和二号比较器的反相输入端分别接基准电压V_REF1和V_REF2，二号比较器的反相输入端还接有采样电压V_SAM，一号比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和译码器的使能端，且译码器还与延时链相连；

所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D触发器的D端，第N-1个延时单元的输出端接第一D触发器的D端，第1至第N-1个延时单元的输出端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连；

所述的DPWM单元包括1阶ΣΔ调制电路、延时链、检测控制逻辑、电流补偿模块以及多路选择器；

所述的检测控制逻辑包括第三D触发器、第四D触发器、异或门和或非门，其中，第三D触发器的Q端分别接或非门和异或门的B端，第四D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第四D触发器的D端，第N-1个延时单元的输出端接第三D触发器的D端；且第1至第N个延时单元还与电流补偿模块相连；

其中，1阶ΣΔ调制电路包括6个D触发器、6个顺次连接的全加器，第六个全加器的输出端与5个顺次连接的半加器的输入端连接，5个半加器的S端均与多路选择器相连，多路选择器与第1至第N-1个延时单元的输出端连接；

每个D触发器的Q端和D端分别与其相对应的全加器的A端和S端连接，每个D触发器的信号端均与时钟信号相连接。

所述的电流补偿模块为电流镜。

所述的模数转换器ADC的采样时钟频率是DPWM单元时钟频率的4倍。

当数字误差信号小于阈值时，采用预测控制的方法为：

1)先对得到的数字误差信号进行以二级微分为预测原理的PPID运算，得到y[k]，该PPID运算满足下式：

y[k]＝K_p(e[k]-e[k-1])+K_d(e[k]-2e[k-1]+e[k-2])+K_ie[k]+K_j(e[k]-3e[k-1]+3e[k-2]-e[k-3])其中，K_p是比例系数，K_i是积分系数，K_d是微分系数，K_j是二阶微分系数；e[k]、e[k-1]、e[k-2]和e[k-3]分别是第k、k-1、k-2和k-3个周期的数字误差信号；

2)对得到的PPID运算输出信号进行线性外推预测运算，得占空比信号为：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]。

所述的阈值为13。

与现有技术相比，本发明具有以下有益效果：

本发明在对DC-DC转换器的输出电压进行采样监控的基础上得到误差信号；通过对采样的误差信号进行控制逻辑运算，得到占空比信号；进而通过DPWM单元得到开关控制信号；驱动单元提高开关控制信号的驱动能力，以控制DC-DC转换器功率管的导通及关断；由此使得DC-DC转换器的输出在输入电压和负载变化时，能够迅速稳定到规定值，具有小的过冲电压和短的恢复时间，以确保系统良好的动态性能。

附图说明

图1为本发明的原理框图；

图2为本发明的DC-DC转换器功率级电路图；

图3为本发明的模数转换器ADC电路图及信号波形；

图4为本发明的DPWM单元图；

图5为本发明的控制逻辑框图；

其中，图3(a)为模数转换器ADC电路图，

图3(b)为时钟信号CLK1和CLK2延时图，

图3(c)为延时链各输出之间的关系图。

具体实施方式

以下结合附图对本发明做进一步详细说明。

参见图1-5，本发明的一种DC-DC转换器控制系统，包括用于采集DC-DC转换器输出电压的模数转换器ADC、用于处理模数转换器ADC采集的数字误差信号的控制逻辑、产生开关控制信号的DPWM单元以及驱动单元；

模数转换器ADC的输入端与DC-DC转换器的输出采样点连接，模数转换器ADC的输出端与控制逻辑的输入端连接，控制逻辑的输出端与DPWM单元的输入端相连，DPWM单元的输出端与驱动单元相连接。

本发明的DC-DC转换器采用降压型转换电路，也适用于升压型转换电路和升降压型转换电路，该降压型转换电路包括开关管MP、开关管MN、电感L、电容C、负载R_L、采样分压电阻R₁和R₂；

其中，开关管MP的源极接直流电源V_DC；开关管MP和开关管MN的栅极均接驱动单元，开关管MP和开关管MN的漏极均接电感L的一端；电感L的另一端、电容C的一个极板以及负载R_L的一端均接在电路节点201上；开关管MN的源极、电容C的另一个极板以及负载R_L的另一端均接地；在负载R_L两端并联有相互串联的采样分压电阻R₁和R₂，且输出采样点接模数转换器ADC，其中，开关管MP为PMOS管，开关管MN为NMOS管。

模数转换器ADC为5位延时线模数转换器ADC，该5位延时线模数转换器ADC包括比较器、延时链、检测控制逻辑、电流补偿模块和译码器；

检测控制逻辑包括第一D触发器、第二D触发器、异或门和或非门，其中，第一D触发器的Q端分别接或非门和异或门的B端，第二D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接二号比较器的正相输入端且均与给定的锯齿波V_SAW连接，一号比较器的反相输入端和二号比较器的反相输入端分别接基准电压V_REF1和V_REF2，二号比较器的反相输入端还接有输入电压V_SAM，一号比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和译码器的使能端，且译码器还与延时链相连；

延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D触发器D端，第N-1个延时单元的输出端接第一D触发器的D端，第1至第N-1个延时单元的输出端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连。

DPWM单元包括1阶ΣΔ调制电路、延时链、检测控制逻辑、电流补偿模块以及多路选择器；

检测控制逻辑包括第三D触发器、第四D触发器、异或门和或非门，其中，第三D触发器的Q端分别接或非门和异或门的B端，第四D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第四D触发器的D端，第N-1个延时单元的输出端接第三D触发器的D端；且第1至第N个延时单元还与电流补偿模块相连；

其中，1阶ΣΔ调制电路包括6个D触发器、6个顺次连接的全加器，第六个全加器的输出端与5个顺次连接的半加器的输入端连接，5个半加器的S端均与多路选择器相连，多路选择器与第1至第N-1个延时单元的输出端连接；

每个D触发器的Q端和D端分别与其相对应的全加器的A端和S端连接，每个D触发器的信号端均与时钟信号相连接，本发明采用的电流补偿模块为电流镜，模数转换器ADC的采样时钟频率是DPWM单元时钟频率的4倍。

控制逻辑对模数转换器ADC采集的数字误差信号进行如下处理：

当数字误差信号小于阈值时，采用预测控制，得占空比信号为：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]

其中，D[k]是占空比信号,y[k]、y[k-1]、y[k-2]和y[k-3]分别是第k、k-1、k-2和k-3个周期进行PPID运算得到的结果；

当误差信号大于等于阈值时，采用非线性控制，得占空比信号为：D[k]＝1。

当数字误差信号小于阈值时，采用预测控制的方法为：

1)先对得到的数字误差信号进行以二级微分为预测原理的PPID运算，得到_y[k]，该PPID运算满足下式原理：

y[k]＝K_p(e[k]-e[k-1])+K_d(e[k]-2e[k-1]+e[k-2])+K_ie[k]+K_j(e[k]-3e[k-1]+3e[k-2]-e[k-3])其中，K_p是比例系数，K_i是积分系数，K_d是微分系数，K_j是二阶微分系数；e[k]、e[k-1]、e[k-2]和e[k-3]分别是第k、k-1、k-2和k-3个周期的数字误差信号；

2)对得到的PPID运算输出信号进行线性外推预测运算，得占空比信号为：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]

参见图2，本发明的DC-DC转换器功率级电路图，对功率级充放电的过程分别进行分析。用R_E表示MP导通电阻和电感寄生电阻之和，R_C表示电容等效电阻、R_L表示负载电阻。假设电感上的电流用i_L表示，电容上的电压用V₁表示，V_DC与V_OUT分别表示输入与输出电压。则可以列写P管导通时DC-DC转换器功率级的等效方程式：

$C=\frac{{\mathrm{dV}}_1}{\mathrm{dt}}=i_L-\frac{V_{\mathrm{OUT}}}{R_L}$

$L\frac{{\mathrm{di}}_L}{\mathrm{dt}}=V_{\mathrm{DC}}-V_{\mathrm{OUT}}-i_L{R}_E$

$V_{\mathrm{OUT}}=(i_L-\frac{V_{\mathrm{OUT}}-V_1}{R_c})R_L$

类似地，可以列写N管导通时DC-DC转换器功率级的等效方程式：

$C=\frac{{\mathrm{dV}}_1}{\mathrm{dt}}=i_L-\frac{V_{\mathrm{OUT}}}{R_L}$

$L\frac{{\mathrm{di}}_L}{\mathrm{dt}}={-V}_{\mathrm{OUT}}-i_L{R}_E$

$V_{\mathrm{OUT}}=(i_L-\frac{V_{\mathrm{OUT}}-V_2}{R_C})R_L$

参见图3，为本发明的模数转换器ADC电路图及信号波形；模数转换器ADC为5位延时线模数转换器ADC，包括比较器、延时链、检测控制逻辑、电流补偿模块和译码器；

检测控制逻辑包括第一D触发器、第二D触发器、异或门和或非门，其中，第一D触发器的Q端分别接或非门和异或门的B端，第二D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接二号比较器的正相输入端且均与给定的锯齿波V_SAW连接，一号比较器的反相输入端和二号比较器的反相输入端分别接基准电压V_REF1和V_REF2，二号比较器的反相输入端还接有采样电压V_SAM，一号比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和译码器的使能端，且译码器还与延时链相连；

延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D触发器的D端，第N-1个延时单元的输出端接第一D触发器的D端，第1至第N-1个延时单元的输出端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连。

比较器与延时链均采用常用结构；检测控制逻辑由D触发器、异或门和或非门实现；电流补偿模块为电流镜；译码器采用由D触发器和与或非门构成的结构。检测控制逻辑和电流补偿模块能够调节延时链各个延时单元的延时，以保障模数转换器ADC能正确工作。此模数转换器ADC工作时有两个状态：校准过程和量化过程。在校准过程，锯齿波V_SAW与给定的基准电压V_REF1和V_REF2比较，得到时钟信号CLK₁和CLK₂。时钟信号CLK₁和CLK₂之间的固定延时T_D反映了ADC的量化范围V_REF2-V_REF1(如图3(b))。CMP1和CMP2是比较器。在量化过程中，锯齿波V_SAW与采样电压V_SAM比较，得到新的时钟信号CLK₂，CLK₁保持不变。时钟信号CLK₁和CLK₂上升沿之间的延时随着V_SAM的值而变化，于是延时链在CLK₂的检测下得到不同的数字码，译码器输出不同的结果，进而完成量化工作。延时链输出的关系必须满足：使第(N+1)周期的时钟上升沿位于第N周期内第32个延时单元的输出d32的上升沿和第33个延时单元的输出d33的上升沿之间(如图3(c))。

比较器CMP2在校准和量化过程中重复使用。

图4为本发明的DPWM单元图；整个DPWM单元由1阶ΣΔ调制电路、延时链、检测控制逻辑、电流补偿模块和多路选择器组成。1阶ΣΔ调制电路包括6个全加器、5个半加器、6个D触发器。1阶ΣΔ调制电路实现将11位数字信号压缩为5位数字信号的功能，进而调控多路选择器得到输出信号。对于1阶ΣΔ调制电路，当每个时钟上升沿到来时，D触发器会将上一周期的低6位信号采样并与当前时钟周期低6位信号送入6位加法器中。如果D5位的加法器存在进位便会附加至高5位，从而实现了误差累计。

正常工作情况下，1阶ΣΔ调制电路的输出S4-S0为{D10,D9,D8,D7,D6}或{D10,D9,D8,D7,D6}+1'b1。延时链的作用和目的类似于延时线ADC中的延时链，延时单元也是为了将各自的输入延迟1/32个时钟周期并向后传递，产生具有不同相位的脉冲信号。检测控制逻辑和电流补偿模块用来调节每个延时单元的延时时间，其工作原理与ADC中相应的模块相同。

图5为本发明的控制逻辑框图。ADC采样后得到数字误差信号e[k]，然后将其与给定的阈值比较，如果误差信号小于阈值，采用预测控制。先对其进行以二阶微分为预测原理的PPID运算，得到y[k]，该PPID运算满足下式：

y[k]＝K_p(e[k]-e[k-1])+K_d(e[k]-2e[k-1]+e[k-2])+K_ie[k]+K_j(e[k]-3e[k-1]+3e[k-2]-e[k-3])本实例中取K_p＝1.6，K_d＝16，K_i＝0.16，K_j＝4。

然后，每个系统周期采样4次，可得到四个连续的PPID运算后的y[k]、y[k-1]、y[k-2]、y[k-3]，对4个信号做线性外推预测得到占空比信号：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]

进一步地，如果误差信号不小于阈值，采用非线性控制。使占空比信号为：

D[k]＝1

采用结合了非线性控制与预测控制(二阶微分为预测原理的PPID和线性外推相结合)的策略能够更及时地控制DC-DC转换器功率级中开关管的通断，以获得更小的过冲和更短的恢复时间，从而实现良好的动态性能。

Claims (9)

1.一种DC-DC转换器控制系统，其特征在于：包括用于采集DC-DC转换器输出电压的模数转换器ADC、用于处理数字误差信号的控制逻辑、产生开关控制信号的DPWM单元以及驱动单元；

所述的模数转换器ADC的输入端与DC-DC转换器的输出采样点连接，模数转换器ADC的输出端与控制逻辑的输入端连接，控制逻辑的输出端与DPWM单元的输入端相连，DPWM单元的输出端与驱动单元相连接；

所述的控制逻辑对模数转换器ADC采集的数字误差信号进行如下处理：

当数字误差信号小于阈值时，采用预测控制，占空比信号为：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]；

当数字误差信号大于等于阈值时，采用非线性控制，占空比信号为：

D[k]＝1；

其中，D[k]是占空比信号,y[k]、y[k-1]、y[k-2]和y[k-3]分别是第k、k-1、k-2和k-3个周期进行PPID运算得到的结果。

2.根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的DC-DC转换器采用降压型转换电路，该降压型转换电路包括开关管MP、开关管MN、电感L、电容C、负载R_L、分压电阻R₁和R₂；

其中，开关管MP的源极接直流电源V_DC；开关管MP和开关管MN的栅极均接驱动单元；开关管MP和开关管MN的漏极均接电感L的一端；电感L的另一端、电容C的一个极板以及负载R_L的一端均接在电路节点(201)上；开关管MN的源极、电容C的另一个极板以及负载R_L的另一端均接地；在负载R_L两端并联有相互串联的分压电阻R₁和R₂，且电阻R₁的输出端接模数转换器ADC。

3.根据权利要求2所述的一种DC-DC转换器控制系统，其特征在于：所述的开关管MP为PMOS管，开关管MN为NMOS管。

4.根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的模数转换器ADC为5位延时线模数转换器ADC，该5位延时线模数转换器ADC包括比较器、延时链、检测控制逻辑、电流补偿模块和译码器；

所述的检测控制逻辑包括第一D触发器、第二D触发器、异或门和或非门，其中，第一D触发器的Q端分别接或非门和异或门的B端，第二D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

所述的比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接二号比较器的正相输入端且均与锯齿波V_SAW连接，一号比较器的反相输入端和二号比较器的反相输入端分别接基准电压V_REF1和V_REF2，二号比较器的反相输入端还接有采样电压V_SAM，一号比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和译码器的使能端，且译码器还与延时链相连；

所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D触发器的D端，第N-1个延时单元的输出端接第一D触发器的D端，第1至第N-1个延时单元的输出端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连。

5.根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的DPWM单元包括1阶ΣΔ调制电路、延时链、检测控制逻辑、电流补偿模块以及多路选择器；

所述的检测控制逻辑包括第三D触发器、第四D触发器、异或门和或非门，其中，第三D触发器的Q端分别接或非门和异或门的B端，第四D触发器的Q端分别接或非门和异或门的A端；异或门和或非门的输出端均与电流补偿模块相连接；

所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第四D触发器的D端，第N-1个延时单元的输出端接第三D触发器的D端；且第1至第N个延时单元还与电流补偿模块相连；

其中，1阶ΣΔ调制电路包括6个D触发器、6个顺次连接的全加器，第六个全加器的输出端与5个顺次连接的半加器的输入端连接，5个半加器的S端均与多路选择器相连，多路选择器与第1至第N-1个延时单元的输出端连接；

每个D触发器的Q端和D端分别与其相对应的全加器的A端和S端连接，每个D触发器的信号端均与时钟信号相连接。

6.根据权利要求4或5所述的一种DC-DC转换器控制系统，其特征在于：所述的电流补偿模块为电流镜。

7.根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的模数转换器ADC的采样时钟频率是DPWM单元时钟频率的4倍。

8.根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：

当数字误差信号小于阈值时，采用预测控制的方法为：

1)先对得到的数字误差信号进行以二阶微分为预测原理的PPID运算，得到y[k]，该PPID运算满足下式：

y[k]＝K_p(e[k]-e[k-1])+K_d(e[k]-2e[k-1]+e[k-2])+K_ie[k]+K_j(e[k]-3e[k-1]+3e[k-2]-e[k-3])其中，K_p是比例系数，K_i是积分系数，K_d是微分系数，K_j是二阶微分系数；e[k]、e[k-1]、e[k-2]和e[k-3]是第k、k-1、k-2和k-3个周期的数字误差信号；

2)对得到的PPID运算输出信号进行线性外推预测运算，得占空比信号为：

D[k]＝y[k]+y[k-1]+y[k-2]-2*y[k-3]。

9.根据权利要求1或8所述的一种DC-DC转换器控制系统，其特征在于：所述的阈值为13。