CN104348458A - 时序电路 - Google Patents

时序电路 Download PDF

Info

Publication number
CN104348458A
CN104348458A CN201310317149.8A CN201310317149A CN104348458A CN 104348458 A CN104348458 A CN 104348458A CN 201310317149 A CN201310317149 A CN 201310317149A CN 104348458 A CN104348458 A CN 104348458A
Authority
CN
China
Prior art keywords
electronic switch
signal
south bridge
bridge chip
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310317149.8A
Other languages
English (en)
Inventor
周海清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Electronics Tianjin Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Electronics Tianjin Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Electronics Tianjin Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Electronics Tianjin Co Ltd
Priority to CN201310317149.8A priority Critical patent/CN104348458A/zh
Priority to US14/340,768 priority patent/US9041441B2/en
Publication of CN104348458A publication Critical patent/CN104348458A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6242—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only and without selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Abstract

一种时序电路包括第一至第九电阻及第一至第五电子开关。所述时序电路可以确保集成南桥芯片输出的第一及第二信号以及输入集成南桥芯片的第三信号之间的时序以确保计算机正常进入或退出深度睡眠状态。

Description

时序电路
技术领域
本发明涉及一种时序电路。
背景技术
为了节能，计算机设计有一种深度睡眠状态，在该状态下计算机或服务器的功耗非常低，集成南桥芯片输出的第一及第二信号以及输入集成南桥芯片的第三信号用于控制计算机进入或退出深度睡眠状态，所述多个控制信号之间有着严格的时序关系，进入深度睡眠状态时，第一至第三信号均需要从高电平变为低电平，并且时序上第二信号早于第三信号，第三信号早于第一信号；退出深度睡眠时，第一至第三信号均需要从低电平变为高电平，并且时序上第一信号早于第二信号，第二信号早于第三信号。第一信号及第二信号之间的时序由集成南桥芯片自动控制，而第三信号是由外界输入集成南桥芯片，如果无法保证第三信号与第一及第二信号之间的时序可能导致计算机或服务器工作异常。
发明内容
鉴于此，有必要提供一种时序电路用于确保集成南桥芯片输出的第一及第二信号以及输入集成南桥芯片的第三信号之间的时序，使得计算机正常进入或退出深度睡眠状态。
一种时序电路，包括：
第一至第九电阻；
第一至第五电子开关；
第一至第三信号端以及第一至第二电压输入端；所述第一信号端通过第一电阻连接于第一电子开关的第一端，第一电子开关的第二端接地，第一电子开关的第三端通过第二电阻连接于第一电压输入端，第一电子开关的第三端还连接于第二电子开关的第二端，第二电子开关的第一端通过第三电阻连接于第二信号端，第二电子开关的第三端通过第四电阻连接于第一电压输入端，第二电子开关的第三端还连接于第三电子开关的第一端，第三电子开关的第二端接地，第三电子开关的第三端通过第五电阻连接于第一电压输入端，第三电子开关的第三端还连接于第四电子开关的第二端，第四电子开关的第一端连接于第五电子开关的第三端，第四电子开关的第三端连接于第三信号端，第四电子开关的第三端还通过第六电阻连接于第一电压输入端，第五电子开关的第三端通过第七电阻连接于第一电压输入端，第五电子开关的第二端接地，第五电子开关的第一端通过第八电阻连接于第二电压输入端，第五电子开关的的第一端还通过第九电阻接地；其中第一至第五电子开关第一端接收低电平信号时电子开关截止，第一至第五电子开关第一端接收高电平信号时电子开关导通；当计算机进入深度睡眠状态时，第二电压输入端无电压输出，第二信号端输出低电平的第二信号，此时第二电子开关截止，第三电子开关导通，第四电子开关导通，集成南桥芯片通过第三信号端接收低电平的第三信号，间隔一定时间后所述集成南桥芯片通过第一信号端输出低电平的第一信号；计算机退出深度睡眠状态时，所述集成南桥芯片通过第一信号端输出高电平的第一信号，此时第一电子开关导通，间隔一定时间后所述集成南桥芯片通过第二信号端输出高电平的第二信号，此时第二电子开关导通，第三电子开关截止，第四电子开关截止，集成南桥芯片通过第三信号端接收高电平的第三信号。
上述时序电路可以确保集成南桥芯片输出的第一及第二信号以及输入集成南桥芯片的第三信号之间的时序以确保计算机正常进入或退出深度睡眠状态。
附图说明
图1为本发明时序电路较佳实施方式的电路图。
主要元件符号说明
时序电路 10
第一信号端 S1
第二信号端 S2
第三信号端 S3
第一电压输入端 V1
第二电压输入端 V2
电阻 R1-R9
电子开关 Q1-Q5
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图1，本发明时序电路10的较佳实施方式包括电阻R1-R9、电子开关Q1-Q5、第一至第三信号端S1-S3及第一及第二电压输入端V1、V2。所述第一信号端S1通过电阻R1连接于电子开关Q1的第一端，电子开关Q1的第二端接地，电子开关Q1的第三端通过电阻R2连接于第一电压输入端V1，电子开关Q1的第三端还连接于电子开关Q2的第二端。电子开关Q2的第一端通过电阻R3连接于第二信号端S2，电子开关Q2的第三端通过电阻R4连接于第一电压输入端V1，电子开关Q2的第三端还连接于电子开关Q3的第一端。电子开关Q3的第二端接地，电子开关Q3的第三端通过电阻R5连接于第一电压输入端V1，电子开关Q3的第三端还连接于电子开关Q4的第二端。电子开关Q4的第一端连接于电子开关Q5的第三端，电子开关Q4的第三端连接于第三信号端S3，电子开关Q4的第三端还通过电阻R6连接于第一电压输入端V1。电子开关Q5的第三端通过电阻R7连接于第一电压输入端V1，电子开关Q5的第二端接地，电子开关Q5的第一端通过电阻R8连接于第二电压输入端V2，电子开关Q5的的第一端还通过电阻R9接地。其中电子开关Q1-Q5的第一端接收低电平信号时电子开关截止，电子开关Q1-Q5的第一端接收高电平信号时电子开关导通。在本实施方式中，第一至第三信号端S1-S3均连接至计算机的集成南桥芯片。第一及第二电压输入端V1及V2均连接至计算机的主板电源，其中，第一电压输入端V1连接主板电源的备用电压端3V3_STBY，第二电压输入端V2连接主板电源的系统电压端5V_DUAL。所述集成南桥芯片输出第一及第二信号；所述时序电路10向所述集成南桥芯片输入第三信号，第一至第三信号均用于控制计算机进入或退出深度睡眠状态。本实施方式中，所述第一信号为睡眠信号，第二信号为报警信号，第三信号为电源确认信号。
使用时，当计算机进入深度睡眠状态时，第二电压输入端V2无电压输出，电子开关Q5截止，计算机的集成南桥芯片经第二信号端S2向时序电路10输入低电平的第二信号，此时电子开关Q2截止，电子开关Q3导通，电子开关Q4导通，集成南桥芯片通过第三信号端S3接收低电平的第三信号，间隔一定时间后所述集成南桥芯片通过第一信号端S1输出低电平的第一信号；即进入深度睡眠状态时，第一至第三信号均为低电平，并且时序上第二信号早于第三信号，第三信号早于第一信号。
当计算机退出深度睡眠状态时，所述集成南桥芯片通过第一信号端S1向时序电路10输入高电平的第一信号，此时电子开关Q1导通，间隔一定时间后所述集成南桥芯片通过第二信号端S2输出高电平的第二信号，此时电子开关Q2导通，电子开关Q3截止，电子开关Q4截止，集成南桥芯片通过第三信号端S3接收高电平的第三信号；即退出深度睡眠状态时，第一至第三信号均为高电平，并且时序上第一信号早于第二信号，第二信号早于第三信号。
本实施方式中，电子开关Q1-Q5为NPN三极管，电子开关第一端对应三极管的基极，电子开关的第二端对应三极管的发射极，电子开关的第三端对应三极管的集电极。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (4)

1.一种时序电路，包括：
南桥芯片，包括第一至第三信号端；
第一至第九电阻；
第一至第五电子开关；
南桥芯片的第一信号端通过第一电阻连接于第一电子开关的第一端，第一电子开关的第二端接地，第一电子开关的第三端通过第二电阻连接于第一电压输入端，第一电子开关的第三端还连接于第二电子开关的第二端，第二电子开关的第一端通过第三电阻连接于南桥芯片的第二信号端，第二电子开关的第三端通过第四电阻连接于第一电压输入端，第二电子开关的第三端还连接于第三电子开关的第一端，第三电子开关的第二端接地，第三电子开关的第三端通过第五电阻连接于第一电压输入端，第三电子开关的第三端还连接于第四电子开关的第二端，第四电子开关的第一端连接于第五电子开关的第三端，第四电子开关的第三端连接于第三信号端，第四电子开关的第三端还通过第六电阻连接于第一电压输入端，第五电子开关的第三端通过第七电阻连接于第一电压输入端，第五电子开关的第二端接地，第五电子开关的第一端通过第八电阻连接于第二电压输入端，第五电子开关的的第一端还通过第九电阻接地；其中第一至第五电子开关第一端接收低电平信号时电子开关截止，第一至第五电子开关第一端接收高电平信号时电子开关导通；当计算机进入深度睡眠状态时，第二电压输入端无电压输出，南桥芯片的第二信号端输出低电平的第二信号，此时第二电子开关截止，第三电子开关导通，第四电子开关导通，南桥芯片通过第三信号端接收低电平的第三信号，间隔设定时间后所述南桥芯片的第一信号端输出低电平的第一信号；计算机退出深度睡眠状态时，所述南桥芯片的第一信号端输出高电平的第一信号，此时第一电子开关导通，间隔设定时间后所述南桥芯片的第二信号端输出高电平的第二信号，此时第二电子开关导通，第三电子开关截止，第四电子开关截止，集成南桥芯片的第三信号端接收高电平的第三信号。
2.如权利要求1所述的时序电路，其特征在于：所述第一至第五电子开关为NPN三极管，电子开关第一端对应三极管的基极，电子开关的第二端对应三极管的发射极，电子开关的第三端对应三极管的集电极。
3.如权利要求1所述的时序电路，其特征在于：第一至第三信号端均连接至计算机的集成南桥芯片，所述集成南桥芯片输出第一及第二信号；所述时序电路向所述集成南桥芯片输入第三信号，所述第一信号为睡眠信号，第二信号为报警信号，第三信号为电源确认信号，所述第一至第三信号均用于控制计算机进入或退出深度睡眠状态。
4.如权利要求1所述的时序电路，其特征在于：第一及第二电压输入端均连接至计算机的主板电源，第一电压输入端连接主板电源的备用电压端3V3_STBY，第二电压输入端连接主板电源的系统电压端5V_DUAL。
CN201310317149.8A 2013-07-26 2013-07-26 时序电路 Pending CN104348458A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310317149.8A CN104348458A (zh) 2013-07-26 2013-07-26 时序电路
US14/340,768 US9041441B2 (en) 2013-07-26 2014-07-25 Sequence circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310317149.8A CN104348458A (zh) 2013-07-26 2013-07-26 时序电路

Publications (1)

Publication Number Publication Date
CN104348458A true CN104348458A (zh) 2015-02-11

Family

ID=52389975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310317149.8A Pending CN104348458A (zh) 2013-07-26 2013-07-26 时序电路

Country Status (2)

Country Link
US (1) US9041441B2 (zh)
CN (1) CN104348458A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438250C (zh) * 2005-03-05 2008-11-26 鸿富锦精密工业（深圳）有限公司 电子元件断电保护电路
CN200990055Y (zh) * 2006-12-22 2007-12-12 鸿富锦精密工业（深圳）有限公司 主板供电保护电路
CN201000602Y (zh) * 2007-01-05 2008-01-02 鸿富锦精密工业（深圳）有限公司 电脑关机节能电路
CN101256437A (zh) * 2007-02-27 2008-09-03 鸿富锦精密工业（深圳）有限公司 主板电压供电电路
CN201084140Y (zh) * 2007-03-06 2008-07-09 鸿富锦精密工业（深圳）有限公司 主板保护电路
CN100592244C (zh) * 2007-04-18 2010-02-24 鸿富锦精密工业（深圳）有限公司 主板电压监控装置
CN101414210B (zh) * 2007-10-19 2011-11-30 鸿富锦精密工业（深圳）有限公司 电源适配电路
CN101727159B (zh) * 2008-10-17 2012-08-29 鸿富锦精密工业（深圳）有限公司 供电控制电路
CN201781726U (zh) * 2010-08-06 2011-03-30 鸿富锦精密工业（深圳）有限公司 延时散热装置及其应用的电子设备
CN102541240A (zh) * 2010-12-14 2012-07-04 鸿富锦精密工业（深圳）有限公司 电脑关机节能提醒电路
CN102591437A (zh) * 2011-01-11 2012-07-18 鸿富锦精密工业（深圳）有限公司 驱动电路
CN104076899A (zh) * 2013-03-28 2014-10-01 鸿富锦精密电子(天津)有限公司 节能电路
CN104111718A (zh) * 2013-04-18 2014-10-22 鸿富锦精密电子(天津)有限公司 节能电路

Also Published As

Publication number Publication date
US20150028934A1 (en) 2015-01-29
US9041441B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
CN102856933A (zh) Usb充电电路
CN104298575A (zh) 主板调试电路
CN108183807A (zh) 服务器的远程控制系统
CN105703021B (zh) 低功耗待机的电池管理系统及电池管理系统唤醒方法
CN105607719A (zh) 时序控制电路
CN201497950U (zh) 主板电压输出电路
CN103576816A (zh) 开关机控制电路
CN204203947U (zh) 双屏异显同显的安卓终端
CN103546114A (zh) 根据从设备的上拉电压调整总线上拉电压的电路及其方法
CN104076899A (zh) 节能电路
CN202487118U (zh) 降低待机功耗的装置
CN105652994A (zh) 电压切换装置
CN105676986A (zh) 电子设备接口切换系统
CN204020594U (zh) 一种车载电瓶掉电检测电路和汽车
CN104635906A (zh) 硬盘节能电路
CN104348458A (zh) 时序电路
CN202995612U (zh) 一种单片机复位电路
CN204205704U (zh) 一种电源选择电路
CN105282653A (zh) 音频插入自动唤醒装置以及音频插入自动唤醒方法
CN103324126A (zh) 单片机控制延时继电器
CN104252216A (zh) 防漏电usb供电电路
CN103902009A (zh) 放电电路
CN204316478U (zh) Ttl电平串口开关电路
CN105739661A (zh) 电压转换电路
CN104424039A (zh) 保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211