CN104347583A - 半导体制造方法、掩模形成方法和半导体结构 - Google Patents

半导体制造方法、掩模形成方法和半导体结构 Download PDF

Info

Publication number
CN104347583A
CN104347583A CN201310328842.5A CN201310328842A CN104347583A CN 104347583 A CN104347583 A CN 104347583A CN 201310328842 A CN201310328842 A CN 201310328842A CN 104347583 A CN104347583 A CN 104347583A
Authority
CN
China
Prior art keywords
described metal
wiring layer
dielectric
metal
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310328842.5A
Other languages
English (en)
Inventor
曾梁英
袁泉
方大晟
王晓霞
张竞杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to CN201310328842.5A priority Critical patent/CN104347583A/zh
Priority to US14/328,760 priority patent/US9087880B2/en
Publication of CN104347583A publication Critical patent/CN104347583A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造方法、掩模形成方法和半导体结构。根据本发明的一个方面，提供了一种半导体制造方法，包括以下步骤：在半导体衬底上形成金属布线层，所述金属布线层包括电介质和位于所述电介质中的金属布线和金属填充；完全去除所述金属布线层中的所述金属填充以形成不具有所述金属填充的所述金属布线层。采用根据本发明实施例的技术方案，可以消除由金属填充导致的不利影响。

Description

半导体制造方法、掩模形成方法和半导体结构
技术领域
本发明通常涉及半导体制造领域；更具体而言，其涉及半导体制造方法、掩模形成方法和半导体结构。
背景技术
在集成电路（IC）制造工艺中，金属层用作布线和形成无源器件，诸如电感器和电容器等。图1示意性示出了用于具有填充的金属（例如，铜）层的工艺步骤，注意在图1和下面的描述中，将关注金属层和在金属层之间的电介质，诸如衬里沉积、金属种子层沉积以及晶片清洁的次级工艺步骤将被略去。假设工艺开始于上层过孔完成之后，如图1a）所示，制造金属（例如，铜）布线层的典型处理步骤为：在形成在半导体衬底上的诸如过孔层的金属互连层上生长诸如SiO2的电介质，如图1b）所示；在形成的电介质上施加光致抗蚀剂，如图1c）所示；使用第一掩模，通过曝光和显影来构图光致抗蚀剂以形成构图的抗蚀剂，该第一掩模具有用于形成金属布线层中的金属布线和金属填充的掩模图形，其中构图的抗蚀剂具有用于形成金属布线层中的金属布线和金属填充的开口，如图1d）所示；采用构图的抗蚀剂作为蚀刻掩模来蚀刻电介质从而在介质层中形成用于金属布线和金属填充的沟槽，如图1e）所示；去除光致抗蚀剂，如图1f）所示；在电介质层的上表面上和用于金属布线和金属填充的沟槽中沉积诸如铜的金属以填充沟槽，其中金属布线和金属填充还可以具有芯导体（例如，铜）以及在该芯导体的侧壁和底表面上的导电衬里层（例如，Ta/TaN），如图1g）所示；以及对沉积的金属进行抛光（例如，化学机械抛光，CMP）以从介质层的上表面去除过量的金属，从而使在沟槽中形成的金属布线和金属填充的上表面与电介质的上表面共面，完成金属布线层的制造，如图1h）所示。
其中，在如图1h）所示的抛光工艺期间，由于电介质和金属的材料不一样，密度不一样，化学机械研磨工艺容易导致金属或者电介质层出现凹陷。例如，图2示意性示出了上述情况。凹陷破坏了金属的形状，被多余去除的材料在后续工艺中被介质填充，造成该金属所在电路的电性参数发生改变（例如：金属阻值），甚至会破坏（断开）布线。此外，凹陷还影响其上方的层的几何形貌。
通常使用填充来解决上述问题。由浮置金属的小段构成的集群被设置在空白区域和低金属密度部分上，以便总金属密度保持在适宜的范围内，由此使整个晶片上的金属分布相对均匀。如图1h）所示，在过孔顶上的两段浮置金属便是填充。
金属填充一般由制造厂进行添加。图3示意性示出了一个实例。图3的左侧示出了由多个金属布线构成的所绘制的电路布局的一部分。图3的右侧示出了具有金属填充的处理后的布局。
对于几乎所有的IC，绘制的金属布线的金属密度通常不能满足抛光工艺的密度要求。在几乎所有商业IC中都可以发现对填充的使用。
使用填充能够使金属在芯片内的分布达到均匀。然而，填充同时也会产生一系列问题。
1）引入了从金属布线到邻近填充的寄生电容，该寄生电容对电路性能产生不利影响，例如，减慢信号传输以及耦合高频噪声。根据硬件测量结果，对于电感器而言，由垂直和水平邻近的填充引入的寄生电容的贡献占总寄生电容的20%。
2）为了精确提取并建模具有填充的布局的寄生效应，需要附加的技术开发资源和努力。开发者需要花费大量的时间来对填充进行建模，并且对于主流EDA工具而言，典型的容差为10%。由于紧张的日程，一些用户甚至会放弃对具有填充的电路进行仿真。
3）诸如品质因子（Q）和电感的电感器特性会因垂直和水平邻近的填充而急剧劣化。
4）在EM分析必须考虑大量的填充时，需要巨大的仿真付出。根据实际实例，填充使EM工具不能在合理的时间内输出结果。
5）填充是不可复制或重复的。换言之，当器件用于不同的布局中或设置在布局的不同位置中时，填充被以不同的方式设置。这使得上述问题更加严重，这是由于电路设计者和/或EDA工具难以建模填充在实际的硅晶片上如何表现。
用户不喜欢填充，并且50%的DRC规则放弃都与放弃填充要求有关。
因此，需要支持金属布线而没有任何填充的解决方案。
发明内容
根据本发明的一个方面，提供了一种半导体制造方法，包括以下步骤：在半导体衬底上形成金属布线层，所述金属布线层包括电介质和位于所述电介质中的金属布线和金属填充；完全去除所述金属布线层中的所述金属填充以形成不具有所述金属填充的所述金属布线层。
根据本发明的另一方面，提供了一种制造掩模的方法，包括以下步骤：获得集成电路金属布线层的布局设计，所述金属布线包括电介质和位于所述电介质中的金属布线和金属填充；通过识别所述金属填充的集群而限定所有包含所述金属填充的区域的边界，所述边界分别与所述金属布线和所述金属填充相间隔；在掩模基板上形成由所述边界限定的图形，以用于完全去除所述金属布线层中的所述金属填充从而形成不具有所述金属填充的所述金属布线层。
根据本发明的又一方面，提供了一种半导体结构，包括：半导体衬底；以及在所述半导体衬底上的金属布线层，所述金属布线层包括电介质和位于所述电介质中的金属布线，其中所述金属布线层完全不具有金属填充。
根据本发明实施例的上述方案可消除由金属填充导致的不利影响。
附图说明
通过下列详细描述并参考附图将更好地理解本发明的实施例，其中：
图1a）到1h）示意性示出用于制造的布线层的常规方法步骤的截面图；
图2示意性示出了因为高/低金属分布密度而在制造过程中导致的凹陷；
图3a）和3b）分别示意性示出了绘制的金属布线以及具有金属填充的处理后的布局；
图4a）和4b）分别示意性示出了金属填充集群的边界和附加掩模上的掩模图形；以及
图5a）到5g）示意性示出了根据本发明的实施例的用于去除金属填充的附加工艺步骤。
具体实施方式
参考在附图中示例并在随后的说明中详述的非限制性的实施例，更充分地解释了本发明的实施例及其各种特征和有利的细节。应该注意在附图中示例的特征不必按比例绘制。略去了对公知的部件和处理技术的说明以避免不必要地模糊本发明的实施例。这里所使用的实例仅仅旨在有助于理解实践本发明的实施例的方法，以及进一步使本领域的技术人员能够实践本发明的实施例。因此，不应将实例解释为限制本发明的实施例的范围。
用于解决上述由填充导致的问题的方案包括：
1）接地式填充：使金属填充接地，接地式金属填充的仅有的优点为可以简化对填充的EDA辅助,简化建模和EM仿真使得所有填充处在相同的电网络（接地网络）中。该方案对于减少寄生效应或改善器件性能而言没有任何帮助。
2）特殊的填充结构：在围绕金属布线的金属层和过孔层上的连续填充被分割为段或部分。
3）特殊的填充图形：替代常规的方形或矩形填充图形，使用菱形填充图形来减低寄生电容。
上述方案的缺点在于，不能真正地去除填充，因此不能从根本上消除填充对电路造成的不利影响，而仅是部分地减少这种不利影响。因此，在器件建模和EM仿真期间，设计者仍然需要考虑填充的影响。
下面将描述根据本发明实施例的用于完全去除布线层中的金属填充的方法。为了描述本发明实施例的目的，术语金属布线层应被理解为包含金属布线和/或过孔的层。
在本发明的实施例中，所采用的附加工艺步骤需要用于完全去除金属填充的附加掩模。本发明实施例从金属布线层中的金属布线和金属填充获得该附加掩模上的掩模图形。例如，图4示出了用于形成该附加掩模的一个实例。在图4a）中，灰色的带为金属布线，而黑色拼块为金属填充。由实线标记的每个拼块集群的边界由软件限定，该软件例如可以为用于设置填充图形的现有软件的一部分。该软件确保了边界分别与金属布线和金属填充相间隔。由此，布线层中的所有金属填充均位于相应边界的内部。由每个边界限定的掩模图形将被印刷在掩模基板上（如图4b）所示），产生的掩模将用于去除金属填充的工艺步骤，其中该掩模图形用于暴露金属布线层中的所有包含金属填充的区域，以便完全去除金属布线层中的金属填充。
根据本发明的一个实施例，本发明的方法例如以图1h）所示的结构作为初始结构，然而这并不对本发明构成任何限制。其中图1c）到1f）为用于制造金属布线层的第一光刻步骤。
现在，将参考图5详细描述根据本发明实施例的用于完全去除金属填充的方法。
图5示意性示出了用于去除金属填充的附加步骤。
具体而言，与图1c）相似，在图5a）中，通过旋涂等公知方法，在金属布线层上施加光致抗蚀剂以覆盖金属布线层中的电介质、金属布线以及金属填充的上表面。该光致抗蚀剂可以为本领域的正光致抗蚀剂或负光致抗蚀剂。
与图1d）相似，在图5b）中，采用本领域的常规抗蚀剂构图技术，构图（即，曝光并显影）抗蚀剂（例如，光致抗蚀剂）以形成构图的光致抗蚀剂，该构图的光致抗蚀剂具有暴露金属布线层中所有包含金属填充的区域的开口，其中该包含金属填充的区域例如包括金属填充以及邻近金属填充的电介质。该步骤可以使用本领域的常规光刻工艺完成。根据本发明的一个实施例，在该步骤中可以使用具有用于暴露金属布线层中的所有包含金属填充的区域的掩模图形的附加掩模，例如，图4b）所示的掩模。
与图1e）相似，在图5c）中，采用该构图的抗蚀剂作为蚀刻掩模，蚀刻金属布线层的暴露的电介质而保留金属填充，从而暴露由电介质围绕的金属填充的上表面和侧壁。例如可以采用本领域的常规湿法蚀刻技术、干法蚀刻技术（例如，RIE）或其组合来进行上述蚀刻步骤。
在图5d）中，采用本领域的公知的干法蚀刻、湿法蚀刻或其组合的方法来蚀刻金属布线层的暴露的诸如铜的金属填充以在金属布线层的电介质中形成沟槽。其中，对于该蚀刻步骤，可以使用常规CMOS工艺中的铜湿法蚀刻技术。根据本发明的一个实施例，在金属布线和金属填充包括芯导体和在芯导体的侧表面和底表面上的导电衬里层的情况下，可以采用单一步骤同时蚀刻芯导体和导电衬里，也可以采用分开的蚀刻步骤分别蚀刻芯导体和导电衬里。
与图1f）相似，在图5e）中，采用本领域公知的抗蚀剂去除技术，去除抗蚀剂层。
与图1b相似，在图5f）中，例如，采用本领域的常规沉积技术，在金属布线层上沉积诸如SiO2的附加电介质以填充通过去除布线层的含有金属填充的区域中的电介质和金属填充而形成的沟槽，其中，该附加的电介质可以与初始电介质相同或不同。
在图5g）中，采用本领域公知的抛光技术，例如，CMP抛光，或其他抛光技术对电介质的上表面进行抛光，从而形成本发明实施例的不具有金属填充的金属布线层。
根据本发明实施例的上述去除金属填充的方法，可以不劣化邻近金属填充的电介质。特别地，在蚀刻金属填充之后，进行电介质填充以及可选的退火，使得电介质的晶键更加紧密。
根据本发明的一个实施例，还包括在用电介质填充沟槽和/或对电介质进行抛光之后，使用本领域公知的退火技术对电介质进行退火。
在本发明的另一实施例中，替代蚀刻电介质，在图5b）示出的步骤之后，采用本领域的常规技术蚀刻金属填充以形成沟槽，之后执行图5e）到图5g）所示的步骤。根据本发明的一个实施例，在金属布线和金属填充包括芯导体和在芯导体的侧表面和底表面上的导电衬里层的情况下，可以采用单一步骤同时蚀刻芯导体和导电衬里，也可以采用分开的蚀刻步骤分别蚀刻芯导体和导电衬里。
其中上述图5a）到5e）描述的步骤为第二光刻步骤。
根据本发明实施例的技术方案，一旦制造完成具有填充的特定金属层，在制造下一层（典型地，用于将该金属层连接到较高金属层的过孔层）之前，采用附加工艺步骤去除所有金属填充并恢复层间电介质。
因此，根据本发明实施例的技术方案在以下方面优于上述方案：
1）完全消除了由金属填充引入的寄生电容和电阻；
2）由于不在需要提取器件与填充之间的寄生参数，因此显著减小了器件建模付出；
3）EM仿真变得更有效；
在EM仿真平台中仿真不具有金属填充的电感器仅花费小于10分钟的时长，然而对于具有金属填充的相同的电感器却需要花费24小时来完成EM仿真；
4）诸如电感器品质因子的器件性能改善了10%或更多；以及
5）由电路设计者提供的布局不会被制造厂修改。
另外，由于根据本发明实施例的方案完全消除了由金属填充所引入的关于制造与仿真之间的差别的不确定性。从设计者的角度，金属层中制造的图形与设计者绘制的一样。设计者不用担心在设计过程中的仿真、预测会与实际制造出的硬件存在差别。
由于根据本发明实施例的方法对整个电路内所有的冗余金属填充都进行全面的清除，从而完全去除冗余金属填充对于同一金属布线层内以及不同金属布线层的金属布线间的寄生影响：例如电感器性能受其下面多层冗余金属填充的影响，目前尚无公开的方法对此情况有效，而根据本发明实施例的方法却可以彻底解决电感器之下的冗余金属填充对电感器的不利影响。
发明人的研究表明，对于200mm晶片，上述附加工艺步骤的费用为每晶片10美元或更低，而每个晶片的售价却为约1000美元，从而具有成本优势。
为了理解本发明，以上给出了本发明的实施例的说明。应该理解本发明不限于这里所描述的具体实施例，现在各种修改、重组和替代将对于本领域的技术人员变得显而易见而不偏离本发明的范围。因此，旨在下列权利要求覆盖落入本发明的真正精神和范围内的所有这样的修改和改变。

Claims (19)

1.一种半导体制造方法，包括以下步骤：
在半导体衬底上形成金属布线层，所述金属布线层包括电介质和位于所述电介质中的金属布线和金属填充；
完全去除所述金属布线层中的所述金属填充以形成不具有所述金属填充的所述金属布线层。
2.根据权利要求1的方法，其中，完全去除所述金属布线层中的所述金属填充包括以下步骤：
去除所述金属布线层中的所有包含所述金属填充的区域中邻近所述金属填充的所述电介质；
去除所述包含所述金属填充的区域中的所述金属填充；
使用附加的电介质填充所述包含所述金属填充的区域中由于去除所述金属填充和所述电介质而形成的沟槽；以及
抛光所述附加的电介质。
3.根据权利要求1的方法，其中，完全去除所述金属布线层中的所述金属填充包括以下步骤：
去除所述金属布线层中的所有包含所述金属填充的区域中的所述金属填充以形成沟槽；
使用附加的电介质填充所述沟槽；以及
抛光所述附加的电介质。
4.根据权利要求2或3的方法，还包括对所述附加的电介质进行退火。
5.根据权利要求2或3的方法，其中，通过湿法蚀刻、干法蚀刻或其组合来去除所述金属填充。
6.根据权利要求2或3的方法，其中，所述电介质和所述附加的电介质包括二氧化硅以及所述金属包括铜。
7.根据权利要求2或3的方法，其中，所述金属布线和所述金属填充包括芯导体和在所述芯导体的侧表面和底表面上的导电衬里层。
8.根据权利要求7的方法，其中，所述芯导体包括铜，所述导电衬里层包括Ta或TaN。
9.根据权利要求7的方法，其中，去除所述金属填充包括同时去除所述芯导体和所述导电衬里层。
10.根据权利要求7的方法，其中，去除所述金属填充包括分别去除所述芯导体和所述导电衬里。
11.根据权利要求2的方法，其中去除所述电介质和所述金属填充包括以下步骤：
在所述金属布线层上施加抗蚀剂；
构图所述抗蚀剂以形成构图的抗蚀剂，所述构图的抗蚀剂具有暴露所述金属布线层中所有所述包含所述金属填充的区域的开口；
采用所述构图的抗蚀剂作为蚀刻掩模，蚀刻所述金属布线层的暴露的电介质而保留所述金属填充，从而暴露所述金属填充的上表面和侧壁；
蚀刻所述金属填充以在所述电介质中形成沟槽；
去除所述构图的抗蚀剂。
12.根据权利要求3的方法，其中去除所述金属填充包括以下步骤：
在所述金属布线层上施加抗蚀剂；
构图所述抗蚀剂以形成构图的抗蚀剂，所述构图的抗蚀剂具有暴露所述金属布线层中所有包含所述金属填充的区域的开口；
蚀刻所述金属填充以在所述电介质中形成沟槽；
去除所述构图的抗蚀剂。
13.根据权利要求1到3中任一项的方法，其中，形成所述金属布线层包括以下步骤：
在所述金属布线层上沉积所述电介质；
在所述电介质上施加抗蚀剂；
构图所述抗蚀剂以形成构图的抗蚀剂，所述构图的抗蚀剂具有用于形成所述金属布线层中的所述金属布线和所述金属填充的开口；
采用所述构图的抗蚀剂作为蚀刻掩模蚀刻所述电介质以在所述介质层中形成用于所述金属布线和所述金属填充的沟槽；
去除所述抗蚀剂；
在所述介质层的上表面上和所述沟槽中沉积所述金属以填充所述构槽；以及
抛光所述金属以形成所述金属布线层。
14.根据权利要求1到3中任一项的方法，其中，形成所述金属布线层包括使用第一掩模的第一光刻步骤，以及完全去除所述金属布线层中的所述金属填充包括使用第二掩模的第二光刻步骤，其中所述第一掩模具有用于形成所述金属布线层中的所述金属布线和所述金属填充的第一掩模图形，所述第二掩模具有用于完全去除所述金属布线层中的所述金属填充的第二掩模图形。
15.一种制造掩模的方法，包括以下步骤：
获得集成电路金属布线层的布局设计，所述金属布线包括电介质和位于所述电介质中的金属布线和金属填充；
通过识别所述金属填充的集群而限定所有包含所述金属填充的区域的边界，所述边界分别与所述金属布线和所述金属填充相间隔；
在掩模基板上形成由所述边界限定的图形，以用于完全去除所述金属布线层中的所述金属填充从而形成不具有所述金属填充的所述金属布线层。
16.一种半导体结构，包括：
半导体衬底；以及
在所述半导体衬底上的金属布线层，所述金属布线层包括电介质和位于所述电介质中的金属布线，其中所述金属布线层完全不具有金属填充。
17.根据权利要求16的半导体结构，其中，所述电介质包括二氧化硅以及所述金属布线包括铜。
18.根据权利要求16的半导体结构，其中，所述金属布线包括芯导体和在所述芯导体的侧表面和底表面上的导电衬里层。
19.根据权利要求18的半导体结构，其中，所述芯导体包括铜，以及所述导电衬里层包括Ta或TaN。
CN201310328842.5A 2013-07-31 2013-07-31 半导体制造方法、掩模形成方法和半导体结构 Pending CN104347583A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310328842.5A CN104347583A (zh) 2013-07-31 2013-07-31 半导体制造方法、掩模形成方法和半导体结构
US14/328,760 US9087880B2 (en) 2013-07-31 2014-07-11 Removing metal fills in a wiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310328842.5A CN104347583A (zh) 2013-07-31 2013-07-31 半导体制造方法、掩模形成方法和半导体结构

Publications (1)

Publication Number Publication Date
CN104347583A true CN104347583A (zh) 2015-02-11

Family

ID=52426942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310328842.5A Pending CN104347583A (zh) 2013-07-31 2013-07-31 半导体制造方法、掩模形成方法和半导体结构

Country Status (2)

Country Link
US (1) US9087880B2 (zh)
CN (1) CN104347583A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121793A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608335B2 (en) 2000-05-25 2003-08-19 Sun Microsystems, Inc. Grounded fill in a large scale integrated circuit
US6867127B1 (en) 2002-12-19 2005-03-15 Lsi Logic Corporation Diamond metal-filled patterns achieving low parasitic coupling capacitance
US6849549B1 (en) * 2003-12-04 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dummy structures for improved CMP and reduced capacitance
US8129095B2 (en) * 2009-04-08 2012-03-06 International Business Machines Corporation Methods, photomasks and methods of fabricating photomasks for improving damascene wire uniformity without reducing performance
US8138607B2 (en) 2009-04-15 2012-03-20 International Business Machines Corporation Metal fill structures for reducing parasitic capacitance
US8790975B2 (en) * 2011-03-04 2014-07-29 Globalfoundries Inc. Semiconductor device comprising a capacitor formed in the metallization system based on dummy metal features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121793A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构

Also Published As

Publication number Publication date
US20150035153A1 (en) 2015-02-05
US9087880B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
US8448120B2 (en) RC extraction for single patterning spacer technique
US6854100B1 (en) Methodology to characterize metal sheet resistance of copper damascene process
US7381646B2 (en) Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design
US7504705B2 (en) Striped on-chip inductor
JP2002319585A (ja) 半導体装置の製造方法
US8129095B2 (en) Methods, photomasks and methods of fabricating photomasks for improving damascene wire uniformity without reducing performance
US9342646B2 (en) Method, system and computer readable medium using stitching for mask assignment of patterns
DE112013000373B4 (de) Back - end - of - line - verdrahtungsstrukturen mit hoher leistungsfähigkeit und verfahren zur herstellung derselben
CN106252275B (zh) 用作互连的虚拟栅极及其制法
US8786094B2 (en) Semiconductor devices and methods of manufacture thereof
JP4469539B2 (ja) 半導体集積回路装置の製造方法
US7197737B1 (en) Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
CN104347583A (zh) 半导体制造方法、掩模形成方法和半导体结构
CN102437089B (zh) 一种铜后道互连工艺
US10691862B2 (en) Layouts for connecting contacts with metal tabs or vias
US7745239B1 (en) Arrangement of fill unit elements in an integrated circuit interconnect layer
JP2004144975A (ja) パターン転写マスク、半導体装置の製造方法、及び、マスクパターン作成用コンピュータプログラム
JP2008235623A (ja) 半導体装置の平坦化方法および半導体装置の平坦化システム
US20220414311A1 (en) Routing and manufacturing with a minimum area metal structure
JP2007036290A (ja) 半導体集積回路装置
Khursheed et al. Automation of optimal metal density filling for deep sub micron technology designs
KR100881504B1 (ko) 반도체 소자 제조용 마스크 제조 방법
Scagnelli et al. Pattern density methodology using IBM foundry technologies
JP2000068277A (ja) 幅広の軟質金属配線におけるディッシングの回避方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Applicant after: GLOBALFOUNDRIES INC.

Address before: American New York

Applicant before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Applicant after: Core USA second LLC

Address before: American New York

Applicant before: International Business Machines Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211