CN104335491B - 带有德尔塔西格玛调制器和连接的开关式放大器的装置 - Google Patents

带有德尔塔西格玛调制器和连接的开关式放大器的装置 Download PDF

Info

Publication number
CN104335491B
CN104335491B CN201280068465.XA CN201280068465A CN104335491B CN 104335491 B CN104335491 B CN 104335491B CN 201280068465 A CN201280068465 A CN 201280068465A CN 104335491 B CN104335491 B CN 104335491B
Authority
CN
China
Prior art keywords
signal
sigma modulator
delta sigma
word
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280068465.XA
Other languages
English (en)
Other versions
CN104335491A (zh
Inventor
H·汉佩尔
U·贝罗尔德
A·哈瑙恩
J·汉佩尔
O·埃克霍夫
M·戴恩策
A·贝尼施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IAD GmbH
Original Assignee
IAD GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IAD GmbH filed Critical IAD GmbH
Publication of CN104335491A publication Critical patent/CN104335491A/zh
Application granted granted Critical
Publication of CN104335491B publication Critical patent/CN104335491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种数模转换器，该数模转换器具有德尔塔西格玛调制器和与其连接的开关式放大器。在德尔塔西格玛调制器(DSM)的多位输出端上连接有并串转换器(PSC)和连接在后的用于并串转换器(PSC)的串行脉冲宽度调制的输出信号ya2的翻转环节(SHS)的串联电路，并且翻转环节(SHS)根据在得到的输出信号ya3中的相应在前的字的最后的位值0或1将当前字(只要存在)的二进制0和1的顺序交换。在字边界处最大可能地取消1‑0或0‑1过渡。

Description

带有德尔塔西格玛调制器和连接的开关式放大器的装置
技术领域
本发明涉及一种带有德尔塔西格玛调制器和与其连接的开关式放大器的装置，所述装置尤其是用于处理具有低过采样率(OSR)和高信噪比(SNR)的输入信号。
背景技术
基于开关式放大器尤其在开关运行中MOSFET输出级在截止状态(“Cut-offState”)和饱和状态中只需非常小的功率的事实，这提供了较之线性工作的放大器更好的效率。理论上，只在这些状态之间切换时需要功率。
在开关运行中，开关式放大器(数字放大器)之前常常出现PDM(脉冲持续时间调制)模式和/或DSM(德尔塔西格玛调制器)模式，其将高分辨的信号转换成很多高频率分辨率低的信号(1比特脉冲序列)。输出级常常跟在低通重构滤波器之后，该低通重构滤波器重建经放大的基带信号。
德尔塔西格玛调制器(以下简称DSM)形成信噪比(SNR)，即德尔塔西格玛调制器将频率范围中的噪声从信号移除。在Richard Schreier，Gabor Temes所著的专业书籍《Understanding Delta-Sigma Data Converters》(Wiley Interscience Publication2005，ISBN 0-471-46585-2)中介绍了多种常规DSM结构。在那里描述的结构针对低采样率的基带信号。DSM的高阶的(例如大于16)比较高的过采样率被用来保证输出信号的可接受的SNR。但在基带信号的采样率非常高的情况下(超过2MSps(每秒钟百万个样本))，对于功率放大而言只有低过采样率在技术上才是可行的。大部分功率放大器晶体管的电学特性对于高频输入脉冲引起输出信号的质量和放大效率强的劣化。
针对低采样率(RSR：raduced sampling rate)设计的DSM(RSR-DSM)以低得非常多的OSR提供相同的SNR量级。在Vahid Majidzadeh、Omid Shoaei所著的文章“A Reduced-Sample-Rate Sigma-Delta-Pipeline ADC Architecture for High-Speed High-Resolution Applications”(在IEICE Transactions 89-C(6):692-701(2006)公开)中：曾介绍用于RSR环路滤波器的两种实际例子。RSR-DSM 4阶和6阶相比于常规DSM环路滤波器提供针对低OSR的更高的SNR。
在DSM中使用多位量化提高了SNR并且改善了DSM的稳定性，如在GeorgeBouropoulos的论文“Delta-Sigma Modulators:modeling，design and application”(Imperial College Press 2003.ISBN 1-86094-369-1)中所公开并且在Jurgen vanEngelen的博士论文“Stability Analysis and Design of Bandpass Sigma DeltaModulators”(TechnischeEindhoven，1999，ISBN 90-386-1580-9)中所讨论的那样。然而，DSM的多位输出的每位要求带有加权的电流供给的单独输出级通道。所述的解决方案成本非常高昂并且从技术角度来看并不推崇。
对该缺点的基本校正是，在开关运行的CDA中在MOSFET输出级之前并且在多位DSM的输出端上设置并串转换器，并且因此将1比特脉冲电流馈送至CDA中。该方案在Jurgenvan Engelen的博士论文“Stability Analysis and Design of Bandpass Sigma DeltaModulators”中予以简要阐述，其中，该方案例如使用在如GB-A 2 438 774，GB-A 2 435559或GB-A 2 406 008的几份专利申请中。
为了找到对DSM中的环路滤波器最佳的系数，可以使用搜寻算法，如其例如在Hwi-Ming Wang的论文“An Automatic Coefficient Design Methodology for High-OrderBandpass Sigma-Delta modulator with Single-Stage Structure”(IEEE Transactionson Circuits and Systems II，2006年7月，580-584页)或Wan-Rone Liou的论文“A Low-Power Multi-Bit Delta-sigma Modulator with Data Weighted Averaging Technique”(Workshop on Consumer Electronics and Signal Processing，2005年，Taiwan)所阐明的那样。
现有技术中，常常在输出端上使用具有多位信号的DSM，并且常常放大音频信号，因此在那里有明显更低的频率范围，更小的带宽以及相应更低的采样率。在专利申请GB-A2 438 774、GB-A 2 435 559或GB-A 2 406 008所描述的解决方案中，P/S转换对环路滤波器的结构及其参数有强烈影响。此外，在专利申请GB-A 2 438 774、GB-A 2 435 559或GB-A2 406 008中对翻转的控制要求复杂的控制/逻辑电路。
此外，从US-A 5,815,102公开了数模(D/A)转换器，尤其是德尔塔西格玛转换器，用于音频信号和减少的切换。
人类听力范围的音频处在16Hz至20kHz的范围中。这种D/A转换器尤其视为对如下助听器是有用的，这些助听器(为了接收环境声)具有音频接收器或者音频接受器，其具有：模数转换器，以便将声序列或声转换成低比率和高分辨率的数字信号；数字处理电路，以便修改低比率和高分辨率的数字信号的质量；内插电路，以便将低比率和高分辨率的数字信号转换成高分辨率且中等比率的信号；和数模转换器，以便将经修改的中等比率和高分辨率的数字信号转换回模拟声。为了提供数模(D/A)转换器(其由于输出信号转化的数目减小而具有低功耗)，在维持低畸变的同时，在根据US-A 5,815,102的助听器中，接通循环解调器将低分辨率和高比率的数字信号按低转化比率的预定格式来格式化。为此，多位值根据中等分辨率和中等比率的数字信号的每个输入的或输入值来确定并且这样所确定的值作为低分辨率和高比率的数字信号输出。例如，接通循环解调器可以存储对应于中等分辨率和中等比率的数字信号的每个可能的输入值(例如在ROM中)的值并且查找针对中等分辨率和中等比率的每个输入的数字信号的相应存储的值。将输入值转换成输出值于是通过所谓的对输入信号的“格式化”来进行，该格式化通过对所存储的值的查阅来实施。在交替的格式中，奇数循环从右增长，而偶数循环从左增长。
最后，从US 2010/0066580 A1已知了音频数模(D/A)转换器，其将数字音频信号转换成模拟音频信号。过采样技术典型地使用在音频D/A转换器中，以便改善模拟输出信号的精度，使得其准确地代表D/A转换器的输出端上的数字信号。在US 2010/0066580 A1中利用的方法需要对输入信号的每个量化水平有多个序列的表并且在此情况下分别需要正的和负的序列。此外，在具有正的和负的“共模能量(common mode energy)”的序列之间交替，其中在相同“组”中的序列都以相同的二进制值开始并且都以相同的二进制值结束。由于由此每序列各2比特已确定，所以需要输出信号的更高的时钟频率，其中在US2010/0066580 A1考虑的低频率的音频信号的情况下这没有妨碍地进行作用。
基本问题是在输出级中实现高频率。原则上，期望在DSM中的量化尽可能高用于在输出端上的更好信号质量(SNR)，也就是说，量化器的分辨率尽可能高并且由此在DSM的输出端上的位尽可能多。但量化越高，则所需的频率就越高，以便驱动输出级(只要输出级的分辨率比量化器的分辨率低，如在这里所考虑的情况下给定的那样)。此外，芯片垫(更确切地说：用以焊装集成电路裸片的电路板)也具有低通特征，其中，低通的边界频率与相应所使用的芯片技术有关。过采样率(OSR)越高且由此垫的时钟频率越高，频率范围变得越大，在该频率范围中由于通过低通特征对脉冲的滤波而在芯片垫上存在问题。过采样率(OSR)的减小必然导致损耗功率低并且开关式放大器中的信号畸变小。
总之，可以确定，在现有技术中(其中考虑对音频信号的放大)，有用信号带宽和采样频率明显更低，使得甚至在高过采样率(OSR)的情况下实现所需的频率仍毫无问题。对功率电子装置，(相较于在音频范围中)更高的频率是高的挑战，因为在此由于较高的开关频率在放大器的输入端上形成信号畸变。
发明内容
本发明所基于的任务是构造用于开关式放大器的德尔塔西格玛调制器，使得在数兆赫兹的范围中实现更高的信噪比SNR并且噪声传递函数(NTF)在有用频率范围上尽可能低和平坦。在此，输出级被构造使得实现能量效率的明显提高、损耗功率的减小和可变的供给电压范围并且由此实现具有相同SNR的动态性的适应。
该任务根据本发明通过具有德尔塔西格玛调制器和与其连接的开关式放大器的装置借助如下方式来解决，在德尔塔西格玛调制器的多位输出端上连接有由并串转换器和连接在后的用于并串转换器的串行输出信号ya2的翻转环节构成的串联电路，并且翻转环节根据在得到的输出信号ya3中相应在前的字的最后的位值0或1将当前字(只要存在)的二进制零和一的顺序交换，由此输送给德尔塔西格玛调制器的输入信号(其可以具有在25kHz之上的频率范围)以优选为8的低过采样率和高信噪比来准备并且在字边界处最大可能地取消1-0或0-1过渡。
此外，该任务根据本发明通过具有德尔塔西格玛调制器和与其连接的开关式放大器的装置借助如下方式来解决，在德尔塔西格玛调制器的多位输出端上连接有由用于德尔塔西格玛调制器的并行输出信号yb1的翻转环节和连接在后的并串转换器构成的串联电路，并且翻转环节根据在得到的输出信号yb3中相应在前的字的最后的位值0或1将当前字(只要存在)的二进制零和一的顺序交换，由此输送给德尔塔西格玛调制器的输入信号(其可以具有在25kHz之上的频率范围)以优选为8的低过采样率和高信噪比来准备并且在字边界处最大可能地取消1-0或0-1过渡。
此外，该任务根据本发明通过具有德尔塔西格玛调制器和与其连接的开关式放大器的装置借助如下方式来解决，在德尔塔西格玛调制器的多位输出端上连接有K个调制表的并联电路、连接在后的复用器(其由控制单元分别操控以选择调制表的输出)和连接在复用器之后的并串转换器，由此输送给德尔塔西格玛调制器的输入信号(其可以具有在25kHz之上的频率范围)以优选为8的低过采样率和高信噪比来处理并且在字边界处最大可能地取消1-0或0-1过渡。
根据本发明的装置能够实现能量效率的明显提高、损耗功率的减小和可变的供给电压范围并且由此实现具有相同SNR的动态性的适应。德尔塔西格玛调制器在此用作转换器，其将信号以确定的分辨率转换成其他分辨率的其他信号或将以确定形式存在的输入信号转换成其他形式的输出信号，其中，信号保留其信息。尤其是，将无限分辨率的模拟信号转换成有限分辨率的数字信号。转换在此如下地进行，使得信号的特征针对后续的开关式放大器来优化。
本发明在此并不限于一种类型的德尔塔西格玛调制器DSM，而是可以利用任意DSM来转换，所述DSM满足至少一个确定的规则。该规则是低采样率，因为在西格玛德尔塔调制器与开关式放大器(数字放大器)之间进行并行串行转换，其所需的时钟频率(具有相应所考虑的技术)必须实现，如开关式放大器的那样。
附图说明
其他优点和细节可以从参照附图对本发明的优选的实施形式的以下描述中获得。在附图中：
图1a、1b示出了根据本发明的装置的架构的两种扩展方案，
图2示出了根据图1的DSM的架构的一种扩展方案，
图3示出了根据图2的DSM的极和零位的两个优化位置，
图4a、4b、4c示出了在系统输入端、量化输出端和系统输出端上的功率密度谱，
图5示出了根据DSM的OFDM(正交频分复用)信号的脉冲数目的概率分布，
图6a、6b示出了带有或不带用于OFDM信号的字翻转的PDM的输出信号的功率谱，
图7a、7b示出了带有或不带有用于正弦信号的字翻转的PDM的输出信号的功率谱，
图8示出了以根据本发明的信号段为例的脉冲翻转的原理，
图9示出了根据本发明的装置的架构的另一种扩展方案，
图10示出了针对字翻转的情况的按图9的根据本发明的装置的架构的一种扩展方案，
图11示出了多位开关式放大器CDA的一个实施例，
图12示出了带有DDL类的调节回路的放大器CDA的一个实施例，
图13a、13b和13c示出了匹配环节的三个扩展方案，以及
图14示出了用于产生用于开关式放大器的可变供给电压范围的电路的扩展方案。
具体实施方式
图1a、1b示出了根据本发明的装置的架构的两个扩展方案，而图9示出了根据本发明的装置的架构的另一扩展方案，所述装置具有德尔塔西格玛调制器DSM和与该德尔塔西格玛调制器连接的开关式放大器(数字放大器)CDA，尤其针对应用情况PLC(PowerLineCommunication(电力线通信)(PLC))系统，所述系统是消息传递系统，所述消息传递系统将信息通过介质电力线缆包括通过传输路程分布在低压电网中的变电站与房屋内的用户设备之间。针对该应用情况PLC，尤其针对大约9kHz到500kHz的频率范围中的窄带PLC的情况，在遵守相应适用的标准(例如欧洲标准(CENELEC EN 50065)或US美国标准FCC第15部分B子部分)的情况下目前有如下技术备用：这些技术允许以几百kBit/s的速率进行双向数据传输。在EN 50065中例如详细说明了四个频率范围、在那里的最大允许的发射幅度和使用权限。在频带A中，在欧洲，能量供给企业使用最大发射幅度为10V的9...95kHz的范围。在用电器方面，在欧洲提供最大发射幅度为1.2V的95...148.5kHz的范围可供支配(频带B到频带D)。在数据传输时，执行网络传输系统的发射和接收功能的总线耦合部件必须考虑由作为总线的230V电流供给线路给定的特点。首先属于此的是在总线与应用之间的电流隔离的必要性、其次是总线耦合部件所连接的供给网络中相应点的变化的阻抗的问题，其三是与此相联系的在施加到电网上的发射电平和与其相联系的发射有效范围方面的差异，以及其四是在发射频带中存在不同电网干扰(譬如浪涌脉冲和爆炸脉冲以及不同形式的噪声)以及信道的畸变的情况下的信号接收。
在第一扩展方案(参见图1a)中，在德尔塔西格玛调制器DSM的多位输出端上连接有并串转换器SPS，其由并串转换器PSC和连接在后的翻转环节SHS的串联电路构成，而在第二扩展方案(参见图1b)中，连接有并串转换器SPS*，其由翻转环节SHP和连接在后的并串转换器PSC的串联电路构成，由此准备输送给德尔塔西格玛调制器DSM的具有低过采样率和高信噪比的输入信号。在此，在开关式放大器CDA的输入端上存在一位信号。一位开关元件放大器相对于多位开关元件放大器具有更低的电流消耗。开关元件例如可以实施为MOSFET、IGBT(绝缘栅双极性晶体管，带有绝缘栅电极的双极性晶体管)或CMOS(半导体器件，其中不仅p通道而且n通道MOSFET被使用在一个共同的衬底上)。
以下所描述的根据本发明的开关式放大器CDA的原理在于由输出晶体管的栅极电容和要集成的线圈构建谐振回路。该结构的巨大优点是可以存储切换时的能量，由此提高效率。然而应注意的是，为了实现90％的高效率必须存储尽可能多的能量。然而，这要求大的电感，但该电感有较高的充电电阻并且几乎不能集成在芯片上。
此外，集成的线圈占据大的面积，这增大了芯片大小。因此，需要栅极驱动器线圈与输出驱动器构成的折衷，该折衷会引起可能必须构建多个谐振级，以便能够满足关于脉冲宽度直至输出驱动器的要求。
优选地，开关式放大器CDA由两个并行支路构成，所述支路分别串行地具有延迟电路SD、CD、用于匹配开关元件S1、S2的供给电压的匹配环节A1、A2和用于使开关元件S1、S2开关的谐振驱动器R1、R2。此外，在DLL(延迟锁定回路)类调节回路中在谐振驱动器R1、R2的输出端上截取开关边沿并且将其输送给相位比较器，并由差借助调节电路确定延迟时间并且相应地设定延迟电路CD。在图12所示的实施形式中，延迟电路SD具有固定的延迟时间，而延迟电路CD的延迟时间能够可变地设定，也就是说，对信号偏置进行动态调节。由此以有利的方式和方法可以补偿温度、老化、部件差异(过程参数的方差)和电压波动。通过电压调节也改变开关特性，使得在调节装置(跟踪的边沿调节装置)中实现调节(电压调节)。开关元件S1、S2必须以一定的精度来操控，以便在开关元件S1与S2之间尽可能不出现横向电流，并且同时保持两个晶体管闭合的尽可能小的死区时间。为此需要将操控信号的边沿彼此精确地调谐。这根据本发明通过测量并且接着微调来进行。根据本发明的方案基于DLL类调节回路的设计，调节回路将边沿和脉冲宽度调谐使得尽可能满足两个标准。此外，该方案基于可调节的延迟元件(延迟电路CD)和相位检测器。在此要保证：避免两个开关元件/晶体管S1、S2同时导通的情况，因为该运行状态引起器件的损毁，并且可应用用于操控开关式放大器CDA的信号形式。
用于开关式放大器CDA的输入信号由具有3.3V逻辑电平(并串转换器SPS的输出)的数字IC提供。因此，必须转换用于操控谐振驱动器R1、R2的逻辑电平。通过具体规范形成对匹配环节A1、A2的严格要求：
·小的电流消耗，以及
·从3.3V到小于40V的电压的快速转换
所有如下在图12a、b和c中所示的解决方案展示了类似的特性，不仅在时间特性方面而且在电流消耗方面。而复杂性方面不同。基于原理，一旦供给电压变得大于24V就出现边沿再生成的问题。在此情况下，必须又考虑受UGS(MAX)的限制。为了操控下拉晶体管，仅需要12V晶体管，这对表面消耗和速度有益。
通常，匹配环节A1、A2只在供给电压超过某一水平时才需要。尤其，针对2V的最小供给的情况可以省去转换。为了即使在该情况下也保证按序的操控，在电流供给装置与信号路径之间必须设置通信。根据所选的供给电压，于是可以选择最佳的信号路径来进行操控。
通过根据本发明的方案可能的是，3.9ns的最小脉冲宽度也还可以被接通。借助对各晶体管的功率测量所确定的效率在此在91％到93％之间。对于输出级，可以选择由40V的变型方案构建的晶体管，由此可以节约大约30-40％的面积并且可使对激励的要求更为有利地设计。
在输出级类型的两种情况下，需要附加的供给电压。NN方案需要用于上拉的升压的供电，低了12V的用于栅极驱动器的电压以及用于下拉的12V的电压。PN方案同样需要12V以及减小了12V的供电。使用何种供电取决于输出级的大小并且由此取决于由此得到的效率。
在图11所示的多位MOSFET输出级CDA的实施例中，根据位的数目(在此：M-_CDA＝2)2M-_CDA＝22＝4将MOSFET开关上的电势引导至输出z。根据相应的输出信号y(根据图1a/b中的ya3或yb3)，操控(控制CTRL)以芯片时钟fc将相应的电势切换到输出z上。
此外，在DSM中或者在DSM的输入端上以确定的过采样因数(OSR)进行过采样。总体适用的是，可达到的信噪比(SNR)随过采样因数(OSR)升高而增加。为了实现尽可能高的SNR，相应地会期望过采样因数(OSR)尽可能高。然而，另一方面从由此得到的在开关式放大器的输入端上的开关频率和与此联系的实现问题来看，可使用的过采样因数(OSR)受限。
在过采样之后，对环路滤波器(Loop-Filter)中的信号进行滤波。环路滤波器原理上包含用于DSM的输入信号的信号传输滤波器(Signal-Transfer-Filter)和用于从德尔塔西格玛调制器DSM的量化器Q的输出端反馈的信号的噪声传输滤波器(Noise-Transfer-Filter)。常规滤波器在此情况下有如下问题：滤波器在合适的过采样因数(OSR)的范围中未实现所需的或所期望的信噪比(SNR)。因此在此不使用常规滤波器，而是使用针对减小的采样率设计的滤波器，所谓的RSR滤波器(RSR：Reduced-Sampling-Rate降采样率)。常规滤波器或其使用例如在Richard Schreier和Gabor Temes所著的专业书籍“UnderstandingDelta-Sigma Data Converters”(Wiley Interscience Publication 2005，ISBN 0-471-46585-2第91页及之后内容)中予以描述；RSR滤波器例如从Mohammed Yavari和OmidShoaei的文章“Low-Voltage Sigma-Delta Modulator Topologies For BroadbandApplications”(在IEEE International Symposium on Circuits and Systems，ISCAS2004，第465-468页公开)中已知。
对于所关注的使用，将如下滤波器视为RSR滤波器，其针对相应的系统参数(信号带宽、采样频率、过采样因数(OSR))来优化。
在使用RSR滤波器的情况下，在合适的过采样因数(OSR)的范围中的信噪比(SNR)明显高于常规滤波器。根据本发明的解决方案的实现表明：由此在并串转换器PSC的输出端上使用RSR滤波器导致开关频率明显更低(例如为三分之一)。
DSM优选以可再配置的方式实施，以便实现灵活地与不同系统参数(例如传输参数如所使用的频带)匹配；为此将系数写入特定寄存器(在附图中未示出)中。存储在寄存器中的系统参数的例子是：
-采样率fs
-字速率fw
-芯片速率fc
-环路滤波器(尤其RSR滤波器)的参数a1、a2、b1、b2。
本发明的范围内所考虑的功率放大器为功率电子装置，例如由C-MOS晶体管构成，功率电子装置由于其(技术上固有的)比较长的开关边沿而在所使用的时钟频率方面受到极大限制。这导致：(从一定的频率起)非常短的持续时间的脉冲不再被识别并且因此在信号处理中产生误差，其导致输出端上的SNR的劣化。
由于在DSM的输出端上存在多位信号，CDA根据本发明等待一位信号，所以在相关的功能块之间需要信号转换。并串转换器SPS或SPS*进行信号转换，使得在尽可能有利的实现条件下在开关式放大器CDA的输出端上出现尽可能高的SNR。
根据本发明的并串转换器SPS或SPS*的实现如上面已经介绍的那样可以通过P/S块PSC和连接在后的翻转块SHS进行(参见图1a)或可替选地根据图1b通过翻转块SHP和连接在后的P/S块PSC进行。后续的描述涉及根据图1a的扩展方案。
P/S块PSC与德尔塔西格玛调制器DSM连接并且将DSM的量化器Q的在M位的情况下具有键控频率fDSM的多位输出信号ya1转换为具有键控频率fPS,a的类似一位PDM的信号ya2(PDM脉冲调制)。在此，在频率恒定的情况下根据输入信号ya1的相应存在的多位值调制输出信号ya2的占空比(宽度)。也就是说，每个M位值被转换为由NPS个彼此跟随的二进制值构成的字，这些值根据本发明构成类PDM值的M位值。这意味着：对输出信号ya2的每个字会出现最大一个在二进制1与0之间或0与1之间的变换。
在输入ya1和输出ya2的多位值之间的映射中决定性的是，其线性地进行。因此由并行串行变换得到如下信号，其分别在字边界处包含最多一个在二进制值(1和0或相反)之间的过渡和/或分别在一个字内包含二进制值之间的过渡。
在P/S转换时所需的时钟倍增以如下因数进行，该因数等于NPS的字长度(在P/S转换器PSC的输出端上的类PDM的信号的字长度)。字长度NPS和因此用于时钟倍增的因数在此根据所用的ya1的值范围ya1或由ya1所具有的可能的值的数目NDSM(在DSM的输出端上的可能由ya1所具有的值的数目；对应于超采样因数(OSR))来选择。在选择NPS时要考虑的是，一方面所有NDSM，ya1的可能值)能以上述方式可逆地唯一地映射到输出ya2的字上，并且另一方面在实现方面来看得到用于时钟倍增的尽可能低的因数NPS。
优选地，在考虑这两种准则
NPS＝NDSM-1的情况下进行选择。
为了减小开关频率，现在根据本发明在另一步骤中即在块SHS中进行脉冲的适应性带记忆的翻转并且在此输入信号ya2按字方式转化为输出信号ya3。根据得到的输出信号ya3中相应在前的字的最后的位值(0或1)，当前脉冲必要时被翻转或不变地接收到输出信号ya3中，使得ya3中的脉冲边沿的数目(也就是说，从位值0到1的变换或相反)被最小化。第一字优选不变地被接收，然而在本发明的范畴内在此也执行翻转。时钟控制(参见图1a)提供时钟fs(采样时钟)、fw(字时钟)和fc(芯片时钟/位时钟)，其中，相应所需的时钟施加到各个功能块上。因此，在字时钟中，信号ya3中的在前的字的相应最后的位暂存在中间存储器BUF中。控制CTRL又根据中间存储器BUF中的位值和在DSM的输出端上的当前字(尤其第一位)控制块SHS中的偏移。
脉冲的翻转在此理解为，该脉冲(只要存在)的二进制0和1的顺序被交换。也就是说，在翻转的情况下由以跟随(NPS-k)个二进制0的k个二进制1开始的字(脉冲)变为以跟随k个二进制1的以(NPS-k)个二进制零开始的字。脉冲的0和1的数目因此通过翻转保持不变，仅其顺序改变。
通过根据本发明的类型的具有适应性的带记忆的脉冲翻转的并行串行转换因此省去在字边界处的脉冲边沿，而脉冲边沿在字边界内继续存在(在必要时也偏移)，使得最后通过翻转明显减小开关式放大器CDA(数字放大器)的输入端上的脉冲边沿的数目(更确切而言：近似减半)。所述减小对于输出级中的半导体元件的开关频率以及施加到芯片垫上的信号而言大小相同。
该翻转对信号形式的作用可忽略，该信号由此未受重大的/相当大的扭曲。但另一方面，在相同技术的情况下实现的开关频率减半允许DSM的输入端上有更高的采样频率或更高的过采样因数(OSR)，由此可在输出端上实现更高的SNR。
翻转的另一优点是，在常规脉冲持续时间调制器PDM的情况下载波频率作为显著的信号成分存在于输出信号中，因为在一个字内的上升边沿(确切地说：在字边沿处)始终在相同部位处(即以相同的间距)出现。而在根据本发明的方法中，在固定部位处不再存在PDM信号的边沿。由此，在载波频率中不再出现显著的成分，而是载波频率被划分成(填平到)多个频率(围绕载波频率)。这能够实现在发射谱测量时简化的边界值遵守，以遵守标准。
参照后续的实施例进一步描述和阐述了根据本发明的方法。在大约10kHz到500kHz的频率范围内的有用信号要被放大，该有用信号可以具有10kHz到400kHz的带宽。要放大的信号在分辨率为12比特的情况下存在于具有大约2MSps采样率的输入端上。在所观察的情况下为OFDM信号的输入信号具有12比特分辨率的大约87％的动态范围。借助根据本发明的装置现在要利用为8的低过采样因数(OSR)实现大于60dB的总SNR。针对DSM的输出的要实现的开关频率(也即在开关式放大器的输入端上)为大约8MHz。在此，在两个频率之间可区分，即载波频率和最高的谐波。载波频率如下来计算：
输入信号的采样频率·DSM的过采样因数/2
因数1/2源自字翻转，即在实施例中载波频率为2MHz·8/2＝8MHz。
在此，四阶架构如图2所示用作DSM，其本身从Vahid Majidzadeh和Omid Shoaei所著的文章“A Reduced-Sample-Rate Sigma-Delta-Pipeline ADC Architecture forHigh-Speed High-Resolution Applications”(在IEICE Transactions 89-C(6):692-701(2006)公开)中已知。
由RSR(Reduced-Sampling-Rate-Filter降采样率)滤波器类构成的带有更高阶的NTF滤波器的特定环路滤波器在此在低过采样率(OSR)的情况下实现更高的SNR值。传输函数H(z)如下：
量化器在此在输入端上区分为NDSM＝17级并且将其分别转换成5位值(也就是说，M＝5)。在并串转换器PSC的输入端上，每个5位值被并串转换器转换成长度为NPS＝NDSM-1＝16的二进制字。对于如下描述可以简化地假定：信号ya1的5位值在值范围[0；16]中。值ya1[n]的P/S转换于是例如可以通过ya1[n]个二进制1和后续的(NPS-ya1[n])个的0来进行。这在后续的针对为9、4和10的值ya1[n]的例子中予以描述，所述值出于简化原因称作ya1[1]、ya1[2]和ya1[3]。值ya1[1]＝9例如在ya2中通过9个二进制1和7(＝16-9)个二进制零表示。为了更好的可读性，值边界在此情况下通过“|”来阐明，以及为了说明信号边沿，分别将“1”上划地表示，将“0”下划地表示。
信号ya3的形成根据本发明如下地进行：
由于第一值ya1[1]无在前的值，相关的位序列未从ya2向ya3变化地被接收。对值ya1[1]，ya3的相关的序列因此以“0”结束。由于在ya2中与ya1[2]相关的序列以“1”开始，所以该序列现在根据本发明翻转成ya3地被接收，即以其二进制0开始。对于值ya1[2]，ya3的相关的序列因此以“1”结束。由于在ya2中与ya1[3]相关的序列同样以1开始，所以该序列现在未向ya3变化地被接收。与信号ya2相比，因此在ya3中在ya1[l]与ya1[2]之间以及在ya1[2]与ya1[3]之间的字边界处的脉冲边沿(1-0或0-1转变)被取消。
Ya1：
Ya2：
Ya3：
通过根据本发明的字翻转实现如下优点：
1–通过在固定部位开始的PDM脉冲生成的载波频率被填平(对照图6a和图6b参见带有/不带字翻转的脉宽调制器PDM的输出信号的功率谱)。
2-输出脉冲的开关频率被减半→减小的功率损耗。
3-短脉冲(或凹陷(“Notches”))变得明显更罕有。
与常规NTF滤波器相比，极和零位在该滤波器中不同布置，由此得到更好的稳定性。图3示出了根据前述文章中的用于根据图2的四阶架构的极和零位的两种最佳部位(文章为Vahid Majidzadeh和Omid Shoaei a.a.O的“A Reduced-Sample-Rate Sigma-Delta-Pipeline ADC Architecture for High-Speed High-Resolution Applications”)。
图4a、4b、4c针对一实例示出了在根据本发明的装置的三个部位(即在系统输入端、量化器输出端和系统输出端)上的多位DSM信号的功率密度谱。出于更好的可比较性在此使用正弦。
此外，曾使用四阶减量采样率滤波器并且DSM曾使用为8的过采样率，使得在DSM的输出端上施加具有2MSps的采样率的输入信号时存在时钟频率为16MSps的信号。在DSM的输出端上的量化器在区分17个状态的情况下曾产生5位值的序列。
从该例子中变得清楚的是：尽管在系统输出端上使用为8的低过采样因数但实现了大于60dB的期望SNR。由此，可看到根据本发明的方法/装置相对于常规系统有明显优点，其中这利用常规系统不曾实现。
图5示出了以在通过RSR德尔塔西格玛调制器和接着的根据本发明的并行串行转换SPS处理之后的实际OFDM信号序列(载波频率fc＝150KHz，带宽B＝50KHz)为例在PDM视图中脉冲数目的概率分布。由此可看到，关键脉冲(在PDM序列中具有由总共16个时隙构成的一个1或由总共16个时隙构成的15个1的脉冲对应于非常短的(正)脉冲或对应于非常短的衰减)在OFDM信号中仅以非常低的概率出现。在不用根据本发明的方法的情况下(未在图5中示出)，该概率明显更高并且由此信号劣化的概率也更高。
同时，在常规情况下(即在不用减量采样率的情况下)在开关式放大器CDA的输入端上形成更高的开关频率。由于芯片垫存在已提及的低通特征，所以由此会附加地使伴随短开关边沿的可靠识别的问题尖锐化。情况如此，是因为随着频率升高在采样时钟中(相对于开关边沿的宽度)也提高了如下范围，在该范围中脉冲不再能被可靠识别。如果由于所使用的芯片技术在开关式放大器CDA的时钟频率为128MHz的情况下仅一个采样时钟的宽度的脉冲就不再被可靠识别，则这在更高的频率(从大约256MHz起)也适用于两个采样时钟的宽度的脉冲。当考虑芯片垫的特征时，输出信号的畸变也是可能的。对短脉冲(或短凹陷)而言，在上升边沿(下降边沿)中典型的延迟导致输出信号的畸变。
较低的时钟频率如通过根据发明的方法所实现的那样的使用通过由此得到的信号扭曲的减小附加地对SNR有正面影响。由此变得清楚的是，使用低OSR变得很重要。
图6a示出了以载波频率(也或者：中心频率)为150kHz且有用带宽为50kHz的OFDM信号为例带字翻转的PDM的输出信号的功率谱，或图6b示出了以载波频率(也或者：中心频率)为150kHz且有用带宽为50kHz的OFDM信号为例不带字翻转的PDM的输出信号的功率谱。在此情况下，在P/S转换器的输出端上使用为8的过采样率(OSR)和为16的字长。
在图6b中可清楚地看到PDM载波频率(16MHz)作为突出的尖峰以及围绕载波频率的其他成分。PDM载波频率在此超出实际信号频率大约30dB。围绕OFDM信号的噪声成分通过DSM在频率范围中向上偏移，使得在所感兴趣的频率范围中存在几乎50dB的SNR。
在图6a中可看到的是，(通过特定的P/S转换和由此实现的开关时钟减半)在PDM载波频率中的成分大部分朝着一半的载波频率(8MHz)偏移。相同内容适用于围绕载波频率的几个明显更低的成分。通过后续的重构低通(在本例子中边界频率为700kHz)对这些信号成分滤波。此外，相对于图6b中所示的情况得到如下优点：一方面由载波频率引起的主要成分(在图6b中在16MHz处，在图6a中向8MHz偏移)已变低了几dB，而另一方面在8MHz的较低频率处的成分对于辐射而言也更为有利。
图7a、图7b主要示出了如图6a、图6b一样的结果，但以200kHz的正弦信号为例。在此在两个图7a和图7b的对照中可看到：通过根据本发明的方法，在载波频率中的突出的尖峰在较宽的范围上被偏移和“填平”了半个载波频率。此外，在双倍的正弦信号频率的情况下干扰成分一方面被填平到周围的频率范围上，剩下的主要成分还在频率中被向上偏移并且会被明显减弱(减弱超过20dB)。
在图7a、7b和图6a、6b中由此根据本发明的方法的如下主要优点变得清楚：
·在高频率范围中的成分被明显降低，这对晶体管的运行有明显正面的影响。
·在信号频率的周围中的干扰成分被明显降低。
图8示出了以在特定P/S转换器的输出端上的信号部分为例的脉冲的根据本发明的适应性的带记忆的翻转的原理。图8a)示出了翻转之前(或无翻转的)脉冲的序列，而图8b)示出了在翻转之后的脉冲的序列。由此可看到信号边沿数目的通过翻转实现的明显减小。
借助翻转环节SHP和布置在后的在德尔塔西格玛调制器DSM与同其连接的根据图1b的开关式放大器CDA之间的并串转换器PSC的信号转换的扩展方案的工作方式是类似的，从而省去进一步阐述。在此，在翻转环节SHP中量化器(Q)的并行输出信号yb1通过对脉冲的适应性带记忆的翻转来处理，使得该脉冲(只要存在)的二进制0和1的顺序交换并且在此输入信号yb1按字方式转化为输出信号yb2。之后，在与翻转环节SHP形成连接的并串转换器PSC中翻转环节SHP的在M位的情况下具有时钟频率fDSM的多位输出信号yb2转换为具有时钟频率fPS,b的类PDM的1位信号yb3，其中，根据输入信号yb2的相应存在的多位值在恒定频率下将输出信号yb3的占空比调制为使得对于输出信号yb3的每个字最多出现在二进制1和0或0和1之间的一次变换。
图9示出了根据本发明的装置的架构的另一扩展方案。并串转换器SPS在此包括K个并行连接调制表MOT(k)，其带有连接在后的复用器MUX以及连接在复用器后的并串转换器PSC。在调制表MOT(k)中(DSM的)每个多位输入值被映射到二进制1和0的(通常)不同布置上，即每个M位值被转换成由NPS个相继的二进制值构成的字。连接在后的复用器MUX为用于选择的机构，其根据输入值的每个时钟的操控CTRL分别将调制表MOT(k)的输出，即在那里形成的字置于输出端上。在连接在后的并串转换器PSC中于是将二进制字转换成串行二进制值。
在图9的例子中，在DSM的输出端上每个5位值在连接在后的K个调制器表MOT(k)的每个中被转换成长度为NPS＝NDSM-1＝16的二进制字。对于后续的描述，还可以简单地假定：信号ya1的5位字在值范围[0；16]中。
值ya1[n]转换成调制表MOT(k)优选通过ya1[n]个二进制1和(NPS-ya1[n])个0来进行，其中根据相应的调制表MOT(k)得到至二进制1和0的不同映射或布置。与同样所描述的字翻转的特征情况相比，该二进制1和0的布置在原理上是任意的，也就是说，其不再必须一定是连贯的。由此尽管一方面提出要求使开关边沿数目最小化，然而另一方面可以通过借助复用器MUX对调制表MOT(k)及其操控的合适选择可以实现改善的谱特性。
控制/控制元件CTRL对复用器MUX进行操控并且由此选择哪个调制表MOT(k)的哪个输出端分别连接到并串转换器PSC上并且由此在DSM的输出端上M位值的何种映射要以二进制字的方式分别切换到PSC的输入端上。借助控制/控制元件CTRL的操控可以不仅带记忆地、系统地或也可以随机地进行。在实施随机操控时，对于每个字产生一随机数并且由此选择针对相应的字要应用的调制表或决定是否应进行翻转。有用性在于：通过随机选择，将DSM输出值转换成具体位序列的所使用的方式的随机选择例如通过针对每个字随机选择调制表之一实现来自D放大器的开关的干扰成分的谱分布，其中，尤其具有高干扰幅值的离散干扰线被转换成具有小的谱功率密度的宽带的干扰成分。
要用的调制表MOT(k)的数目K、其内容(映射模式)以及通过控制装置/控制元件CTRL对复用器的操控的方式根据输出信号的要实现的特性和实施开关式放大器CDA的可能性来选取。因此，例如在本发明的相应扩展方案中可以考虑，是在后续的CDA的输入端上施加的开关边沿的数目的减小对于相应的应用和实现更为重要还是CDA的输出信号的谱特性对于相应的应用和实现更为重要。
图10示出了图9中描述的一般情况的特殊情况。上调制表MOT(1)将输入端上的5位值分别映射到1位PDM信号，而下调制表MOT(2)相对于MOT(1)进行相反的映射，也就是说，在此所映射的字相对于MOT(1)翻转。由此，变得清楚的是，在使用带记忆地操控复用器MUX的情况下的特殊情况对应于脉冲的适应性的带记忆的翻转的已描述的过程。图10由此对应于图1b的另一视图。
目前所描述的本发明的带有并串转换器和翻转环节(SHS或者SHP)的串联电路的扩展方案因此为根据本发明的装置的特殊情况。
本发明并不限于所描述的方法过程或功能块，而是也包括实现本发明的实质的相同作用的其他方法过程。这样，在本发明的范畴中代替P/S转换和带记忆的翻转如在图1a和图1b中所示，也进行带有值的带记忆的直接映射的P/S转换。输出脉冲的产生为此例如可以通过计数器(在该附图中未示出)来进行。计数器在每个字开始时被复位。在达到预设计数器状态时将输出相应地切换。
在一种具体实施例中，这如下地实现：
在标准顺序(即无字翻转情况下)中，输出端在每个字开始时被接通并且在根据DSM输出端的值(即根据图1a或图1b的ya1或ya2)达到计数器状态时将输出端关断。
在相反的顺序(即带有字翻转)中，输出端在每个字开始时被关断并且在达到[NPS-DSM-输出端](即根据图1a的[NPS-ya1]或根据图1b的[NPS-ya2])计数器状态时输出端被接通(NPS＝字/位速率之比)。相应的工作模式的选择(带/不带字翻转)在每个字开始时基于在前的字的最后位来进行。
根据本发明的装置能够实现明显提高能量效率、减小损耗功率和可变的供给电压范围以及由此实现使在网络阻抗变化时适应具有最佳SNR的动态性并且由此实现适应的可变发射功率。供给电压的适应和与此联系的发射功率能够实现避免放大器CDA的过载以及由于饱和效应(电感、对供给电压的残差、过调，对应于非线性或对有效范围的减小的操控不足)造成的有用信号的削波及其畸变。开关式放大器CDA的发射功率、输出功率的确定如图14所绘可以在已知Ri的情况下通过借助分路RS在开关元件SE1、SE2上的电流测量来确定，或在CDA的功率供给中或在主动发射时通过信息技术系统的接收信道RXD确定。在此，延迟电路SD、CD和匹配环节A1、A2对应于根据图12的延迟电路和匹配环节，而在图14中在最后的升压电容器(SC1.1、SC1.2、SC2.1、SC2.2)的输出端中具有线圈的R1和R2驱动器是输出级，其同时作为谐振预驱动器工作来生成边沿。
此外，本发明目前也并不限于在本发明中限定的特征组合，而是也可以通过将所有全部公开的单个特征中的确定特征的各任意不同组合来限定。

Claims (14)

1.一种带有德尔塔西格玛调制器和与该德尔塔西格玛调制器连接的开关式放大器的装置，
其特征在于，
在德尔塔西格玛调制器的多位输出端上连接有并串转换器和连接在并串转换器之后的用于并串转换器的串行输出信号ya2的翻转环节的串联电路，并且，翻转环节根据在产生的输出信号ya3中相应在前的字的最后的位值0或1将当前字的二进制0和1的顺序交换，只要存在当前字的话，由此输送给德尔塔西格玛调制器的输入信号以低过采样率和高信噪比来准备，并且在字边界处最大可能地取消1-0或0-1过渡，其中所述输入信号能够具有在25kHz之上的频率范围，以及由此所述装置能够处理具有25kHz以上的信号成分的输入信号。
2.根据权利要求1所述的装置，
其特征在于，
在德尔塔西格玛调制器的输出端上布置有量化器，使得与德尔塔西格玛调制器形成连接的并串转换器将量化器的在M个位的情况下具有时钟频率fDSM的多位输出信号ya1转换为具有时钟频率fPS,a的类脉冲持续时间调制的1位串行输出信号ya2，其中根据输入信号ya1的相应存在的多位值在恒定频率下调制串行输出信号ya2的占空比，使得对于输出信号ya2的每个字最多出现从二进制1到0或从二进制0到1的一次变换。
3.根据权利要求2所述的装置，
其特征在于，
为了减小与并串转换器形成连接的翻转环节中的开关频率，对脉冲、即字进行适应性的带记忆的翻转，使得只要存在脉冲，则将脉冲的二进制0和1的顺序交换并且在此并串转换器的串行输出信号ya2作为输入信号按字方式转变为输出信号ya3。
4.根据权利要求1所述的装置，
其特征在于，
在德尔塔西格玛调制器的输入端上以可固定的过采样因数进行过采样并且在过采样之后在环路滤波器中对信号进行滤波，该环路滤波器具有用于德尔塔西格玛调制器的输入信号的信号传输滤波器和用于从德尔塔西格玛调制器的量化器的输出端反馈的信号的噪声传输滤波器。
5.根据权利要求4所述的装置，
其特征在于，
带有更高阶的噪声传递函数滤波器的降采样率滤波器类的环路滤波器具有传输函数
<mrow> <mi>H</mi> <mrow> <mo>(</mo> <mi>z</mi> <mo>)</mo> </mrow> <mo>=</mo> <mfrac> <mrow> <msub> <mi>b</mi> <mn>1</mn> </msub> <msup> <mi>z</mi> <mrow> <mo>-</mo> <mn>1</mn> </mrow> </msup> <mo>+</mo> <msub> <mi>b</mi> <mn>2</mn> </msub> <msup> <mi>z</mi> <mrow> <mo>-</mo> <mn>2</mn> </mrow> </msup> </mrow> <mrow> <mn>1</mn> <mo>-</mo> <msub> <mi>a</mi> <mn>1</mn> </msub> <msup> <mi>z</mi> <mrow> <mo>-</mo> <mn>1</mn> </mrow> </msup> <mo>-</mo> <msub> <mi>a</mi> <mn>2</mn> </msub> <msup> <mi>z</mi> <mrow> <mo>-</mo> <mn>2</mn> </mrow> </msup> </mrow> </mfrac> <mo>.</mo> </mrow>
6.根据权利要求1所述的装置，
其特征在于，
德尔塔西格玛调制器具有寄存器，在所述寄存器中写入不同的系统参数用于再配置，以便实现灵活匹配。
7.一种带有德尔塔西格玛调制器和与该德尔塔西格玛调制器连接的开关式放大器的装置，
其特征在于，
在德尔塔西格玛调制器的多位输出端上连接有由用于德尔塔西格玛调制器的并行输出信号yb1的翻转环节和连接在翻转环节之后的并串转换器构成的串联电路，并且翻转环节根据相应在前的字的最后的位值0或1在并串转换器的产生的输出信号yb3中将当前字的二进制0和1的顺序交换，只要存在当前字的话，由此输送给德尔塔西格玛调制器的输入信号以低过采样率和高信噪比来准备，并且在字边界处最大可能地取消1-0或0-1过渡，其中所述输入信号能够具有在25kHz之上的频率范围，以及由此所述装置能够处理具有25kHz以上的信号成分的输入信号。
8.根据权利要求7所述的装置，
其特征在于，
在德尔塔西格玛调制器的输出端上布置有量化器，使得量化器的并行输出信号yb1在翻转环节中通过将脉冲、即字适应性带记忆的翻转来处理，使得只要脉冲存在，则将脉冲的二进制0和1的顺序交换，并且在此量化器的并行输出信号yb1作为输入信号按字方式转变为输出信号yb2。
9.根据权利要求8所述的装置，
其特征在于，
与翻转环节形成连接的并串转换器将翻转环节的在M个位的情况下具有时钟频率fDSM的多位输出信号yb2转换为具有时钟频率fPS,b的类脉冲持续时间调制的1位输出信号yb3，其中，根据翻转环节的多位输出信号yb2作为输入信号的相应存在的多位值在恒定频率下调制输出信号yb3的占空比，使得对于输出信号yb3的每个字最多出现从二进制1到0或从二进制0到1的一次变换。
10.一种带有德尔塔西格玛调制器和与该德尔塔西格玛调制器连接的开关式放大器的装置，
其特征在于，
在德尔塔西格玛调制器的多位输出端上连接有：K个调制表的并联电路；连接在K个调制表的并联电路之后的复用器，所述复用器由控制单元分别操控以选择调制表的输出；以及连接在复用器之后的并串转换器，由此输送给德尔塔西格玛调制器的输入信号以低过采样率和高信噪比的来准备，并且在字边界处最大可能地取消1-0或0-1过渡，其中所述输入信号能够具有在25kHz之上的频率范围，以及由此所述装置能够处理具有25kHz以上的信号成分的输入信号。
11.根据权利要求10所述的装置，
其特征在于，
对复用器的操控通过控制元件带记忆地、系统地或随机地进行。
12.按照权利要求1、7和10之一所述的装置，其特征在于，所述过采样率具有值8。
13.用于根据权利要求1、7和10之一所述的装置的开关式放大器，
其特征在于，
该开关式放大器包括两个并联支路，所述支路分别具有串联的延迟电路、用于匹配开关元件的操控电压的匹配环节和用于使开关元件切换的谐振驱动器，在延迟锁定回路类的调节回路中，开关边沿在谐振驱动器的输出端上被截取并且被输送给相位比较器，并且借助调节电路由差确定延迟时间并且相应地调节延迟电路。
14.用于产生用于根据权利要求13的开关式放大器的可变供给电压范围的电路，
其特征在于，
为了确定开关式放大器的发射功率和输出功率，电流测量在已知的内电阻Ri的情况下借助分路在开关元件处进行，或在开关式放大器的功率供给中或在主动发射时通过信息技术系统的接收信道进行。
CN201280068465.XA 2011-12-15 2012-12-15 带有德尔塔西格玛调制器和连接的开关式放大器的装置 Active CN104335491B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011121139.3A DE102011121139B4 (de) 2011-12-15 2011-12-15 Vorrichtung mit einem Delta-Sigma-Modulator und einer mit diesem verbundenen MOSFET-Endstufe
DE102011121139.3 2011-12-15
PCT/EP2012/005182 WO2013087221A2 (de) 2011-12-15 2012-12-15 Vorrichtung mit einem delta-sigma-modulator und einem mit diesem verbundenen schaltenden verstärker

Publications (2)

Publication Number Publication Date
CN104335491A CN104335491A (zh) 2015-02-04
CN104335491B true CN104335491B (zh) 2017-12-08

Family

ID=47598753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280068465.XA Active CN104335491B (zh) 2011-12-15 2012-12-15 带有德尔塔西格玛调制器和连接的开关式放大器的装置

Country Status (7)

Country Link
US (1) US9344108B2 (zh)
EP (1) EP2812997B1 (zh)
KR (1) KR101981356B1 (zh)
CN (1) CN104335491B (zh)
DE (1) DE102011121139B4 (zh)
ES (1) ES2690844T3 (zh)
WO (1) WO2013087221A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405035B2 (en) * 2012-01-10 2016-08-02 Halliburton Energy Services, Inc. Enhanced transmitter and method for a nuclear magnetic resonance logging tool
US9479865B2 (en) 2014-03-31 2016-10-25 Analog Devices Global Transducer amplification circuit
CN107852084B (zh) * 2015-07-14 2020-07-28 瑞典爱立信有限公司 开关式电源补偿回路
US10447461B2 (en) * 2015-12-01 2019-10-15 Infineon Technologies Austria Ag Accessing data via different clocks
US9577771B1 (en) * 2016-07-25 2017-02-21 Apple Inc. Radio frequency time skew calibration systems and methods
US10763963B2 (en) 2016-12-19 2020-09-01 Cable Television Laboratories, Inc System and methods for efficient digitization in hybrid fiber-coaxial networks
US10805058B2 (en) 2016-12-19 2020-10-13 Cable Television Laboratories, Inc. Systems and methods for mapping and demapping digitized signals for optical transmission
US10566994B2 (en) 2016-12-19 2020-02-18 Cable Television Laboratories, Inc. System and methods for virtualizing delta sigma digitization
US9941999B1 (en) * 2017-03-08 2018-04-10 Allegro Microsystems, Llc Methods and apparatus for communication over an isolation barrier with monitoring
WO2018194115A1 (ja) * 2017-04-19 2018-10-25 日本電信電話株式会社 信号処理回路、それを用いた分散メモリ、ｒｏｍおよびｄａｃ
TWI703813B (zh) * 2019-04-23 2020-09-01 瑞昱半導體股份有限公司 訊號補償裝置
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
US11316656B1 (en) * 2020-07-08 2022-04-26 The Johns Hopkins University Time transfer modem
TWI768931B (zh) 2021-05-26 2022-06-21 瑞昱半導體股份有限公司 類比電路與用於類比電路的比較器共用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186386A (zh) * 1996-07-22 1998-07-01 摩托罗拉公司 带通西格玛－德尔塔变换器与交换滤波器
CN1211109A (zh) * 1997-07-02 1999-03-17 索尼公司 西格玛－德尔他调制电路
CN1244748A (zh) * 1998-04-27 2000-02-16 摩托罗拉公司 西格码德尔塔调制器和将信号数字化的方法
US7327296B1 (en) * 2006-03-03 2008-02-05 Cirrus Logic, Inc. Signal processing system with modified delta sigma modulator quantizer output signals to spread harmonic frequencies of pulse width modulator output signals

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150969A (en) 1996-06-12 2000-11-21 Audiologic, Incorporated Correction of nonlinear output distortion in a Delta Sigma DAC
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US6462690B1 (en) * 2001-04-02 2002-10-08 Cirrus Logic, Inc. Circuit systems and methods for multirate digital-to-analog amplifier systems
US8019035B2 (en) * 2003-08-05 2011-09-13 Stmicroelectronics Nv Noise shaped interpolator and decimator apparatus and method
GB2406008B (en) * 2003-09-15 2008-04-02 Wolfson Ltd Class D amplifier
GB2435559B (en) * 2003-09-15 2008-04-02 Wolfson Microelectronics Plc Class D amplifier
GB2438774B (en) * 2003-09-15 2008-04-16 Wolfson Microelectronics Plc Class D amplifier
US7593483B2 (en) * 2004-05-07 2009-09-22 Broadcom Corporation Nonlinear mapping in digital-to-analog and analog-to-digital converters
US7894545B1 (en) * 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7579908B2 (en) * 2007-08-25 2009-08-25 Freescale Semiconductor, Inc. Digital audio amplifiers, electronic systems, and methods
WO2009122333A2 (en) * 2008-03-31 2009-10-08 Nxp B.V. Digital modulator
US7598895B1 (en) * 2008-04-01 2009-10-06 Silicon Laboratories, Inc. System and method of altering a PWM carrier power spectrum
TWI369068B (en) * 2008-10-03 2012-07-21 Advanced Analog Technology Inc Dead-time locking circuit
DE102009000950A1 (de) * 2009-02-02 2010-08-05 Robert Bosch Gmbh Bauelement mit einer mikromechanischen Mikrofonstruktur und Verfahren zum Betreiben eines solchen Mikrofonbauelements
US8044743B2 (en) * 2009-03-24 2011-10-25 Dsp Group Limited Method and apparatus for pulse position modulation
EP2251976B1 (en) * 2009-05-12 2012-02-01 ST-Ericsson SA RF amplifier with digital filter for polar transmitter
EP2421214B1 (fr) * 2010-08-18 2013-05-29 The Swatch Group Research and Development Ltd. Récepteur de signaux radiofréquences FSK à faible débit et à conversion directe
US8792578B2 (en) * 2011-05-27 2014-07-29 Alcatel Lucent Method and apparatus of switched amplification having improved efficiency
US9182295B1 (en) * 2011-09-09 2015-11-10 Sitime Corporation Circuitry and techniques for resistor-based temperature sensing
US8976898B1 (en) * 2013-11-14 2015-03-10 Lsi Corporation Low-distortion class S power amplifier with constant-impedance bandpass filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186386A (zh) * 1996-07-22 1998-07-01 摩托罗拉公司 带通西格玛－德尔塔变换器与交换滤波器
CN1211109A (zh) * 1997-07-02 1999-03-17 索尼公司 西格玛－德尔他调制电路
CN1244748A (zh) * 1998-04-27 2000-02-16 摩托罗拉公司 西格码德尔塔调制器和将信号数字化的方法
US7327296B1 (en) * 2006-03-03 2008-02-05 Cirrus Logic, Inc. Signal processing system with modified delta sigma modulator quantizer output signals to spread harmonic frequencies of pulse width modulator output signals

Also Published As

Publication number Publication date
ES2690844T3 (es) 2018-11-22
CN104335491A (zh) 2015-02-04
EP2812997A2 (de) 2014-12-17
US20140354353A1 (en) 2014-12-04
US9344108B2 (en) 2016-05-17
KR101981356B1 (ko) 2019-08-28
DE102011121139B4 (de) 2016-11-24
WO2013087221A8 (de) 2014-07-10
DE102011121139A1 (de) 2013-06-20
KR20140108554A (ko) 2014-09-11
WO2013087221A3 (de) 2013-10-10
EP2812997B1 (de) 2018-07-11
WO2013087221A2 (de) 2013-06-20

Similar Documents

Publication Publication Date Title
CN104335491B (zh) 带有德尔塔西格玛调制器和连接的开关式放大器的装置
EP3161957B1 (en) Switched capacitor transmitter circuits and methods
US20160365950A1 (en) Direct digital synthesis of signals using maximum likelihood bit-stream encoding
CN105684301B (zh) 功率编码器和用于对数据进行调制的方法
JP6271764B2 (ja) 無線周波数通信のための信号変調
TWI508502B (zh) 用於傳送帶有自適應資料訊號邊緣的ａｓｋ射頻訊號之電路
US20090141780A1 (en) Down-converter and up-converter for time-encoded signals
CN104969475B (zh) 数字/模拟转换
EP2515444A1 (en) RF transmitter and method therefor
Cordeiro et al. All-digital transmitter with a mixed-domain combination filter
US20160336909A1 (en) Switched capacitor power amplifier circuits and methods
Bender et al. Communication with 1-bit quantization and oversampling at the receiver: Spectral constrained waveform optimization
US8792578B2 (en) Method and apparatus of switched amplification having improved efficiency
US20200044615A1 (en) Apparatuses and methods for hybrid switched capacitor array power amplifiers
US9832051B2 (en) Front-end system for a radio device
JP6888023B2 (ja) デジタル増幅器用変調器
EP2728746A1 (en) Signal modulation for radiofrequency communications
CN101136616B (zh) 西格玛-德尔塔型功率放大器及其调变方法
WO2016160032A1 (en) Low power adc with pulsed bias
WO2016160031A1 (en) Low power adc with envelope-controlled bias
JP6801791B2 (ja) Ｒｆ信号生成装置およびｒｆ信号生成方法
EP2728745B1 (en) Signal modulation by pulse train segments for radiofrequency communications
Huang et al. Peak to Average Power Reduction for Low-Power OFDM Systems
WO2019203993A1 (en) Serial-link receiver using time-interleaved discrete time gain
Van Roermund et al. Smart front-ends, from vision to design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant