CN104332471B - 一种sonos闪存器件及其编译方法 - Google Patents

Abstract

本发明提供一种SONOS闪存器件及编译方法，SONOS闪存器件包括呈圆柱体结构的衬底以及包覆于衬底的中间部分的栅极；衬底的两侧端部分别为源端和漏端，栅极包括并列的第一硅栅以及第二硅栅，所述第一硅栅与第二硅栅之间设有第一氧化层；其中，第二硅栅与衬底之间依次包括：布置在衬底上的第二氧化层、布置在第二氧化层上的用于存储电荷的氮化硅层、以及布置在氮化硅层上的第三氧化层。该结构可抑制短沟道效应，抵抗阈值电压漂移，同时可有效缩短闪存器件的关键尺寸。本发明中闪存器件的编译方法通过调整栅极以及漏端的电压来协助热电子的运动，提供足够的越过氧化层的能量来完成编译，提高闪存的编译效率，降低编译电流功耗。

Description

一种SONOS闪存器件及其编译方法

技术领域

本发明涉及半导体集成电路及其制造领域，尤其涉及一种SONOS闪存器件及其编译方法。

背景技术

随着半导体存储器件的小型化、微型化，传统多晶硅第二硅栅存储因为叠层厚度过大，对隧穿氧化层绝缘性要求过高而难以适应未来存储器的发展要求。最近，基于绝缘性能优异的氮化硅的SONOS(Polysilicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)非易失性存储器件，以其相对于传统多晶硅第二硅栅存储器更强的电荷存储能力，易于实现小型化和工艺简单等特性而重新受到重视。

SONOS，是硅-氧化物-氮化物-氧化物-硅的英语首字母缩写，是一种和闪存联系较为紧密的非易失性存储器。它与主流的闪存主要区别在于，它使用了氮化硅(Si3N4)，而不是多晶硅，来充当存储材料。它的一个分支是SHINOS(硅-高电介质-氮化物-氧化物-硅)。SONOS允许比多晶硅闪存更低的编译电压和更高的编译-擦除循环次数，是目前较为活跃的研究、开发热点。

在集成电路芯片上制作高密度的半导体元件时，必须考虑如何缩小每一个存储单元(memory cell)的大小与电力消耗，以使其操作速度加快。然而现有的闪存在迈向更高存储密度的时候，由于受到编译电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。

例如文献“Gate-all-around twin silicon nanowire SONOS memory”首次公开了一种SONOS纳米线非挥发存储器结构，文中的SONOS闪存采用了2-3nm直径，30nm栅长的纳米线晶体管，SONOS闪存比浮栅闪存有着数据保存方面的优势，可以采用更薄的氧化层并更久地保存信息，文中纳米线闪存是为适应闪存关键尺寸不断缩小的要求而发明的一种结构，利用纳米线围栅结构来抑制尺寸缩小带来的短沟道效应，抵抗尺寸缩小带来的闪存器件的阈值电压漂移，为非挥发存储器尺寸缩小提供一种可能的候选。

但是上述文献所公开的闪存器件结构存在如下问题：为了保证高的沟道热电子产生率，必须在漏端加高的电压，同时，为了保证高的热电子注入效率，必须在栅极加高电压。横向电场随着栅极电压的升高而降低，同样的，纵向电场随着栅压的增高而增大。故必须使漏端和栅极都加高电压，这带来了沟道热电子注入效率的低下以及电流功耗大的问题。

发明内容

本发明的目的是提供了一种SONOS闪存器件及其编译方法，提高热电子的注入效率，同时降低电流的功耗，从而提高闪存器件的可靠性。

为解决上述问题，本发明提供一种SONOS闪存器件，包括：

衬底，其为呈圆柱体结构，所述衬底包括中间部分以及位于中间部分两侧的两个端部，所述端部分别为源端和漏端；

栅极，包覆于所述衬底的中间部分，所述栅极包括并列的第一硅栅以及第二硅栅，所述第一硅栅与第二硅栅之间设有第一氧化层；其中，

所述第二硅栅与所述衬底之间依次包括：布置在衬底上的第二氧化层、布置在所述第二氧化层上的用于存储电荷的氮化硅层、以及布置在所述氮化硅层上的第三氧化层。

优选的，所述第一硅栅的材质为多晶硅，其高度为80～100nm，长度为5～15nm。

优选的，所述第二硅栅的材质为多晶硅，其高度为20～40nm，长度为30～50nm。

优选的，所述氮化硅层的高度为40～60nm，长度为30～50nm。

优选的，所述第二氧化层的材质为二氧化硅，厚度为2nm～3nm。

优选的，所述第三氧化层的材质为二氧化硅，厚度为8nm～12nm。

本发明还提供一种SONOS闪存器件的编译方法，对上述所述的SONOS闪存器件进行编译时，所述第一硅栅施加的电压值与所述闪存器件的阈值电压值相等，所述第二硅栅施加的电压值大于所述闪存器件的阈值电压值，所述漏端施加电压范围为4V～6V，所述源端施加0V电压。

优选的，对SONOS闪存器件进行编译时，所述第一硅栅施加的电压值与所述闪存器件的阈值电压值相等，所述第二硅栅施加的电压为8V，所述漏端施加电压为4V，所述源端施加0V电压。

从上述技术方案可以看出：

一方面，本发明提供的SONOS闪存器件中，采用了圆柱状的衬底结构，将栅极包覆于其上，采用圆柱状结构能够使得栅极的电压能够更好地控制沟道，抑制短沟道效应，抵抗阈值电压漂移，减少闪存的读出错误，同时，可有效缩短闪存器件的关键尺寸，增加了闪存阵列的单元密度，即增加了闪存的存储容量和密度；

另一方面，本发明SONOS闪存器件的编译方法通过调整栅极以及漏端的电压来协助热电子的运动，提供足够的越过氧化层的能量来完成编译，提高闪存的编译效率，降低编译电流功耗。

附图说明

图1为本发明闪存器件的结构示意图；

图2为本发明闪存器件的结构剖面图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

上述及其它技术特征和有益效果，将结合实施例及附图1至图2对本发明的闪存器件的编译方法进行详细说明。图1为本发明闪存器件的结构示意图；图2为本发明闪存器件的结构剖面图。

请参阅图1、2，在本实施例中，本发明提供一种SONOS闪存器件，包括呈圆柱体结构的衬底10以及包覆于衬底10的中间部分的栅极；衬底10包括中间部分以及位于中间部分两侧的两个端部，端部分别为源端20和漏端30，栅极包括并列的第一硅栅40以及第二硅栅50，第一硅栅40与第二硅栅50之间设有第一氧化层70；其中，第二硅栅50与衬底10之间依次包括：布置在衬底10上的第二氧化层80、布置在第二氧化层80上的用于存储电荷的氮化硅层60、以及布置在氮化硅层60上的第三氧化层90。

具体的，第一硅栅40的材质为多晶硅，其高度为80～100nm，长度为5～15nm；第二硅栅50的材质为多晶硅，其高度为20～40nm，长度为30～50nm；氮化硅层60的高度为40～60nm，长度为30～50nm；第二氧化层80的材质为二氧化硅，厚度为2nm～3nm；第三氧化层90的材质为二氧化硅，厚度为8nm～12nm。

实施例一

本实施例中，第一硅栅40的材质为多晶硅，其高度为90nm，长度为10nm；第二硅栅50的材质为多晶硅，其高度为30nm，长度为40nm；氮化硅层60的高度为50nm，长度为40nm；第二氧化层80的材质为二氧化硅，厚度为2nm；第三氧化层90的材质为二氧化硅，厚度为8nm。该器件的制造工艺可选用自顶向下的与标准CMOS工艺兼容的技术。

本发明提供的SONOS闪存器件中，采用了圆柱状的衬底结构，将栅极包覆于其上，采用圆柱状结构能够使得栅极的电压能够更好地控制沟道，抑制短沟道效应，抵抗阈值电压漂移，减少闪存的读出错误，同时，可有效缩短闪存器件的关键尺寸，增加了闪存阵列的单元密度，即增加了闪存的存储容量和密度。

本发明还提供一种SONOS闪存器件的编译方法，对上述的SONOS闪存器件进行编译时，第一硅栅40施加的电压值与闪存器件的阈值电压值相等，第二硅栅50施加的电压值大于闪存器件的阈值电压值，漏端30施加电压范围为4V～6V，源端20施加0V电压。

实施例二

本实施例中，对SONOS闪存器件进行编译时，第一硅栅40施加的电压值与闪存器件的阈值电压值相等，第二硅栅50施加的电压为8V，漏端30施加电压为4V，源端20施加0V电压。

本发明的编译原理为：对SONOS闪存器件进行编译时，第一硅栅40施加的电压值与闪存器件的阈值电压值相等，在其下衬底区域感应出较薄沟道电子层。第二硅栅50施加的电压值大于闪存器件的阈值电压值，其电压耦合到下方的氮化硅层60后在其下沟道电子层感应出较厚沟道电子层。漏端30施加的电压加速第一硅栅40下感应出的电子，产生具有足够能量的热电子并在第二硅栅50高电压作用下注入氮化硅层60完成编译。

本发明SONOS闪存器件的编译方法通过调整栅极以及漏端的电压来协助热电子的运动，提供足够的越过氧化层的能量来完成编译，提高闪存的编译效率，降低编译电流功耗。

综上所述，本发明通过调整施加电压来协助热电子的运动，提供足够的越过氧化层的能量来完成编译，提高闪存的编译效率，降低编译电流功耗；此外，本发明可有效缩短闪存的关键尺寸，增加了闪存阵列的单元密度，即增加了闪存的存储容量和密度。

以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种SONOS闪存器件，其特征在于，所述SONOS闪存器件整体呈圆柱体结构；具体包括：

衬底，其为呈圆柱体结构，所述衬底包括中间部分以及位于中间部分两侧的两个端部，所述端部分别为源端和漏端；

栅极，环绕所述衬底的中间部分，呈空心圆柱体；所述栅极包括并列的第一硅栅以及第二硅栅，所述第一硅栅与第二硅栅之间设有第一氧化层；其中，第一硅栅环绕所述衬底的中间部分呈第一空心圆柱体；

所述第二硅栅与所述衬底之间依次包括：布置在衬底上的第二氧化层、布置在所述第二氧化层上的用于存储电荷的氮化硅层、以及布置在所述氮化硅层上的第三氧化层，从而第二氧化层环绕所述衬底的中间部分呈第二空心圆柱体，氮化硅层环绕所述第二氧化层呈第三空心圆柱体，第三氧化层环绕所述第三氧化层呈第四空心圆柱体，第二硅栅环绕所述第三氧化层呈第五空心圆柱体；并且，第一空心圆柱体的内径小于第五空心圆柱体的内径；

对SONOS闪存器件进行编译时，第一硅栅施加的电压值与闪存器件的阈值电压值相等，在其下衬底区域感应出第一沟道电子层；第二硅栅施加的电压值大于闪存器件的阈值电压值，其电压耦合到下方的氮化硅层后在第二硅栅下方的沟道电子层感应出第二沟道电子层，第二沟道电子层的厚度大于第一沟道电子层的厚度；漏端施加的电压加速第一硅栅下方感应出的电子产生具有足够能量的热电子并在第二硅栅高电压作用下注入到氮化硅层中完成编译。

2.如权利要求1所述的SONOS闪存器件，其特征在于，所述第一硅栅的材质为多晶硅，其高度为80～100nm，长度为5～15nm。

3.如权利要求1所述的SONOS闪存器件，其特征在于，所述第二硅栅的材质为多晶硅，其高度为20～40nm，长度为30～50nm。

4.如权利要求1所述的SONOS闪存器件，其特征在于，所述氮化硅层的高度为40～60nm，长度为30～50nm。

5.如权利要求1所述的SONOS闪存器件，其特征在于，所述第二氧化层的材质为二氧化硅，厚度为2nm～3nm。

6.如权利要求1所述的SONOS闪存器件，其特征在于，所述第三氧化层的材质为二氧化硅，厚度为8nm～12nm。

7.一种SONOS闪存器件的编译方法，其特征在于，对权利要求1中所述的SONOS闪存器件进行编译时，所述第一硅栅施加的电压值与所述闪存器件的阈值电压值相等，所述第二硅栅施加的电压值大于所述闪存器件的阈值电压值，所述漏端施加电压范围为4V～6V，所述源端施加0V电压。

8.如权利要求7所述的SONOS闪存器件的编译方法，其特征在于，对SONOS闪存器件进行编译时，所述第一硅栅施加的电压值与所述闪存器件的阈值电压值相等，所述第二硅栅施加的电压为8V，所述漏端施加电压为4V，所述源端施加0V电压。