CN104319237A - 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法 - Google Patents

通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法 Download PDF

Info

Publication number
CN104319237A
CN104319237A CN201410535650.6A CN201410535650A CN104319237A CN 104319237 A CN104319237 A CN 104319237A CN 201410535650 A CN201410535650 A CN 201410535650A CN 104319237 A CN104319237 A CN 104319237A
Authority
CN
China
Prior art keywords
gate
dielectric layer
protection layer
self
passivation protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410535650.6A
Other languages
English (en)
Other versions
CN104319237B (zh
Inventor
麻芃
金智
史敬元
王少青
张大勇
王选芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410535650.6A priority Critical patent/CN104319237B/zh
Publication of CN104319237A publication Critical patent/CN104319237A/zh
Application granted granted Critical
Publication of CN104319237B publication Critical patent/CN104319237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,该方法包括:在石墨烯上沉积栅介质层,制备T型栅金属电极;沉积钝化保护层,利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层;对栅介质层进行腐蚀,去除T型栅金属电极足部覆盖区域之外的栅介质层;以及沉积金属形成源漏金属电极。本发明通过所设计的自对准工艺制备流程制备石墨烯顶栅FET器件,可以有效地减小栅源、栅漏间距离,进而减小寄生通路电阻和寄生栅电阻,从而提高石墨烯顶栅FET器件的性能。

Description

通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法
技术领域
本发明涉及石墨烯场效应晶体管(FET)器件制备技术领域,涉及利用自对准工艺方法实现石墨烯顶栅FET器件制备。利用该方法制备的石墨烯顶栅FET器件具有较小的寄生电阻,从而可以提高器件的信号电流、跨导、增益、截止频率和最高振荡频率。
背景技术
以石墨烯为材料的纳米电子学,由于石墨烯超高的载流子迁移率和载流子饱和漂移速度,被认为具有极大的应用前景,极富潜力可以替代硅材料。在石墨烯FET器件的发展过程中,寄生电阻对器件的开关电流比、跨导、本征增益、截止频率、最高振荡频率等电学特性都具有重要影响。寄生电阻主要包括接触金属体电阻、金属石墨烯接触电阻以及栅源、栅漏之间的石墨烯沟道通路电阻和栅金属电阻。其中,栅源、栅漏之间的沟道通路电阻由栅源、栅漏间距和石墨烯面电阻决定,而栅源、栅漏间距则由于光刻套准精度的限制,在减小到一定长度后难以继续缩短;栅金属电阻由栅金属性质、栅宽和栅金属截面积共同决定。本发明提出了一种通过自对准工艺制备石墨烯顶栅FET器件的方法,一方面,利用T型栅可以增大栅金属截面积进而减小栅电阻;另一方面,利用自对准方法可以减小栅源、栅漏间距离,从而有效减小石墨烯顶栅FET器件的寄生通路电阻,最终实现高性能的石墨烯顶栅FET器件。
发明内容
(一)要解决的技术问题
本发明的主要目的是提供一种通过自对准工艺方法制备石墨烯顶栅FET器件的方法,利用T型栅金属电极减小栅电阻,利用自对准工艺减小栅源、栅漏间距离进而减小通路寄生电阻,最终实现高性能石墨烯顶栅FET器件制备。
(二)技术方案
为达到上述目的,本发明提供了一种通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,该方法包括:在石墨烯上沉积栅介质层,制备T型栅金属电极;沉积钝化保护层,利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层;对栅介质层进行腐蚀,去除T型栅金属电极足部覆盖区域之外的栅介质层;以及沉积金属形成源漏金属电极。
上述方案中,该方法制备的石墨烯顶栅FET器件,包括绝缘衬底、导电通道、源电极、漏电极、栅介质层、钝化保护层和栅电极,其中:所述导电通道设置于绝缘衬底上,所述导电通道由石墨烯材料构成,所述源电极和漏电极分别设置于导电通道的两端,所述栅介质层覆盖在导电通道上,所述栅电极位于栅介质层之上,所述钝化保护层位于栅电极侧墙。
上述方案中,所述栅介质层采用氧化硅、氧化铝、氧化铪、氧化钇、氧化锆或氧化钛。
上述方案中,所述栅金属电极为T型栅金属电极。
上述方案中,所述钝化保护层采用氮化硅。
上述方案中,所述利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层,采用的刻蚀方法为干法刻蚀,刻蚀气体采用四氟化碳、六氟化硫、三氟化氢碳、六氟化二碳、八氟化四碳、四氟化二氢二碳或这些气体的混合气体,刻蚀气体无载气,或采用氮气、氧气、氢气、氩气、氦气作为载气。
上述方案中,所述去除T型栅金属电极足部覆盖区域之外的栅介质层,采用的腐蚀方法为湿法腐蚀,腐蚀液包括氢氟酸、盐酸、磷酸、硫酸、硝酸、醋酸、氟化铵溶液、氢氧化钾溶液或四甲基氢氧化铵。
上述方案中,该方法在制备过程中还包括有源区隔离这一步骤,该步骤跟随在栅介质层沉积、栅金属电极沉积或钝化保护层沉积之后均可。所述有源区隔离,是利用光刻胶对有源区进行保护之后,依次去除有源区之外的钝化保护层、栅介质层和石墨烯。
(三)有益效果
从上述技术方案中可以看出,本发明具有以下有益效果:
1、本发明提供的自对准工艺方法制备的石墨烯顶栅FET器件,通过T型栅金属电极减小栅电阻,通过自对准工艺减小栅源、栅漏间距离进而减小通路寄生电阻,从而有效的增加了器件的开态电流,提高了器件的跨导、截止频率和最高振荡频率。
2、本发明提供的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,该制作方法与传统的半导体工艺相兼容,并具有良好的可行性和重复性。
附图说明
图1是本发明提供的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法流程图。
图2至图7是依照本发明实施例的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的工艺流程图;
其中,绝缘衬底10、导电通道11、栅介质12、T型栅金属13、钝化保护层14、源金属15、漏金属16。所述导电通道11设置于绝缘衬底10上,所述导电通道11由石墨烯构成,所述源电极15和漏电极16分别设置于导电沟道11的两端,所述栅介质12设置于导电通道11上,所述T型栅金属13设置于栅介质12上,所述钝化保护层设置于T型栅金属13的足部侧墙上。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
如图1所示,图1是本发明提供的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法流程图,该方法包括:
步骤1:在石墨烯上沉积栅介质层,制备T型栅金属电极;
步骤2:沉积钝化保护层,利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层;
步骤3:对栅介质层进行腐蚀,去除T型栅金属电极足部覆盖区域之外的栅介质层;
步骤4:沉积金属形成源漏金属电极,实现石墨烯顶栅场效应晶体管器件制备。
其中,该方法制备的石墨烯顶栅FET器件,包括绝缘衬底、导电通道、源电极、漏电极、栅介质层、钝化保护层和栅电极,其中:所述导电通道设置于绝缘衬底上,所述导电通道由石墨烯材料构成,所述源电极和漏电极分别设置于导电通道的两端,所述栅介质层覆盖在导电通道上,所述栅电极位于栅介质层之上,所述钝化保护层位于栅电极侧墙。
栅介质层可以采用氧化硅、氧化铝、氧化铪、氧化钇、氧化锆或氧化钛。栅金属电极为T型栅金属电极。钝化保护层可以采用氮化硅。
利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层,采用的刻蚀方法为干法刻蚀,刻蚀气体采用四氟化碳、六氟化硫、三氟化氢碳、六氟化二碳、八氟化四碳、四氟化二氢二碳或这些气体的混合气体,刻蚀气体无载气,或采用氮气、氧气、氢气、氩气、氦气作为载气。
去除T型栅金属电极足部覆盖区域之外的栅介质层,采用的腐蚀方法为湿法腐蚀,腐蚀液包括氢氟酸、盐酸、磷酸、硫酸、硝酸、醋酸、氟化铵溶液、氢氧化钾溶液或四甲基氢氧化铵。
该方法在制备过程中还包括有源区隔离这一步骤,该步骤跟随在栅介质层沉积、栅金属电极沉积或钝化保护层沉积之后均可。所述有源区隔离,是利用光刻胶对有源区进行保护之后,依次去除有源区之外的钝化保护层、栅介质层和石墨烯。
本发明通过所设计的自对准工艺工艺流程制备的石墨烯顶栅FET器件,利用T型栅金属结构增大栅电极截面积从而减小栅寄生电阻;同时利用自对准工艺可以有效地减小栅源、栅漏间距离,进而减小寄生通路电阻,增大器件的跨导、开关电流比、截止频率和器件的本征增益。
图2至图7是依照本发明实施例的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的工艺流程图,在本实施例中,以二氧化硅作为绝缘衬底,石墨烯作为导电通道,氧化铝作为栅介质,金属钛/金作为栅、源、漏金属电极,氮化硅作为钝化保护层。该方法具体包括以下步骤:
步骤1:在石墨烯上沉积栅介质:如图2所示,在石墨烯上首先电子束蒸发1nm铝,空气中自然氧化后形成2nm氧化铝,然后通过原子层沉积(Atomic Layer Deposition,ALD)的方法继续生长10nm氧化铝,最终在石墨烯上沉积12nm氧化铝。
步骤2:栅金属电极制备:在氧化铝上形成T型栅金属电极钛/金(Ti/Au=20/400nm),如图3所示。
步骤3:沉积钝化保护层:利用等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition,PECVD)在样品表面沉积50nm的Si3N4,如图4所示。
步骤4:刻蚀钝化保护层:利用感应耦合等离子体刻蚀(InductivelyCoupled Plasma,ICP)对样品进行刻蚀,刻蚀气体为SF6,载气为N2,刻蚀后器件如图5所示。SF6对Si3N4有很好的刻蚀效果,同时不会刻蚀Al2O3。刻蚀完毕后,Al2O3上的Si3N4全部去除,只在T型金属栅电极的足部侧壁部分保留大约20nm宽的Si3N4
步骤5:腐蚀介质层:将样品浸入1∶3的磷酸中腐蚀30min,然后用去离子水冲洗后N2吹干,如图6所示。T型金属栅足部下的Al2O3由于覆盖金属的保护作用得以保留。
步骤6:源漏金属电极制备:沉积金属Ti/Au=20/100nm形成源漏金属电极,如图7所示。由于栅金属侧墙的Si3N4的隔离作用,使栅源、栅漏间距离等于栅金属侧墙附着的Si3N4宽度,完成自对准器件制备。
通过上述实施例可以看出,通过本发明采用自对准工艺方法制备的石墨烯场效应晶体管器件,可以利用T型栅金属结构增大栅电极截面积进而减小栅寄生电阻;同时有效地缩短栅源、栅漏间距离,进而减小栅源、栅漏间石墨烯沟道产生的通路电阻,从而增加器件的跨导,开关电流比,截止频率和器件的本征增益。
在上述实施例中,是以二氧化硅作为绝缘衬底,石墨烯作为导电通道,氧化铝作为栅介质层,氮化硅作为钝化保护层,六氟化硫作为钝化保护层刻蚀气体,稀磷酸作为栅介质腐蚀液,金属钛/金作为源、漏、栅电极。在实际应用中,衬底材料可选用氧化铝、碳化硅,类金刚石结构薄膜等;栅介质层可以用氧化硅、氧化铝、氧化铪、氧化钇、氧化锆或氧化钛;钝化保护层刻蚀气体可以采用六氟化硫、四氟化碳、三氟化氢碳、六氟化二碳、八氟化四碳、四氟化二氢二碳或这些气体的混合气体;刻蚀气体可以采用氧气、氢气、氩气、氦气作为载气或不使用载气;栅介质腐蚀溶液可以采用氢氟酸、盐酸、磷酸、硫酸、硝酸、醋酸、氟化铵溶液、氢氧化钾溶液或四甲基氢氧化铵;源、漏、栅电极可以采用钛和金、镍和金、钯和金、铬和金、铂和金等。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,该方法包括:
在石墨烯上沉积栅介质层,制备T型栅金属电极;
沉积钝化保护层,利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层;
对栅介质层进行腐蚀,去除T型栅金属电极足部覆盖区域之外的栅介质层;以及
沉积金属形成源漏金属电极。
2.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,该方法制备的石墨烯顶栅FET器件,包括绝缘衬底、导电通道、源电极、漏电极、栅介质层、钝化保护层和栅电极,其中:
所述导电通道设置于绝缘衬底上,所述导电通道由石墨烯材料构成,所述源电极和漏电极分别设置于导电通道的两端,所述栅介质层覆盖在导电通道上,所述栅电极位于栅介质层之上,所述钝化保护层位于栅电极侧墙。
3.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,所述栅介质层采用氧化硅、氧化铝、氧化铪、氧化钇、氧化锆或氧化钛。
4.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,所述栅金属电极为T型栅金属电极。
5.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,所述钝化保护层采用氮化硅。
6.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,所述利用选择性刻蚀去除栅介质上方覆盖的钝化保护层而保留T型栅金属电极足部侧墙部分的钝化保护层,采用的刻蚀方法为干法刻蚀,刻蚀气体采用四氟化碳、六氟化硫、三氟化氢碳、六氟化二碳、八氟化四碳、四氟化二氢二碳或这些气体的混合气体,刻蚀气体无载气,或采用氮气、氧气、氢气、氩气、氦气作为载气。
7.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,所述去除T型栅金属电极足部覆盖区域之外的栅介质层,采用的腐蚀方法为湿法腐蚀,腐蚀液包括氢氟酸、盐酸、磷酸、硫酸、硝酸、醋酸、氟化铵溶液、氢氧化钾溶液或四甲基氢氧化铵。
8.根据权利要求1所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,该方法在制备过程中还包括有源区隔离这一步骤,该步骤跟随在栅介质层沉积、栅金属电极沉积或钝化保护层沉积之后均可。
9.根据权利要求8所述的通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法,其特征在于,所述有源区隔离,是利用光刻胶对有源区进行保护之后,依次去除有源区之外的钝化保护层、栅介质层和石墨烯。
CN201410535650.6A 2014-10-11 2014-10-11 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法 Active CN104319237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410535650.6A CN104319237B (zh) 2014-10-11 2014-10-11 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410535650.6A CN104319237B (zh) 2014-10-11 2014-10-11 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法

Publications (2)

Publication Number Publication Date
CN104319237A true CN104319237A (zh) 2015-01-28
CN104319237B CN104319237B (zh) 2018-05-22

Family

ID=52374451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410535650.6A Active CN104319237B (zh) 2014-10-11 2014-10-11 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法

Country Status (1)

Country Link
CN (1) CN104319237B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789032A (zh) * 2016-05-10 2016-07-20 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
US20170244055A1 (en) * 2016-02-18 2017-08-24 International Business Machines Corporation Fabrication of nanomaterial t-gate transistors with charge transfer doping layer
CN116435275A (zh) * 2023-06-09 2023-07-14 粤芯半导体技术股份有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US20120056161A1 (en) * 2010-09-07 2012-03-08 International Business Machines Corporation Graphene transistor with a self-aligned gate
CN103325836A (zh) * 2013-06-08 2013-09-25 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US20120056161A1 (en) * 2010-09-07 2012-03-08 International Business Machines Corporation Graphene transistor with a self-aligned gate
CN103325836A (zh) * 2013-06-08 2013-09-25 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LI JIA ET AL.: "Self-aligned graphene field-effect transistors on SiC (0001) substrates with self-oxidized gate dielectric", 《JOURNAL OF SEMICONDUCTORS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170244055A1 (en) * 2016-02-18 2017-08-24 International Business Machines Corporation Fabrication of nanomaterial t-gate transistors with charge transfer doping layer
US10546924B2 (en) * 2016-02-18 2020-01-28 International Business Machines Corporation Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
CN105789032A (zh) * 2016-05-10 2016-07-20 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
CN105789032B (zh) * 2016-05-10 2018-11-09 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
CN116435275A (zh) * 2023-06-09 2023-07-14 粤芯半导体技术股份有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN104319237B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
CN102810564B (zh) 一种射频器件及其制作方法
CN104051522B (zh) 一种增强型氮化物半导体器件及其制造方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN105762078B (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN106298921A (zh) 半导体器件、鳍式场效应晶体管及其形成方法
US9991082B2 (en) Semiconductor device and related manufacturing method
CN104362092A (zh) 一种采用自对准工艺制作石墨烯场效应晶体管器件的方法
CN103346088A (zh) 一种减小石墨烯顶栅fet器件寄生电阻的方法
CN103985762A (zh) 超低欧姆接触电阻石墨烯晶体管及其制备方法
CN104282548A (zh) 一种iii-v族化合物半导体材料的刻蚀方法
CN102971854A (zh) 碳器件中的自对准接触
CN104319237A (zh) 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法
CN105097904B (zh) 隧穿碳纳米管场效应晶体管及其制造方法
CN105789032A (zh) 一种石墨烯场效应晶体管及其制造方法
WO2023006036A1 (zh) 一种基于双层钝化精准刻蚀的双t型栅的制备方法
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
CN105762194A (zh) 一种石墨烯场效应晶体管及其制造方法
CN106298904A (zh) 带氮化镓插入层的氮化镓基增强型器件及其制备方法
CN106952949B (zh) 石墨烯场效应晶体管及其形成方法
CN106158952A (zh) 一种高电子迁移率晶体管及制备方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN104167362B (zh) 氮化镓盖帽层掩模的凹槽栅氮化镓基增强型器件制备方法
CN105632900B (zh) 一种石墨烯自对准顶栅场效应晶体管器件的制备方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
CN103258739B (zh) 基于自停止刻蚀的凹槽栅氮化镓基增强型器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant