CN104303420A

CN104303420A - 模数转换器

Info

Publication number: CN104303420A
Application number: CN201280072784.8A
Authority: CN
Inventors: H.拉克达瓦拉; R.阿肖科; D.奧菲尔; A.埃坎; J.H.卢; G·埃士尔
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2012-05-30
Filing date: 2012-05-30
Publication date: 2015-01-21
Anticipated expiration: 2032-05-30
Also published as: EP2856650A4; US9083377B2; US20140225758A1; CN104303420B; WO2013180701A1; EP2856650A1

Abstract

一种技术包括：接收模拟信号；以及产生具有指示模拟信号的量值的定时的至少一个第二信号。该技术包括：获取定时的多个测量值，其中所述测量值根据随机分布变化；以及至少部分地基于测量值提供模拟信号的数字表示。

Description

模数转换器

背景技术

模数转换器(ADC)可被用于将“真实世界”模拟信号转换成更适合数字处理的信号的目的。在这个方面，典型ADC可接收来自模拟源的模拟信号(诸如，从天线、麦克风等获得的模拟信号)，并且将模拟信号转换成可由数字电路(诸如，逻辑或微处理器)处理的数字形式(即，“1”和“0”的信号)。存在各种形式的ADC，诸如：直接转换ADC，使用一组比较器产生指示模拟信号的量值的不同的检测到的范围的数字位；和逐次近似ADC，使用反馈环中的内部数模转换器迭代地改进数字信号的估计值直至估计值具有预期分辨率。

附图说明

图1和3是根据示例性实现方式的模数转换器的示意图。

图2是由根据示例性实现方式的图1的模数转换器的量值到时间转换器提供的信号的定时的图示。

图4是根据示例性实现方式的图1的模数转换器的时间放大器的再生时间与时间差特性的图示。

图5是描绘根据示例性实现方式的用于执行模数转换的技术的流程图。

图6和7是描绘根据示例性实现方式的用于校准模数转换器的技术的流程图。

图8是根据示例性实现方式的无线接收器的示意图。

具体实施方式

由于诸如失配电路参数(例如，由于制作工艺变化)和相对较长的处理时间的担心，将相对较小的模拟电压(例如，具有小于大约50毫伏(mV)的量值的电压)转换成数字表示可能相对比较具有挑战性。然而，参照图1，根据这里公开的系统和技术，模数转换器(ADC) 10可被用于这种目的。通常，ADC 10将输入模拟信号(在图1中被称为“V_IN”)的量值转换成时基表示，对时基表示进行时间放大，并且将时基表示转换成出现在ADC 10的一个或多个输出端子52处的数字信号。

更具体地讲，根据示例性实现方式，ADC 10包括量值到时间转换器20，量值到时间转换器20在它的输入端子12接收V_IN信号并且将V_IN信号转换成出现在转换器20的输出端子22的、指示与V_IN信号的量值(例如，电压)对应的定时的一个或多个信号。因此，量值到时间转换器20提供V_IN信号的量值的时基表示。

根据示例性实现方式，V_IN信号的量值由时间差表示，时间差由ADC 10的时间放大器40放大以产生出现在时间放大器40的输出端子42处并且在ADC 10的时间-数字转换器50的对应输入端子处被接收的信号。如其名字所暗示，时间-数字转换器50将V_IN信号的量值的时基表示转换成数字表示，所述数字表示作为ADC 10的数字输出信号出现在ADC的输出端子52。

如这里进一步所公开，时间-数字转换器50执行由时间放大器40提供的信号的定时的多次测量，并且这些测量继而随机地变化(例如，根据高斯分布变化)。换句话说，这些测量指示根据随机分布以统计方式分布的不同结果。时间-数字转换器50将测量值组合在一起(例如，对测量值求积分或将测量值相加)以获得出现在ADC 10的输出端子52的数字信号。

更具体地讲，根据示例性实现方式，测量电路可在设计上相同，但主要由于制作工艺变化，测量电路在它们的实际制作形式上彼此不同。如这里进一步所述，ADC利用随机变化将相对较小量值的模拟电压转换成对应数字表示。

现在转向更具体的细节，参照图3，根据一些实现方式，量值到时间转换器20产生两个信号(被称为“S1”和“S2”)，并且S1和S2信号的相对定时指示V_IN模拟输入信号的量值。

示例性S1和S2信号被大体上图示在图2中。

更具体地讲，根据示例性实现方式，横跨量值到时间转换器20的对应输入端子12-1和12-2以差动方式接收V_IN模拟输入信号。差动输入信号由以下形成：由端子12-1接收的较大量值的单端正信号(在图3中被称为“V_{IN_ P}”信号)；和相对较小量值的单端信号(在图3中被称为“V_{IN_N}”信号)。根据一些实现方式，S1和S2信号之间的延迟(在图2中被称为“ΔΤ”)继而是V_IN模拟输入信号的量值的函数。在这个方面，根据一些实现方式，V_IN信号的较大量值对应于较长的ΔΤ时间差；并且相反地，V_IN信号的较小的量值对应于较短的ΔΤ时间差。

对于图3的特定例子，出于产生S1和S2信号的目的，量值到时间转换器20使用两个反相器104和110以及参考时钟信号(被称为“CLK”)。如图3中所描绘，CLK参考时钟信号可由ADC 10的参考时钟源100提供，但根据其它实现方式，CLK参考时钟信号可由除ADC 10的时钟源之外的时钟源提供。

通常，CLK参考时钟信号传播经过反相器104以在反相器104的输出端子处产生S1信号；并且CLK参考时钟信号传播经过反相器110以在反相器110的输出端子处形成S2信号。S1和S2信号之间的ΔΤ时间差可归因于反相器104和110的各自电流路径，反相器104和110的电流由V_{IN_P}和V_{IN_N}信号控制。

更具体地讲，根据示例性实现方式，反相器104和110是互补金属氧化物半导体(CMOS)反相器。每个反相器104、110的主电流路径与金属氧化物半导体场效应晶体管(MOSFET)串联地耦合，MOSFET继而由单端模拟输入信号之一控制。以这种方式，对于反相器104，MOSFET 106具有与反相器104的主电流路径串联耦合的漏极到源极路径；并且MOSFET 106的栅极端子继而接收V_{IN_P}单端信号。因此，V_{IN_P}单端信号的量值控制S1信号的延迟。以类似方式，反相器110的主电流路径与另一MOSFET 112的漏极到源极路径串联地耦合，MOSFET 112继而在它的栅极端子接收V_{IN_N}单端信号。因此，V_{IN_N}单端信号的量值控制S2信号的延迟。

通常，反相器104、110的主电流路径中可用的电流越大，由反相器104、110引入的延迟越小。由于差动布置，S2信号的延迟大于S1信号；并且通常，V_IN模拟输入信号的较大的量值意味着较大的ΔΤ时间差，并且相反地，V_IN模拟输入信号的较小的量值对应于较小的ΔΤ时间差。

根据一些实现方式，量值到时间转换器20的输出端子22-1(提供S1信号)和22-2(提供S2信号)耦合到ADC 10的偏移补偿器30的对应输入端子。通常，偏移补偿器30可被编程(如以下进一步公开的)以用于补偿量值到时间转换器20的各部件的阈值差的目的。特别地，根据一些实现方式，由于制作工艺变化，MOSFET 106和112可具有不同的对应的栅极阈值电压。作为结果，在没有由偏移补偿器30提供的补偿的情况下，可能在提供于输出端子52处的数字表示中引入误差。

根据示例性实现方式，偏移补偿器30包括路径119-1和119-2，路径119-1和119-2共享用于调整S1和S2信号相对于彼此的延迟的共同设计119。以这种方式，如图3中所描绘的，路径119由两个或更多串联耦合的反相器120和124形成。可变电容器继而耦合在每个反相器120、124的输出端子和地之间。在这个方面，可变电容器122耦合在反相器120的输出端子和地之间，并且可变电容器126耦合在反相器124的输出端子和地之间。

作为非限制性例子，每个可变电容器122、126可由电容器的一可编程组形成，从而使得可选择开关(例如，对应于配置值的对应位)以选择性地将电容器耦合到对应的反相器输出端子来调整电容。因此，通过对电容器122和126的电容进行编程，可对由路径119引入的延迟进行编程。路径119-1和119-2的不同延迟继而对应于由偏移补偿器30执行的总体延迟调整。

根据示例性实现方式，由偏移补偿器30(在对应的输出端子32)提供的被补偿信号被提供给ADC 10的时间放大器40。通常，时间放大器40放大ΔΤ时间差以进一步增加所指示的S1和S2信号之间的时间差。为了这个目的，根据示例性实现方式，时间放大器40包括具有用于时间放大的关联再生时间的电路(诸如，锁存器)。通常，再生时间表示锁存器针对对应输入变化变得稳定所使用的时间。在过渡时间期间，锁存器可以是亚稳定的，因为由锁存器提供的输出信号具有既不被视为高逻辑值也不被视为低逻辑值的亚稳态。

如图3中所描绘的，根据示例性实现方式，用于时间放大器40的锁存器可以是复位置位(R-S)锁存器140，锁存器140的复位和置位输入分别耦合到偏移补偿器30的输出端子32-1和32-2。R-S锁存器140的反相( )和非反相(Q)端子继而分别耦合到时间放大器40的输出端子42-2和42-1。如图3中所示，根据一些实现方式，可编程电容器142和144可分别被耦合到输出端子42-1和42-2。通常，电容器142和144的电容值可被调整以便调整R-S锁存器140的亚稳定性时间，并且因此调整放大器40的时间放大增益。这些可调整的电容继而可由电容器的各个可编程组提供，电容器的可编程组响应于编程信号而被选择性地耦合到锁存器140的Q和输出端子。作为非限制性例子，结合图3参照图4，对于相对较小的ΔΤ时间差，当ΔΤ时间减小时，R-S锁存器140的再生时间200通常可以增加(如时间部分202所示)。

仍然参照图3，时间放大器40的输出端子42-1和42-2耦合到时间到数字转换器50的输入端子。通常，根据示例性实现方式，时间到数字转换器50包括测量ΔΤ时间差的多个测量电路。然而，主要由于半导体工艺变化，测量值随机地不一致；并且更具体地讲，根据示例性实现方式，测量值根据高斯分布变化。

作为更具体的例子，根据示例性实现方式，每个测量电路是D型触发器150，但根据其它变型，可使用其它类型的测量电路。每个D型触发器150测量相同信号：每个D型触发器150的输入端子耦合到输出端子42-1，并且每个D型触发器150的时钟输入端子耦合到输出端子42-2。

还结合图3参照图2，因为呈现给D型触发器150的信号在时间上彼此相对比较接近，所以当通过S1信号对D型触发器150进行时控时，一些D型触发器150可针对S2信号识别逻辑“1”值，而其它D型触发器150可针对S2信号识别逻辑“0”值。还假设：在S1信号的上升沿或正向前进沿对D型触发器150进行时控。

由于工艺变化，一些D型触发器150因此提供逻辑“1”数字输出信号，并且其它D型触发器150提供逻辑“0”信号。ΔΤ时间差越小，越少数量的D型触发器提供逻辑“1”信号；并且相反地，ΔΤ时间差越大，提供逻辑“1”值的D型触发器150的数量越大。如图3中所描绘的，时间到数字转换器50包括加法器160，加法器160执行由所有D型触发器150提供的逻辑信号的求和以在ADC 10的输出端子52处提供数字信号。

参照图5，因此，为了总结，根据这里公开的示例性实现方式的技术250包括：接收模拟信号(块254)，并且产生具有指示模拟信号的量值的定时的至少一个第二信号(块258)。根据块262，获取这个定时的随机变化的测量值，并且根据块266，至少部分地基于这些测量值提供模拟信号的数字表示。

根据示例性实现方式，图6中描述的技术300可被用于经偏移补偿器30校准ADC 10的目的。在这个方面，根据一些实现方式，根据技术300，ADC 10的控制电路170(参见图3)可(经它的输入端子171和输出端子173)控制ADC 10，并且为补偿器30的电容提供对应的校准值。

对于这个例子，根据块304，零均值随机输入信号作为V_IN模拟输入信号被提供给ADC 10。要注意的是，当ADC 10被用作余量放大器的部分时，可例如由在通信系统中使用的信号的最低有效位提供随机均值信号。以这种方式，由于十分贝(dB)噪声负载规格和这个信号的随机性质，最后几位可以是零均值噪声。

使用零均值随机输入信号，观察到由ADC 10提供的数字值的相对较长期的输出均值。更具体地讲，根据技术300，由ADC 10提供的数字值被累计308，以使得可根据块312确定数字值的平均值。如果平均值位于可接受范围内(例如，低于预定可接受的阈值) 被确定(判定块316)，则技术300结束，因为ADC 10已被校准。否则，如果平均值是不可接受的(根据判定块316)，则由偏移补偿器30应用的补偿被更新(块320)，并且控制返回到块308。作为例子，在一些实现方式中，逐次近似技术可调整由偏移补偿器30的一个或两个路径119(参见图3)应用的电容。因此，可执行多次迭代，直至平均值是可接受的，由此指示ADC 10的校准。

设想了其它变型，并且所述其它变型在所附权利要求的范围内。例如，根据另外的实现方式，技术350(参见图7)可被用于调谐偏移补偿器30的目的。根据技术350，控制电路170(参见图3)使ADC 10的输入端子12短路(块354)。例如，根据一些实现方式，控制电路170将零电压量值输入信号提供给ADC 10。在其它实现方式中，控制电路170可激活开关(例如，晶体管)以使ADC 10的输入端子12短路或者横跨这些端子的电压降低至零或新的零。不管特定实现方式如何，利用短路的输入端子，ADC 10执行一次或多次迭代以用于使用偏移补偿器30校准ADC 10的目的。在每次迭代中，控制电路170确定(判定块358)ADC 10的数字输出是否为零(因为输入电压为零)，并且如果是，则校准技术350结束。否则，根据块362，技术350包括更新 (例如，经逐次近似技术)偏移补偿器30的一个或多个电容值(块362)以用于最终使ADC 10的输出为零的目的。

根据特定实现方式，ADC 10可被用在许多不同电路和应用中。作为非限制性例子，图8描绘无线接收器400中的ADC 10的使用。对于这个实现方式，接收器400可例如经天线402接收无线信号。接收器400可包括射频(RF)前端404，RF前端404处理接收的RF信号并且可包括ADC 10以用于将相对较小量值的模拟信号转换成数字表示的目的。在这个方面，根据示例性实现方式，一旦转换成数字形式，接收器400的处理器410可进一步处理所接收的无线内容。

下面的例子与另外的实施例有关。

在示例性实现方式中，一种设备包括第一转换器和第二转换器。第一转换器提供具有定时的至少一个信号，该定时指示模拟信号的量值。第二转换器响应于定时提供模拟信号的数字表示。第二转换器包括时间比较器和组合器。每个时间比较器被适配为测量定时，并且测量值在时间转换器之间根据随机分布变化。组合器组合测量值以提供数字表示。

在一些实现方式中，模拟信号包括由第一单端信号和第二单端信号的差形成的差动信号。第一转换器包括第一延迟元件和第二延迟元件。第一延迟元件响应于第一单端信号而延迟参考信号以便提供第一延迟信号，并且第二延迟元件响应于第二单端信号而延迟参考信号以便提供第二延迟信号。定时包括第一延迟信号相对于第二延迟信号的定时。

在一些实现方式中，第一延迟元件可包括：反相器；和晶体管，被适配为响应于第一单端信号而调节反相器中的电流。

在一些实现方式中，所述设备可包括：时间放大器，被适配为放大由第一转换器提供的（一个或多个）信号所指示的定时差。

在一些实现方式中，时间放大器可包括：锁存器，被适配为使用锁存器的再生时间特性放大定时差。

在一些实现方式中，所述设备包括：偏移补偿器，被适配为补偿由第一转换器的部件的制作工艺变化导致的第一转换器的定时误差。

在一些实现方式中，每个时间比较器被适配为以数字方式指示定时的测量值，并且组合器包括用于将由时间比较器提供的数字指示相加在一起以提供数字表示的加法器。

在一些实现方式中，所述设备还包括：模拟接口，用于提供模拟信号；和处理器，用于处理数字表示。第一转换器被适配为至少部分地基于模拟信号的量值延迟参考时钟信号以提供信号。

在一些实现方式中，模拟接口可包括射频(RF)前端。

在一些实现方式中，随机分布主要归因于半导体工艺变化。

在一些实现方式中，时间比较器可包括用于提供指示测量值的信号的多个锁存器，并且组合器可包括用于组合测量值以提供数字表示的加法器。

在一些实现方式中，一种技术包括：接收模拟信号；产生具有定时的至少一个第二信号，该定时指示模拟信号的量值；获取定时的测量值，其中所述测量值根据随机分布变化；以及至少部分地基于测量值提供模拟信号的数字表示。

在一些实现方式中，所述技术包括提供数字表示，提供数字表示包括将测量值相加在一起。

在一些实现方式中，校准产生第二信号的转换器。这种校准包括：提供零均值随机输入信号作为模拟信号；累计与零均值随机输入信号对应的数字表示；确定数字表示的平均值；以及至少部分地基于平均值使用逐次近似来调整转换器。

在一些实现方式中，所述技术包括校准用于产生（一个或多个）第二信号的转换器。该校准包括：使模拟信号短路；以及至少部分地基于由于使模拟信号短路而被提供的数字表示使用逐次近似来选择性地调整转换器。

在一些实现方式中，所述接收、产生、获取和提供包括：执行模拟信号的模数转换。

在一些实现方式中，一种设备可包括：模数转换器，被配置为执行以上阐述的技术中的任何一种。

尽管这里公开了有限数量的例子，但获益于本公开的本领域技术人员将会从其理解许多修改和变化。所附权利要求意图覆盖所有这种修改和变型。

Claims

1.一种设备，包括：

第一转换器，用于提供至少一个信号，所述至少一个信号具有指示模拟信号的量值的定时；和

第二转换器，用于响应于所述定时而提供所述模拟信号的数字表示，第二转换器包括：

　　多个时间比较器，每个时间比较器被适配为测量所述定时，并且测量值在时间转换器之间根据随机分布变化；和

　　组合器，用于组合测量值以提供所述数字表示。

2.如权利要求1所述的设备，其中：

所述模拟信号包括由第一单端信号和第二单端信号的差形成的差动信号；

第一转换器包括：

　　第一延迟元件，用于响应于第一单端信号而延迟参考信号以便提供第一延迟信号；

　　第二延迟元件，用于响应于第二单端信号而延迟参考信号以便提供第二延迟信号；以及

所述定时包括第一延迟信号相对于第二延迟信号的定时。

3.如权利要求2所述的设备，其中所述第一延迟元件包括：

反相器；和

晶体管，被适配为响应于第一单端信号而调节反相器中的电流。

4.如权利要求1所述的设备，还包括：

时间放大器，被适配为放大由第一转换器提供的所述至少一个信号所指示的定时差。

5.如权利要求4所述的设备，其中所述时间放大器包括：锁存器，被适配为使用锁存器的再生时间特性来放大所述定时差。

6.如权利要求1所述的设备，还包括：

偏移补偿器，被适配为补偿由第一转换器的部件的制作工艺变化导致的第一转换器的定时误差。

7.如权利要求1所述的设备，其中

每个时间比较器均被适配为以数字方式指示所述定时的测量值，以及

组合器包括用于将由时间比较器提供的数字指示相加在一起以提供所述数字表示的加法器。

8.如权利要求1所述的设备，还包括：

模拟接口，用于提供所述模拟信号；和

处理器，用于处理所述数字表示，

其中所述第一转换器被适配为：至少部分地基于所述模拟信号的量值来延迟参考时钟信号以便提供所述至少一个信号。

9.如权利要求8所述的设备，其中所述模拟接口包括射频(RF)前端。

10.如权利要求1所述的设备，其中所述随机分布可主要归因于半导体工艺变化。

11.如权利要求1所述的设备，其中所述时间比较器包括用于提供指示所述测量值的信号的多个锁存器，并且组合器包括用于组合所述测量值以提供所述数字表示的加法器。

12.一种方法，包括：

接收模拟信号；

产生具有定时的至少一个第二信号，所述定时指示所述模拟信号的量值；

获取定时的多个测量值，所述测量值根据随机分布变化；以及

至少部分地基于所述测量值提供所述模拟信号的数字表示。

13.如权利要求12所述的方法，其中提供所述数字表示包括将所述测量值相加在一起。

14.如权利要求12所述的方法，还包括：

校准产生第二信号的转换器，所述校准包括：

提供零均值随机输入信号作为所述模拟信号；

累计与零均值随机输入信号对应的数字表示；

　　确定所述数字表示的平均值；以及

　　至少部分地基于所述平均值使用逐次近似来调整转换器。

15.如权利要求12所述的方法，还包括：

校准用于产生所述至少一个第二信号的转换器，所述校准包括：

　　使模拟信号短路；以及

　　至少部分地基于由于使模拟信号短路而提供的所述数字表示使用逐次近似来选择性地调整转换器。

16.如权利要求12所述的方法，其中所述至少一个第二信号包括多个信号，并且所述定时包括所述多个信号之间的时间差。

17.如权利要求16所述的方法，还包括：放大所述时间差以提供放大的信号，其中获取所述测量值包括使用所述放大的信号获取所述测量值。

18.如权利要求17所述的方法，其中所述放大包括：使用锁存器的再生时间特性。

19.如权利要求12所述的方法，其中所述接收、产生、获取和提供包括执行所述模拟信号的模数转换。

20.一种设备，包括：模数转换器，被配置为执行如权利要求12-19中任何一项所述的方法。