CN104300053B - 一种ito结构的led芯片结构及其制备方法 - Google Patents

一种ito结构的led芯片结构及其制备方法 Download PDF

Info

Publication number
CN104300053B
CN104300053B CN201410535949.1A CN201410535949A CN104300053B CN 104300053 B CN104300053 B CN 104300053B CN 201410535949 A CN201410535949 A CN 201410535949A CN 104300053 B CN104300053 B CN 104300053B
Authority
CN
China
Prior art keywords
gan
layer
ito
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410535949.1A
Other languages
English (en)
Other versions
CN104300053A (zh
Inventor
王智勇
杨翠柏
张杨
杨光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
China Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Semiconductor Technology Co Ltd filed Critical China Semiconductor Technology Co Ltd
Priority to CN201410535949.1A priority Critical patent/CN104300053B/zh
Publication of CN104300053A publication Critical patent/CN104300053A/zh
Application granted granted Critical
Publication of CN104300053B publication Critical patent/CN104300053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种ITO结构的LED芯片结构及其制备方法，在衬底上外延成核层、非掺杂GaN层、N型掺杂GaN层、InGaN/GaN多量子阱结构；外延生长多量子阱结构后，终止生长，采用P型掺杂ITO层代替传统的P型GaN外延层；在P型掺杂ITO层上制备P电极，刻蚀至N型掺杂GaN层，在其上制备N电极；所述P电极对应设置在P型掺杂ITO层上；对所述外延片进行刻蚀，在N型掺杂GaN层上制作N电极。本发明可以避免InGaN/GaN多量子阱结构后升温生长P‑GaN所带来的In组分布不均匀，有利于提高波长均匀性；避免P‑GaN外延生长，降低成本，提高产能；采用高透光、高电导率的ITO超薄层作为P型电流扩展层，可以有效的提高光出射效率，提高外量子效率。

Description

一种ITO结构的LED芯片结构及其制备方法
技术领域
本发明涉及一种ITO结构的LED芯片结构及其制备方法，属半导体外延和芯片技术领域。
背景技术
随着现代工业的发展，全球能源危机和大气污染问题日益突出。LED具有高光效、低电耗、长寿命、高安全性、高环保等优势，是一种理想的照明方式，越来越多国家的重视。
白炽灯、卤钨灯光效为12-24流明/瓦，荧光灯50～70流明/瓦，钠灯90～140流明/瓦，大部分的耗电变成热量损耗。LED光效经改良后将达到达50～200流明/瓦，而且其光的单色性好、光谱窄，无需过滤可直接发出有色可见光LED单管功率0.03～0.06瓦，采用直流驱动，单管驱动电压1.5～3.5伏，电流15～18毫安，反应速度快，可在高频操作。同样照明效果的情况下，耗电量是白炽灯泡的八分之一，荧光灯管的二分之一。LED灯体积小、重量轻，环氧树脂封装，可承受高强度机械冲击和震动，不易破碎。平均寿命达10万小时，可以大大降低灯具的维护费用。发热量低，无热辐射，冷光源，可以安全触摸，能精确控制光型及发光角度，光色柔和，无眩光；不含汞、钠元素等可能危害健康的物质。内置微处理系统可以控制发光强度，调整发光方式，实现光与艺术结合。同时，LED为全固体发光体，耐震、耐冲击不易破碎，废弃物可回收，没有污染。光源体积小，可以随意组合，易开发成轻便薄短小型照明产品，也便于安装和维护。
开展LED相关研究、发展照明产业对国家能源的可持续发展具有非常重要的意义。目前，LED照明面临的主要问题为电光转换效率不够高，还有较大提升空间，可靠性较差的问题，尚不能满足大规模民用的需求。P-GaN层起形成PN结和电流扩展的作用，优化P-GaN层结构与工艺是提高LED发光效率和均匀性的重要技术方向之一。目前，大多采用交叉电极等方法减小电流横向电阻，导致电流扩展困难所导致的横向发光效率不均匀。但是，不透明的金属电极会反射和吸收出射光线，从而降低LED有效出光面积，进而降低亮度。为了减少电极对出射光的吸收和反射，萃取更多的光能，透明电极的相关研究成为LED芯片技术领域热点之一。
ITO膜层的主要成份是氧化铟锡，其禁带宽度为3.5-4.3eV，在可见光范围的光透过率大于85％，电阻率小于10-3Ω·cm。采用ITOP型层，可以避免金属电极对光的反射和吸收，从而增大出光区域面积，提高LED芯片的亮度。同时，ITO制备方法成熟，且具备商业生产标准，现已广泛地应用于平板显示器件、太阳能电池、特殊功能窗口涂层及其他光电器件领域，是目前LCD、PDP、OLED、触摸屏等各类平板显示器件唯一的透明导电电极材料。ITO具有高度的稳定性，可以广泛应用于各种使用环境。耐碱为浸入60℃、浓度为10％氢氧化钠溶液中5分钟后，ITO层方块电阻变化值不超过10％。耐酸为浸入250C、浓度为6％盐酸溶液中5分钟后，ITO层方块电阻变化值不超过10％。耐溶剂为在250C、丙酮、无水乙醇或100份去离子水加3分EC101配制成的清洗液中5分钟后，ITO层方块电阻变化值不超过10％。附着力：在胶带贴附在膜层表面并迅速撕下，膜层无损伤；或连撕三次后，ITO层方块电阻变化值不超过10％。热稳定性：在300℃的空气中，加热30分钟后，ITO导电膜方块电阻值应不大于原方块电阻的300％。较低的电阻率(约为10-4Ω·cm)可见光透过率可达85％以上。它的高透光性和良好的导电性，以及高稳定性非常适合作为更加适合作为LED芯片的透明导电层。
发明内容
本发明利用ITO材料的高电导率和高透光性，可以有效的缓解目前LED芯片存在的金属电极遮挡面积占芯片有效出光面积较大，P-GaN横向扩展困难等问题。
本发明采用的技术方案为，一种ITO结构的LED，其包括有衬底1、成核层2、非掺杂GaN层3、N型掺杂GaN层4、InGaN/GaN多量子阱结构5、P型掺杂ITO层6、P电极7、N电极8；其中，所述衬底1、成核层2、非掺杂GaN层3、N型掺杂GaN层4、InGaN/GaN多量子阱结构5、P型掺杂ITO层6、P电极7从下至上依次层叠设置；所述P电极7对应设置在P型掺杂ITO层6上；对所述外延片进行刻蚀，在N型掺杂GaN层4上制作N电极8。
外延生长多量子阱结构后，终止生长，采用P型ITO代替传统的P型GaN外延层。
所述衬底1可为蓝宝石、Si和SiC等。
所述成核层2可为低温GaN层、高温GaN、高温AlN层及其组成的多晶格结构层。
所述P电极7和N电极8的金属为Ti/Au、Ti/Pt/Au、Ti/Al/Au、Ni、Ni/Au、Cr/Au、Pd、Ti/Pd/Au、Pd/Au中的一种。
所述外延片可为多种材料体系，如GaAs、GaN、ZnO等。
InGaN/GaN多量子阱结构为5-20个周期，根据需要可以调整不同的生长温度以及掺杂浓度。
一种ITO结构的LED芯片制备方法，制备上述LED芯片的工艺如下，
1)使用MOCVD或MBE生长LED外延片，在外延InGaN/GaN多量子阱层后终止生长；
2)对所述外延片进行表面酸洗；
3)对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的InGaN/GaN多量子阱台面刻蚀图形，并去除图形上方的残胶；
4)采用ICP对所示外延片的InGaN/GaN多量子阱进行刻蚀，至N-GaN层终止；
5)对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO生长台面图形，并去P型ITO生长图形上方的残胶；
6)利用光刻胶构成的ITO生长图形作为掩模，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备ITO薄膜，剥离形成P-ITO层；
7)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极台面图形，并去除图形上方的残胶；
8)在P-ITO上制备P电极并退火；
9)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极台面图形，并去除图形上方的残胶；
10)在N-GaN上制备N电极并退火。
本发明的有益效果如下：
采用P型ITO代替与现有P-GaN层，可以避免InGaN/GaN多量子阱结构后升温生长P-GaN所带来的In组分布不均匀，有利于提高波长均匀性；避免P-GaN外延生长，降低成本，提高产能；采用高透光、高电导率的ITO超薄层作为P型电流扩展层，可以有效的提高光出射效率，提高外量子效率。
附图说明
图1是本发明的一个优选LED芯片结构示意图。
图中：1、衬底；2、成核层；3、U-GaN；4、N-GaN；5、InGaN/GaN多量子阱；6、P-ITO层；7、P电极；8、N电极。
具体实施方式
下面结合实施例对本发明作进一步描述，但不应以此限制本发明的保护范围。
实施例一
参见附图1所示，一种ITO结构LED芯片结构及其制备方法，包括下列步骤：
1)使用MOCVD或MBE在衬底1上生长成核层2，生长温度为520-570℃，厚度为10-30nm；
2)在成核层2上生长U-GaN层3，生长温度为1080℃，厚度为2-4μm，为非故意不掺杂层；
3)在U-GaN层3上生长N-GaN层4，生长温度为1080℃，厚度为0.2-1μm，Si掺杂，浓度为5E17～3E18；
4)在N-GaN层4上生长InGaN/GaN多量子阱层5约5-10周期，其中生长温度为InGaN层650-850℃，GaN层700-900℃，In组分为10％，最后生长截止层为GaN层；
5)对所述外延片进行表面酸洗；
6)对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的InGaN/GaN多量子阱层5的台面刻蚀图形，并去除图形上方的残胶；
7)采用ICP对所示外延片的InGaN/GaN多量子阱层5进行刻蚀，至N-GaN层4终止；
8)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极8的台面图形，并去除图形上方的残胶；
9)在N-GaN层4上制备N电极8并退火。
10)对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO层6的生长台面图形，并去P型ITO层6的生长图形上方的残胶；
11)由光刻胶构成的P型ITO层6的生长图形上，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备P型ITO层6；
12)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极7的台面图形，并去除图形上方的残胶；
13)在P型ITO层6上制备P电极7并退火，完成芯片制作。制备上述LED芯片的工艺为：
1)使用MOCVD或MBE在衬底1上生长成核层2，生长温度为520-570℃，厚度为10-30nm；
2)在成核层2上生长U-GaN层3，生长温度为1080℃，厚度为2-4μm，为非故意不掺杂层；
3)在U-GaN层3上生长N-GaN层4，生长温度为1080℃，厚度为0.2-1μm，Si掺杂，浓度为5E17～3E18；
4)在N-GaN层4上生长InGaN/GaN多量子阱层5约5-10周期，其中生长温度为InGaN层650-850℃，GaN层700-900℃，In组分为10％，最后生长截止层为GaN层；
5)对所述外延片进行表面酸洗；
所述酸洗采用如下两步清洗流程：①有机溶剂→去离子水→无机酸→氢氟酸→去离子水；②碱性过氧化氢溶液→去离子水→酸性过氧化氢溶液→去离子水；
6)对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的InGaN/GaN多量子阱层5的台面刻蚀图形，并去除图形上方的残胶；
7)采用ICP对所示外延片的InGaN/GaN多量子阱层5进行刻蚀，至N-GaN层4终止；
8)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极8的台面图形，并去除图形上方的残胶；
9)在N-GaN层4上制备N电极8并退火。
10)对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO层6的生长台面图形，并去P型ITO层6的生长图形上方的残胶；
11)由光刻胶构成的P型ITO层6的生长图形上，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备P型ITO层6，要求最大透过率大于90％，方阻小于60Ω/□，电阻率为小于5E-4Ω·cm；
12)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极7的台面图形，并去除图形上方的残胶；
13)在P型ITO层6上制备P电极7并退火，完成芯片制作。

Claims (8)

1.一种ITO结构的LED，其外延片结构为：包括有衬底(1)、成核层(2)、非掺杂GaN层(3)、N型掺杂GaN层(4)、InGaN/GaN多量子阱结构(5)、P型掺杂ITO层(6)、P电极(7)、N电极(8)；其中，所述衬底(1)、成核层(2)、非掺杂GaN层(3)、N型掺杂GaN层(4)、InGaN/GaN多量子阱结构(5)、P型掺杂ITO层(6)、P电极(7)从下至上依次层叠设置；所述P电极(7)对应设置在P型掺杂ITO层(6)上；对所述外延片进行刻蚀，在N型掺杂GaN层(4)上制作N电极(8)。
2.根据权利要求1所述的一种ITO结构的LED，其特征在于：外延生长多量子阱结构后，终止生长，采用P型ITO代替传统的P型GaN外延层。
3.根据权利要求1所述的一种ITO结构的LED，其特征在于：所述衬底(1)可为蓝宝石、Si和SiC。
4.根据权利要求1所述的一种ITO结构的LED，其特征在于：所述成核层(2)可为低温GaN层、高温GaN、高温AlN层及其组成的多晶格结构层。
5.根据权利要求1所述的一种ITO结构的LED，其特征在于：所述P电极(7)和N电极(8)的金属为Ti/Au、Ti/Pt/Au、Ti/Al/Au、Ni、Ni/Au、Cr/Au、Pd、Ti/Pd/Au、Pd/Au中的一种。
6.根据权利要求1所述的一种ITO结构的LED，其特征在于：所述外延片可为多种材料体系，如GaAs、GaN和ZnO。
7.InGaN/GaN多量子阱结构为5-20个周期，所述InGaN势阱层的生长温度在720-820℃之间；所述GaN势垒层的生长温度在820-920℃之间。
8.一种权利要求1所述的一种ITO结构的LED的制备方法，其特征在于，包括以下步骤：
1)使用MOCVD或MBE生长LED外延片，在外延InGaN/GaN多量子阱层后终止生长；
2)对所述外延片进行表面酸洗；
3)对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的InGaN/GaN多量子阱台面刻蚀图形，并去除图形上方的残胶；
4)采用ICP对所示外延片的InGaN/GaN多量子阱进行刻蚀，至N-GaN层终止；
5)对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO生长台面图形，并去除P型ITO生长图形上方的残胶；
6)利用光刻胶构成的ITO生长图形作为掩模，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备ITO薄膜，剥离形成P-ITO层；
7)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极台面图形，并去除图形上方的残胶；
8)在P-ITO上制备P电极并退火；
9)对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极台面图形，并去除图形上方的残胶；
10)在N-GaN上制备N电极并退火。
CN201410535949.1A 2014-10-11 2014-10-11 一种ito结构的led芯片结构及其制备方法 Active CN104300053B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410535949.1A CN104300053B (zh) 2014-10-11 2014-10-11 一种ito结构的led芯片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410535949.1A CN104300053B (zh) 2014-10-11 2014-10-11 一种ito结构的led芯片结构及其制备方法

Publications (2)

Publication Number Publication Date
CN104300053A CN104300053A (zh) 2015-01-21
CN104300053B true CN104300053B (zh) 2017-09-19

Family

ID=52319710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410535949.1A Active CN104300053B (zh) 2014-10-11 2014-10-11 一种ito结构的led芯片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104300053B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086137A (ja) * 2003-09-11 2005-03-31 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード
CN101366121A (zh) * 2004-04-28 2009-02-11 沃提科尔公司 垂直结构半导体器件
CN102709431A (zh) * 2012-05-04 2012-10-03 施科特光电材料(昆山)有限公司 适用于大功率GaN基LED芯片的复合电极
CN103325894A (zh) * 2013-07-04 2013-09-25 厦门大学 一种电注入GaN基谐振腔的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086137A (ja) * 2003-09-11 2005-03-31 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード
CN101366121A (zh) * 2004-04-28 2009-02-11 沃提科尔公司 垂直结构半导体器件
CN102709431A (zh) * 2012-05-04 2012-10-03 施科特光电材料(昆山)有限公司 适用于大功率GaN基LED芯片的复合电极
CN103325894A (zh) * 2013-07-04 2013-09-25 厦门大学 一种电注入GaN基谐振腔的制作方法

Also Published As

Publication number Publication date
CN104300053A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN100568555C (zh) 粗化电极用于高亮度正装led芯片和垂直led芯片
CN102157640B (zh) 具有p-GaN层表面粗化的GaN基LED芯片的制作方法
CN108010996B (zh) 一种AlGaInP发光二极管及其制作方法
CN103325913A (zh) 具有复合透明导电层的发光二极管及其制备方法
CN102637782A (zh) 一种提高光提取效率发光二极管的制作方法
CN104332532A (zh) 一种高光效发光二极管的制作方法
CN106784232A (zh) 一种利用周期性散射结构提高led芯片出光效率的方法
CN103966605B (zh) 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法
CN104600166A (zh) 一种发光二极管芯片结构及其制备方法
CN101789479A (zh) 透明电极发光二极管及其制作方法
CN104300052A (zh) 一种石墨烯结构的led芯片结构及其制备方法
CN107863432B (zh) 一种提升led性能的led制备方法以及led芯片
CN204741027U (zh) 一种发光二极管
CN203607447U (zh) Led芯片
CN103715319B (zh) 一种发光二极管及其制作方法
CN202196806U (zh) 一种具有电流阻挡层的led芯片
CN107634125A (zh) 一种双向发光二极管及其制备方法
CN104300053B (zh) 一种ito结构的led芯片结构及其制备方法
CN204029846U (zh) 一种新型发光二极管
CN107731971B (zh) 一种基于光子晶体的垂直结构led芯片及其制备方法
CN110660886A (zh) 一种反极性AlGaInP四元LED芯片的制备方法
CN102683521B (zh) 发光二极管的制造方法
CN102916088B (zh) 具有多层发光叠层的发光元件
TWI517440B (zh) Semiconductor structure with low contact resistance and its manufacturing method
CN102456784B (zh) 发光二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160629

Address after: 225500 Taizhou science and Technology Industrial Park, Jiangyan District, Jiangsu (east side of the South)

Applicant after: BEIJING UNIVERSITY OF TECHNOLOGY

Address before: 100124 Chaoyang District, Beijing Ping Park, No. 100

Applicant before: Beijing University of Technology

CB02 Change of applicant information

Address after: 225500 Taizhou science and Technology Industrial Park, Jiangyan District, Jiangsu (east side of the South)

Applicant after: China Semiconductor Technology Co., Ltd.

Address before: 225500 Taizhou science and Technology Industrial Park, Jiangyan District, Jiangsu (east side of the South)

Applicant before: BEIJING UNIVERSITY OF TECHNOLOGY

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant