CN104282426A - 多层电感器 - Google Patents

Abstract

本文中公开了一种多层电感器，该多层电感器包括：多层本体，由交替的多层磁性片和内部电极形成；一对外部端子，被设置在多层本体的两个端部上；内部电极，通过过孔层间连接以形成线圈，其中，上层与下层内部电极之间的间隔T_s与单个的内部电极的厚度Te之间的比率（T_s/T_e）和内部电极的内部宽度F_w与多层本体的宽度W之间的比率（F_w/W）是根据上层与下层内部电极之间产生的寄生电容C、内部电极与外部端子之间产生的寄生电容C、与内部电极的层的数量成比例的电感L以及与线圈的内部横截面积成比例的电感L来确定的。

Description

多层电感器

相关申请的交叉引用

本申请要求于2013年7月9日提交的题为“Multilayer Inductor”的韩国专利申请第10-2013-0080407号的优先权，其全部内容通过引用结合于本申请中。

技术领域

本发明涉及一种多层电感器，且更具体地，涉及一种包括在多层电感器中的内部电极的布置结构。

背景技术

电感器是连同电阻器和电容器一起构成电子电路的重要的无源元件之一，电感器被用在电子设备中的诸如DC-DC变换器的电源电路中或者被广泛地用作用于消除噪声或者构成LC谐振电路的组件。

同时，与IT技术的发展一致，电子设备在尺寸和厚度上日益减小，并且也增加了对更小和更薄的设备的市场需求。因此，已经开发出了具有薄膜结构的电感器产品，并且已提出了作为这种产品中的一种的多层电感器。

然而，随着芯片尺寸的减小，降低了这种多层电感器的性能，并且具体地，不可避免地降低了作为指示产品性能的指标的品质因数（在下文中，称之为‘Q特性’）。

即，具有通常结构的多层电感器包括：多层本体，由多层的多个磁性片形成，该磁性片具有在其一个表面上形成的线圈图案的内部电极；以及一对外部端子，设置在多层本体的两个端部上。随着芯片尺寸的减小，缩小了内部电极的层间间隔和内部电极与外部端子之间的间隔，使得上层与下层内部电极之间以及内部电极与外部端子之间产生的寄生电容（C）增加，降低了Q特性。

此外，为了实现高电感，线圈图案被设计为是加长的；然而，当AC电源施加至电感器时产生的电阻值（即，AC电阻（R_s））增加从而导致了磁体迅速的磁饱和，致使电感迅速降低（DC偏置特性的降低）。

因此，为了防止电感（L）的迅速劣化并且将Q特性恒定地维持在预定值以上，专利文献（韩国专利公开第10-2010-0127878号）公开了用于通过使用无磁性片代替一些磁性层片来增加磁饱和水平的方法。

然而，在专利文献中使用无磁性片代替一些磁性层片的情况下，同样减少了内部电极的层的数量，降低了电感（L）的总体值，并且因此，使Q特性劣化。

[现有技术文献]

（专利文献1）：韩国专利公开第10-2010-0127878号

发明内容

本发明的目的是提供一种多层电感器，该多层电感器能够通过最优化上层与下层内部电极之间的间隔T_s、内部电极的厚度（T_e）、内部电极的内部宽度F_w、多层本体的宽度W等来最大化Q特性。

根据本发明的示例性实施方式，提供一种多层电感器包括：多层本体，由交替的多层磁性片和成线圈图案的内部电极形成；以及一对外部端子，设置在多层本体的两个端部上，其中，上层与下层内部电极之间的间隔T_s大于单个内部电极的厚度T_e。

上层与下层内部电极之间的间隔T_s与内部电极的厚度T_e之间的比率（T_s/T_e）的范围可以从2.0至3.0。

内部电极的内部宽度F_w与多层本体的宽度W之间的比率（F_w/W）的范围可以从0.6至0.7。

放置在最下层的内部电极与多层本体的下表面之间的距离B_c可以大于放置在最上层的内部电极与多层本体的上表面之间的距离T_c。

放置在最上层的内部电极与多层本体的上表面之间的距离Tc与放置在最下层的内部电极与多层本体的下表面之间的距离B_c之间的比率（T_c/B_c）的范围可以从0.1至0.9。

根据本发明的示例性实施方式，还提供了一种多层电感器，包括：多层本体，由交替的多层磁性片和内部电极形成；以及一对外部端子，设置在多层本体的两个端部上；内部电极通过过孔层间连接以形成线圈；其中，上层与下层内部电极之间的间隔T_s与单个内部电极的厚度T_e之间的比率（T_s/T_e）的范围在2.0至3.0之间，并且内部电极的内部宽度F_w与多层本体的宽度W之间的比率（F_w/W）的范围在0.6至0.7之间。

放置在最上层的内部电极与多层本体的上表面之间的距离T_c与放置在最下层的内部电极与多层本体的下表面之间的距离B_c之间的比率（T_c/B_c）的范围可以从0.1至0.9。

附图说明

图1是根据本发明的实施方式的多层电感器的外部透视图；

图2是沿图1中的直线I-I’截取的截面图；以及

图3至图5示出了电感（L）、AC电阻（R_s）和Q特性随频率范围的曲线图。

具体实施方式

在下文中，将参考附图详细地描述示例性实施方式，使得本发明所属领域的普通技术人员能够很容易地实践它们。

本说明书和权利要求中所使用的术语和词汇不应当被解释为限于通常的含义或者词典上的定义，而是应当基于根据发明人可以适当地定义术语的概念而被解释为与本发明的技术范围有关的含义和概念，以最适当地描述他或她所已知的用于实现本发明的最佳方法。

因此，在实施方式和本发明的附图中所描述的构造仅仅是最优选的实施方式而并不代表本发明的所有技术精神。因此，本发明应当被解释为包括在提交本申请的同时包括在本发明的精神和范围中的所有改变、等同物和替代。

图1是根据本发明的实施方式的多层电感器的外部透视图，以及图2是沿着图1中的直线I-I’截取的截面图。在附图中，组件并非按比例示出的，而是放大了一些元件的尺寸以帮助理解本发明。

参考图1和图2，多层电感器100可包括多层本体110和设置在多层本体110的两个端部上的一对外部端子120。

这里，多层本体110是由多层基于Ni-Zn-Cu的铁氧体制成的多个磁性片等形成的，并且随后对它们加压并烧结，并且相邻的磁性片被集成为其间的分界线不会很容易地显现出来。

螺旋状缠绕的线圈被设置在多层本体110内。形成在每一个磁性片的一个表面上的内部电极111相连时，可以形成线圈。即，形成在每个磁性片的一个表面上的内部电极111划分线圈的绕组，以及各个层的内部电极111通过穿透磁性片的过孔（未示出）层间连接至相邻的内部电极111，从而形成具有预定的内部横截面积的线圈。

每个内部电极111可通过以丝网印刷法将金属浆料（例如，从由诸如Ni、Al、Fe、Cu、Ti、Cr、Au、Ag、Pd和Pt所组成的组中选择的至少一种金属或其金属化合物）印刷在每个磁性片上来形成。

当内部电极111被印刷时，其转角部分可以以直角弯曲或者可以是成曲形弯曲的。在内部电极111的转角部分以直角弯曲的情况下，线圈的内部横截面积以最大量增加，实现高容量电感。另一方面，在内部电极111的转角部分成曲形弯曲的情况下，能够增强电流流动性以改善DC电阻特性R_dc。

此外，为了防止由于随着设备尺寸的减少所增加的寄生电容C（具体地，上层与下层内部电极111之间产生的寄生电容C）导致的Q特性劣化，优选地，尽可能地增加上层与下层内部电极111之间的间隔T_s。

因此，根据本发明的实施方式的多层电感器100，上层与下层内部电极111之间的间隔T_s大于内部电极111的厚度T_e。即，随着相邻导体之间距离的减小寄生电容C增加，因此，在本发明的实施方式中，其中印制有内部电极111的磁性片被形成为较厚，以增加上层与下层内部电极111之间的间隔T_s，使得间隔T_s大于内部电极111的厚度T_e。

然而，芯片尺寸是有限的，因此如果磁性片过厚，同样也减少了内部电极111的层的数量，即，降低了电感L，致使多层电感器100的Q特性劣化。

因此，在根据本发明的实施方式的多层电感器100中，优选地，考虑到上层与下层内部电极111之间产生的寄生电容C和与内部电极111的层数成比例的电感L，来适当地设定上层与下层内部电极111之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）。

同时，根据以下式子1，电感器的Q特性受到将AC电力施加至电感器时产生的电阻值R_s（在下文中，称之为AC电阻）的影响。因此，优选地，在确定上层与下层内部电极111之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）时应考虑AC电阻R_s。

[式子1]

$Q=\frac{2\mathrm{\πfL}}{R_s}$

根据式子1，随着AC电阻R_s的值的减少Q特性被增强。基于邻近效应，随着上层与下层内部电极111之间的间隔T_s增加，AC电阻R_s下降。然而，如果上层与下层内部电极111之间的间隔T_s过大，则内部电极111的层的数量减少使得电感L降低。

因此，优选地，考虑到寄生电容C与电感L之间和AC电阻R_s与电感L之间的制约关系，来确定关于上层与下层的内部电极111之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）的最优范围，并且最优范围可通过以下测量值得出。

图3至图5是当上层与下层内部电极111之间的间隔Ts以20μm、40μm、60μm和80μm改变时频率范围内的电感L、AC电阻R_s和Q特性的曲线图，当内部电极111的厚度T_e在具有0402尺寸（（0.4mm（长度）×0.2mm（宽度）×0.2mm（高度））的电感器中被固定为20μm时，即，当上层与下层内部电极111之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）被改变为1.0、2.0、3.0和4.0时。以下的表1示出了在100MHz和2.4GHz时相应的测量值。

[表1]

如在图3至图5和表1中可以看出，Q特性在诸如100MHz的低频波段没有太大的不同，但是当上层与下层内部电极之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）是2.0和3.0时，对于诸如2.4GHz的更高的频率波段，该Q特性超过70。

因此，上层与下层内部电极111之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）可具有在从2.0至3.0的范围内的最优值。然而，该数值范围是基于具有0402尺寸的电感器设备的测量结果所得出的，因此对于本领域的技术人员显而易见的是数值范围会根据电感器设备的尺寸而改变。

同时，为了防止由于在多层电感器100中的内部电极111与外部端子120之间产生的寄生电容C导致Q特性降低，内部电极111可以被设置为尽可能远地与外部端子120分开。然而，在这种情况下，如果内部电极111与外部端子120分开的太远，线圈的内部横截面积会因此而缩小，使电感L降低。

根据式子1，电感器的Q特性同样受AC电阻R_s的影响。因为AC电阻R_s是与线圈的长度成比例的，故内部电极111可以被设置为尽可能远地与外部端子120分开以减少线圈的长度，从而使AC电阻R_s降低。然而，在这种情况下，如果内部电极111与外部端子120分开的太远，线圈的内部横截面积会因此而减小，使电感L降低。

因此，优选地，考虑到寄生电容C与电感L之间和交流电阻R_s与电感L之间的制约关系来确定关于内部电极111的内部宽度F_w与多层本体110的宽度W之间的比率（F_w/W）的最优范围。

以下表2示出了当内部电极111的内部宽度F_w与多层本体110的宽度W之间的比率（F_w/W）是0.5、0.6、0.7和0.8时，电感L、交流电阻R_s和Q特性的测量值随着线圈的匝数的变化。

[表2]

如在图2中可以看出，随着内部电极111的内部宽度F_w与多层本体110的宽度W之间的比率（F_w/W）增加，电感L和AC电阻R_s两者的值均增加，并且在电感L等于或大于要求的预定值的情况下，例如，电感L等于或大于2的情况下，当内部电极111的内部宽度F_w与多层本体110的宽度W之间的比率（F_w/W）为0.6和0.7时，获得Q特性的最优值。

基于前述实验，在根据本发明的实施方式的多层电感器100中，上层与下层内部电极111之间的间隔T_s与内部电极111的厚度T_e之间的比率（T_s/T_e）可以被确定在从2.0至3.0的范围内，并且内部电极111的内部宽度F_w与多层本体110的宽度W之间的比率（F_w/W）可以被确定在从0.6至0.7的范围内。

同时，通过将外部端子120焊接在形成于印刷板上的焊盘上将根据本发明的实施方式的多层电感器100安装在厚度方向上。在这种情况下，如果由于芯片尺寸的减少导致内部电极111至印刷板之间的距离较短，则磁通量会与印刷板的电路图案连结于一个点，使得Q特性降低。

考虑到这种情况，在本发明的实施方式中，将内部电极111设置为使得放置在最下层的内部电极与多层本体的下表面之间的距离B_c大于放置在最上层的内部电极与多层本体的上表面之间的距离T_c。

然而，在这种情况下，在有限的芯片尺寸内，如果放置在最下层的内部电极与多层本体的下表面之间的距离B_c过长，则放置在最上层的内部电极111会被设置为接近于多层本体110的上表面，在制造过程中，增加了最上层的内部电极111暴露于外部的可能性。

因此，优选地，根据以下表3的测量值，放置在最上层的内部电极111与多层本体110的上表面之间的距离T_c与放置在最下层的内部电极与多层本体110的下表面之间的距离B_c之间的比率（T_c/B_c）被确定在从0.1至0.9的范围内。当然，因为数值范围是基于具有0402尺寸的电感器的测量结果所得出的，故对于本领域的技术专业人员显而易见的是，数值范围根据电感器设备的尺寸而改变。

[表3]

根据本发明的实施方式，在多层电感器中，在不使用无磁性片的情况下，可通过优化上层与下层内部电极之间的间隔T_s、内部电极的厚度T_e、内部电极的内部宽度F_w、多层本体的宽度W等来实现Q特性的最大化。

尽管出于说明性的目的已公开了本发明的优选实施方式，但本领域中的普通技术人员应当理解，在不背离如所附权利要求中公开的本发明的范围和精神的前提下可以进行各种变形、添加和替代。因此，同样应理解这样的变型、添加和替代都应落入本发明的范围内。

Claims (7)

1.一种多层电感器，包括：

多层本体，所述多层本体通过交替地层叠磁性片和成线圈图案的内部电极来形成；以及

一对外部端子，设置在所述多层本体的两个端部，

其中，上层内部电极与下层内部电极之间的间隔T_s大于单个内部电极的厚度T_e。

2.根据权利要求1所述的多层电感器，其中，所述上层内部电极与所述下层内部电极之间的所述间隔T_s与所述内部电极的所述厚度T_e之间的比率T_s/T_e的范围是从2.0至3.0。

3.根据权利要求1所述的多层电感器，其中，所述内部电极的内部宽度F_w与所述多层本体的宽度W之间的比率F_w/W的范围是从0.6至0.7。

4.根据权利要求1所述的多层电感器，其中，放置在最下层的内部电极与所述多层本体的下表面之间的距离B_c大于放置在最上层的内部电极与所述多层本体的上表面之间的距离T_c。

5.根据权利要求4所述的多层电感器，其中，放置在所述最上层的内部电极与所述多层本体的所述上表面之间的距离T_c与放置在所述最下层的内部电极与所述多层本体的所述下表面之间的距离B_c之间的比率T_c/B_c的范围是从0.1至0.9。

6.一种多层电感器，包括：通过交替地层叠多层磁性片和内部电极形成的多层本体；以及一对外部端子，设置在所述多层本体的两个端部上，所述内部电极通过过孔而层间连接以形成线圈，

其中，上层内部电极与下层内部电极之间的间隔T_s与单个内部电极的厚度T_e之间的比率T_s/T_e的范围是从2.0至3.0，并且所述内部电极的内部宽度F_w与所述多层本体的宽度W之间的比率F_w/W的范围是从0.6至0.7。

7.根据权利要求6所述的多层电感器，其中，放置在最上层的内部电极与所述多层本体的上表面之间的距离T_c与放置在最下层的内部电极与所述多层本体的下表面之间的距离B_c之间的比率T_c/B_c的范围是从0.1至0.9。