CN104269471A - 全角度侧壁反射电极的led芯片及其制作方法 - Google Patents
全角度侧壁反射电极的led芯片及其制作方法 Download PDFInfo
- Publication number
- CN104269471A CN104269471A CN201410510064.6A CN201410510064A CN104269471A CN 104269471 A CN104269471 A CN 104269471A CN 201410510064 A CN201410510064 A CN 201410510064A CN 104269471 A CN104269471 A CN 104269471A
- Authority
- CN
- China
- Prior art keywords
- electrode
- gan
- passivation layer
- led chip
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提出了一种全角度侧壁反射电极的LED芯片及其制作方法。全角度侧壁反射电极的LED芯片的P-GaN和量子阱层的侧壁设有斜坡，在斜坡上形成钝化层，接着在斜坡上形成N电极，N电极同时和N-GaN平面接触。由于N电极与钝化层的组合可以增强电极的反射率，因此LED芯片侧发光的吸收会大大减少，LED芯片的取光效率可以得到提升。此外，此设计的N电极焊盘可以直接形成于P-GaN和钝化层之上，因此可大大减小发光面积的损失，提高了LED芯片的发光效率。
Description
技术领域
本发明涉及LED制造领域，尤其涉及一种全角度侧壁反射电极的LED芯片及其制作方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，利用半导体P-N结电致发光原理制成。LED芯片具有能耗低，体积小、寿命长，稳定性好，响应快，发光波长稳定等好的光电性能，目前已经在照明、家电、显示屏、指示灯等领域有广泛的应用。
传统的LED芯片制备工艺已经日渐成熟，并且LED芯片多以正装平行结构为主。其光提取效率受两个重要因素影响：一是金属电极吸光；二是发光面积由于电极平台(Mesa)蚀刻而造成的损失。
具体的，请参考图1，图1为现有技术中正装LED芯片结构示意图，所述结构包括：图形化的蓝宝石衬底10以及依次形成在图形化的蓝宝石衬底10上的N-GaN21、量子阱层22及P-GaN23。通常，正装LED芯片在P-GaN23上形成P电极32，在形成N电极31时会先蚀刻形成Mesa，Mesa暴露出部分N-GaN21，接着在蚀刻出来的N-GaN21上沉积N电极31并实现与N-GaN21的欧姆接触。这种方式会有如下两方面的缺点：1)蚀刻过程会造成较大的发光面积损失，即刻蚀掉较大部分面积的量子阱层22；2)N电极31的侧壁通常反射率较低，它会同时造成对LED芯片内部反射光及侧向出光的吸收(如图1中箭头所示)。上述两方面缺陷均会影响LED芯片的发光效率。
很多厂家使用反射率较高的金属(如Ag、Al或Rh)作N电极31，以减少N电极31的吸光作用，从而提升LED芯片的出光效率。然而，综合考虑N电极31的粘附能力与反射作用后，堆层金属结构通常被用作此类反射电极。然而此类金属电极的反射率仍然有限，且吸收侧出光及发光面积损失的问题都难以解决。因此，有必要提出一种不损失发面积的LED芯片，以增加发光效率。
发明内容
本发明的目的在于提供一种全角度侧壁反射电极的LED芯片及其制作方法，能够不损失发光面积，减少电极的侧光吸收，提高LED芯片的发光效率。
为了实现上述目的，本发明提出了一种全角度侧壁反射电极的LED芯片，包括：衬底、外延层、钝化层、P电极和N电极，其中，所述外延层包括依次形成的N-GaN、量子阱层和P-GaN，所述N-GaN形成在所述衬底上，所述P-GaN和量子阱层的两侧壁设有斜坡，暴露出部分N-GaN，所述钝化层形成在所述斜坡和P-GaN的表面，并设有图案暴露出部分P-GaN，所述N电极形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连，所述P电极形成在所述钝化层的表面，并与暴露出的P-GaN相连。
进一步的，在所述的全角度侧壁反射电极的LED芯片中，还包括一透明导电薄膜，所述透明导电薄膜形成在所述钝化层和P-GaN之间，图案化的钝化层暴露出所述透明导电薄膜。
进一步的，在所述的全角度侧壁反射电极的LED芯片中，所述P电极包括P焊盘和所述P焊盘相连的P引线，所述P焊盘和P引线均形成在P-GaN表面的钝化层上，并与所述透明导电薄膜相连。
进一步的，在所述的全角度侧壁反射电极的LED芯片中，所述P电极包括P焊盘和所述P焊盘相连的P引线，所述P焊盘形成在P-GaN表面的钝化层上，所述P引线形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述透明导电薄膜相连。
进一步的，在所述的全角度侧壁反射电极的LED芯片中，所述N电极包括N焊盘和所述N焊盘相连的N引线，所述N焊盘形成在P-GaN表面的钝化层上，所述N引线形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连。
本发明还提出了一种全角度侧壁反射电极的LED芯片的制作方法，包括步骤：
提供衬底；
在所述衬底上形成外延层，所述外延层依次包括N-GaN、量子阱层和P-GaN；
刻蚀所述量子阱层和P-GaN，形成斜坡，所述斜坡暴露出部分N-GaN；
在所述斜坡处及P-GaN的表面形成钝化层，所述钝化层设有图案暴露出部分P-GaN；
在暴露出的P-GaN上形成P电极，在所述斜坡及P-GaN表面的钝化层上形成N电极，所述N电极与暴露出的N-GaN相连。
进一步的，在所述的全角度侧壁反射电极的LED芯片的制作方法中，在形成所述钝化层之前，在所述P-GaN的表面形成一层透明导电薄膜，所述透明导电薄膜的材质为ITO、AZO或ZnO。
进一步的，在所述的全角度侧壁反射电极的LED芯片的制作方法中，采用负胶技术形成所述P电极和N电极，所述P-GaN包括P焊盘和所述P焊盘相连的P引线，所述P焊盘形成在P-GaN表面的钝化层上，所述P引线形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述透明导电薄膜相连，所述N电极形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连。
进一步的，在所述的全角度侧壁反射电极的LED芯片的制作方法中，采用负胶技术形成所述P电极和N电极，所述P-GaN包括P焊盘和所述P焊盘相连的P引线，所述P焊盘和P引线均形成在P-GaN表面的钝化层上，并与所述透明导电薄膜相连，所述N电极形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连。
进一步的，在所述的全角度侧壁反射电极的LED芯片的制作方法中，采用BCl3、Cl2或Ar气体在等离子体状态下刻蚀所述量子阱层和P-GaN形成所述斜坡。
进一步的，在所述的全角度侧壁反射电极的LED芯片的制作方法中，所述钝化层的材质为SiO2、SiN、SiON、Al2O3或TiO2的一种或多种堆叠而成，所述钝化层的图案采用干法刻蚀或湿法刻蚀形成。
进一步的，在所述的全角度侧壁反射电极的LED芯片的制作方法中，所述P电极和N电极的材质均为Ag、Al、Rh为主体反射金属搭配Cr、Ni、Pt、Au、W、Ti的一种或多种的有机结合。
与现有技术相比，本发明的有益效果主要体现在：全角度侧壁反射电极的LED芯片的P-GaN和量子阱层的侧壁设有斜坡，在斜坡上形成钝化层，接着在斜坡上形成N电极，N电极同时和N-GaN平面接触。由于N电极与钝化层的组合可以增强电极的反射率，因此LED芯片侧发光的吸收会大大减少，LED芯片的取光效率可以得到提升。此外，此设计的N电极焊盘可以直接形成于P-GaN和钝化层之上，因此可大大减小发光面积的损失，提高了LED芯片的发光效率。
附图说明
图1为现有技术中正装LED芯片结构示意图；
图2为本发明实施例一中全角度侧壁反射电极的LED芯片的制作方法的流程图；
图3至图6为本发明实施例一中全角度侧壁反射电极的LED芯片的制作中的剖面示意图；
图7为本发明实施例一中全角度侧壁反射电极的LED芯片的俯视图；
图8为本发明实施例一中全角度侧壁反射电极的LED芯片沿图7中A-A’面的剖面示意图；
图9为本发明实施例二中全角度侧壁反射电极的LED芯片的俯视图；
图10为本发明实施例二中全角度侧壁反射电极的LED芯片沿图9中B-B’面的剖面示意图。
具体实施方式
下面将结合示意图对本发明的全角度侧壁反射电极的LED芯片及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图2，在本实施例中，提出了一种全角度侧壁反射电极的LED芯片的制作方法，包括步骤：
S100：提供衬底；
S200：在所述衬底上形成外延层，所述外延层依次包括N-GaN、量子阱层和P-GaN；
S300：刻蚀所述量子阱层和P-GaN，形成斜坡，所述斜坡暴露出部分N-GaN；
S400：在所述斜坡处及P-GaN的表面形成钝化层，所述钝化层设有图案暴露出部分P-GaN；
S500：在暴露出的P-GaN上形成P电极，在所述斜坡及P-GaN表面的钝化层上形成N电极，所述N电极与暴露的N-GaN相连。
具体的，请参考图3，在步骤S100中，提出的衬底100为图案化的蓝宝石衬底，在步骤S200中，所述外延层依次包括N-GaN210、量子阱层220和P-GaN230，其中，所述N-GaN210形成在所述衬底100上。
请参考图4，在步骤S300中，采用BCl3、Cl2或Ar气体在等离子体状态下。选择性刻蚀所述量子阱层220和P-GaN230形成斜坡，露出N-GaN220，形成Mesa台面，通过对蚀刻条件的控制实现Mesa侧壁倾斜，具有斜坡。步骤S300中的刻蚀对量子阱层220的损伤最小，无需刻蚀出较大面积，以便后续形成N电极的焊盘与N-GaN210直接相连，从而能够减小发光面积的损伤，提高发光效率。
请参考图5，在步骤S400中，在形成所述钝化层之前，在所述P-GaN230的表面形成一层透明导电薄膜(TCL)300，所述透明导电薄膜300的材质为ITO、AZO或ZnO等。所述透明导电薄膜300作为电极扩展层，并通过选择性蚀刻使透明导电薄膜300只附着于P-GaN230之上。
请参考图6，在步骤S400中，所述钝化层400的材质为SiO2、SiN、SiON、Al2O3或TiO2的一种或多种堆叠而成，所述钝化层400的图案采用干法刻蚀或湿法刻蚀形成。
请参考图7和图8，在步骤S500中，采用负胶技术(Lift Off)形成所述P电极420和N电极410，所述P电极420包括P焊盘421和所述P焊盘421相连的P引线422，所述P焊盘421和P引线422均形成在P-GaN230表面的钝化层400上，并与所述透明导电薄膜300相连，所述N电极410形成在所述斜坡处的钝化层400及P-GaN230表面的钝化层400上，并与所述N-GaN210相连。
其中，所述P电极420和N电极410的材质均为Ag、Al、Rh为主体反射金属搭配Cr、Ni、Pt、Au、W、Ti等金属的一种或多种的有机结合。
在本实施例的另一方面，还提出了一种全角度侧壁反射电极的LED芯片，采用如上文所述的方法形成，请继续参考图7和图8，所述LED芯片包括：衬底100、外延层、透明导电薄膜300、钝化层400、P电极420和N电极410，其中，所述外延层包括依次形成的N-GaN210、量子阱层220和P-GaN230，所述N-GaN210形成在所述衬底100上，所述P-GaN230和量子阱层220的两侧壁设有斜坡，暴露出部分N-GaN210，所述透明导电薄膜300形成在所述钝化层400和P-GaN230之间，图案化的钝化层400暴露出所述透明导电薄膜300，所述钝化层400形成在所述斜坡和P-GaN230的表面，并设有图案暴露出部分P-GaN230，所述N电极410形成在所述斜坡处的钝化层400及P-GaN230表面的钝化层400上，并与所述N-GaN210相连，所述P电极420形成在所述钝化层400的表面，并与暴露出的P-GaN420相连。
具体的，所述P电极420包括P焊盘421和所述P焊盘421相连的P引线422，所述P焊盘421和P引线422均形成在P-GaN230表面的钝化层400上，并与所述透明导电薄膜300相连。所述N电极410包括N焊盘411和所述N焊盘411相连的N引线412，所述N焊盘411形成在P-GaN230表面的钝化层400上，所述N引线412形成在所述斜坡处的钝化层400及P-GaN230表面的钝化层400上，并与所述N-GaN210相连。
实施例二
请参考图9和图10，在本实施例中提出的全角度侧壁反射电极的LED芯片大体与实施例一相同，不同之处在于P电极420的形成位置不同，在本实施例中，所述P电极420包括P焊盘421和所述P焊盘421相连的P引线422，所述P焊盘421形成在P-GaN230表面的钝化层400上，所述P引线422形成在所述斜坡处的钝化层400及P-GaN230表面的钝化层400上，并与所述透明导电薄膜300相连，即P焊盘421仅仅形成在钝化层400上，而P引线422则形成在斜坡上，从而进一步的增加发光的效率。
其余结构均与实施例一中的一致，并且采用的方法也与实施例一中的一致，因此在此不作赘述，具体可以参考实施例一。
综上，在本发明实施例提供的全角度侧壁反射电极的LED芯片及其制作方法中，全角度侧壁反射电极的LED芯片的P-GaN和量子阱层的侧壁设有斜坡，在斜坡上形成钝化层，接着在斜坡上形成N电极，由于N电极的底部形成在发光区处，而且形成有钝化层能够增加反射率，减少侧面的吸光，增加全角度侧壁反射电极的LED芯片的发光效率，同时仅刻蚀小部分量子阱层，大大减小发光面积的损失，进一步的提高发光效率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (12)
1.一种全角度侧壁反射电极的LED芯片，其特征在于，包括：衬底、外延层、钝化层、P电极和N电极，其中，所述外延层包括依次形成的N-GaN、量子阱层和P-GaN，所述N-GaN形成在所述衬底上，所述P-GaN和量子阱层的两侧壁设有斜坡，暴露出部分N-GaN，所述钝化层形成在所述斜坡和P-GaN的表面，并设有图案暴露出部分P-GaN，所述N电极形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连，所述P电极形成在所述钝化层的表面，并与暴露出的P-GaN相连。
2.如权利要求1所述的全角度侧壁反射电极的LED芯片，其特征在于，还包括一透明导电薄膜，所述透明导电薄膜形成在所述钝化层和P-GaN之间，图案化的钝化层暴露出所述透明导电薄膜。
3.如权利要求2所述的全角度侧壁反射电极的LED芯片，其特征在于，所述P电极包括P焊盘和所述P焊盘相连的P引线，所述P焊盘和P引线均形成在P-GaN表面的钝化层上，并与所述透明导电薄膜相连。
4.如权利要求2所述的全角度侧壁反射电极的LED芯片，其特征在于，所述P电极包括P焊盘和所述P焊盘相连的P引线，所述P焊盘形成在P-GaN表面的钝化层上，所述P引线形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述透明导电薄膜相连。
5.如权利要求1所述的全角度侧壁反射电极的LED芯片，其特征在于，所述N电极包括N焊盘和所述N焊盘相连的N引线，所述N焊盘形成在P-GaN表面的钝化层上，所述N引线形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连。
6.一种全角度侧壁反射电极的LED芯片的制作方法，其特征在于，包括步骤：
提供衬底；
在所述衬底上形成外延层，所述外延层依次包括N-GaN、量子阱层和P-GaN；
刻蚀所述量子阱层和P-GaN，形成斜坡，所述斜坡暴露出部分N-GaN；
在所述斜坡处及P-GaN的表面形成钝化层，所述钝化层设有图案暴露出部分P-GaN；
在暴露出的P-GaN上形成P电极，在所述斜坡及P-GaN表面的钝化层上形成N电极，所述N电极与暴露的N-GaN相连。
7.如权利要求6所述的全角度侧壁反射电极的LED芯片的制作方法，其特征在于，在形成所述钝化层之前，在所述P-GaN的表面形成一层透明导电薄膜，所述透明导电薄膜的材质为ITO、AZO或ZnO。
8.如权利要求7所述的全角度侧壁反射电极的LED芯片的制作方法，其特征在于，采用负胶技术形成所述P电极和N电极，所述P电极包括P焊盘和所述P焊盘相连的P引线，所述P焊盘形成在P-GaN表面的钝化层上，所述P引线形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述透明导电薄膜相连，所述N电极形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连。
9.如权利要求7所述的全角度侧壁反射电极的LED芯片的制作方法，其特征在于，采用负胶技术形成所述P电极和N电极，所述P电极包括P焊盘和所述P焊盘相连的P引线，所述P焊盘和P引线均形成在P-GaN表面的钝化层上，并与所述透明导电薄膜相连，所述N电极形成在所述斜坡处的钝化层及P-GaN表面的钝化层上，并与所述N-GaN相连。
10.如权利要求6所述的全角度侧壁反射电极的LED芯片的制作方法，其特征在于，采用BCl3、Cl2或Ar气体在等离子体状态下刻蚀所述量子阱层和P-GaN形成所述斜坡。
11.如权利要求6所述的全角度侧壁反射电极的LED芯片的制作方法，其特征在于，所述钝化层的材质为SiO2、SiN、SiON、Al2O3或TiO2的一种或多种堆叠而成，所述钝化层的图案采用干法刻蚀或湿法刻蚀形成。
12.如权利要求6所述的全角度侧壁反射电极的LED芯片的制作方法，其特征在于，所述P电极和N电极的材质均为Ag、Al、Rh为主体反射金属搭配Cr、Ni、Pt、Au、W、Ti的一种或多种的有机结合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410510064.6A CN104269471A (zh) | 2014-09-28 | 2014-09-28 | 全角度侧壁反射电极的led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410510064.6A CN104269471A (zh) | 2014-09-28 | 2014-09-28 | 全角度侧壁反射电极的led芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104269471A true CN104269471A (zh) | 2015-01-07 |
Family
ID=52160978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410510064.6A Pending CN104269471A (zh) | 2014-09-28 | 2014-09-28 | 全角度侧壁反射电极的led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269471A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10325892B2 (en) | 2016-11-03 | 2019-06-18 | Au Optronics Corporation | Light emitting device and manufacturing method thereof |
| CN112490303A (zh) * | 2020-10-28 | 2021-03-12 | 南昌大学 | n面出光为特定几何图形的AlGaInP薄膜LED芯片结构 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030025212A1 (en) * | 2001-05-09 | 2003-02-06 | Bhat Jerome Chandra | Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa |
| KR20030022940A (ko) * | 2001-09-11 | 2003-03-19 | 에피밸리 주식회사 | 반도체 엘이디 소자 및 그 제조방법 |
| JP2007165726A (ja) * | 2005-12-15 | 2007-06-28 | Sony Corp | 半導体発光ダイオード |
| CN101409315A (zh) * | 2007-10-08 | 2009-04-15 | 杨文明 | 一种倒装发光二极管芯片 |
| CN102110754A (zh) * | 2009-12-28 | 2011-06-29 | 首尔Opto仪器股份有限公司 | 发光二极管 |
| CN102244174A (zh) * | 2010-05-14 | 2011-11-16 | 三垦电气株式会社 | 发光元件 |
| CN102931324A (zh) * | 2011-11-25 | 2013-02-13 | 俞国宏 | 一种led芯片 |
| CN103811596A (zh) * | 2012-11-15 | 2014-05-21 | 同方光电科技有限公司 | 一种氮化镓基发光二极管的制备方法 |
| WO2014129688A1 (ko) * | 2013-02-25 | 2014-08-28 | 서울바이오시스 주식회사 | 복수의 발광요소를 갖는 발광 다이오드 및 그것을 제조하는 방법 |
| CN104037296A (zh) * | 2013-03-07 | 2014-09-10 | 百士杰企业有限公司 | 发光元件及其制作方法 |
-
2014
- 2014-09-28 CN CN201410510064.6A patent/CN104269471A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030025212A1 (en) * | 2001-05-09 | 2003-02-06 | Bhat Jerome Chandra | Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa |
| KR20030022940A (ko) * | 2001-09-11 | 2003-03-19 | 에피밸리 주식회사 | 반도체 엘이디 소자 및 그 제조방법 |
| JP2007165726A (ja) * | 2005-12-15 | 2007-06-28 | Sony Corp | 半導体発光ダイオード |
| CN101409315A (zh) * | 2007-10-08 | 2009-04-15 | 杨文明 | 一种倒装发光二极管芯片 |
| CN102110754A (zh) * | 2009-12-28 | 2011-06-29 | 首尔Opto仪器股份有限公司 | 发光二极管 |
| CN102244174A (zh) * | 2010-05-14 | 2011-11-16 | 三垦电气株式会社 | 发光元件 |
| CN102931324A (zh) * | 2011-11-25 | 2013-02-13 | 俞国宏 | 一种led芯片 |
| CN103811596A (zh) * | 2012-11-15 | 2014-05-21 | 同方光电科技有限公司 | 一种氮化镓基发光二极管的制备方法 |
| WO2014129688A1 (ko) * | 2013-02-25 | 2014-08-28 | 서울바이오시스 주식회사 | 복수의 발광요소를 갖는 발광 다이오드 및 그것을 제조하는 방법 |
| CN104037296A (zh) * | 2013-03-07 | 2014-09-10 | 百士杰企业有限公司 | 发光元件及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10325892B2 (en) | 2016-11-03 | 2019-06-18 | Au Optronics Corporation | Light emitting device and manufacturing method thereof |
| CN112490303A (zh) * | 2020-10-28 | 2021-03-12 | 南昌大学 | n面出光为特定几何图形的AlGaInP薄膜LED芯片结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103904174B (zh) | 发光二极管芯片的制作方法 | |
| JP2005252253A (ja) | 小型反射器を有するフリップチップ発光装置 | |
| GB2542542A (en) | Vertical LED chip structure and manufacturing method therefor | |
| US11005007B2 (en) | Light-emitting device and manufacturing method thereof | |
| CN104103733A (zh) | 一种倒装发光二极管芯片及其制造方法 | |
| CN109524514A (zh) | 一种带有Ag反射层结构的倒装LED芯片及其制作方法 | |
| CN103367590A (zh) | 一种氮化镓基发光二极管及其制作方法 | |
| CN104576858A (zh) | 一种新型倒装led芯片结构及其制作方法 | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| CN208284493U (zh) | 一种具有改善电极电迁移能力的发光二极管芯片 | |
| WO2016000583A1 (zh) | 垂直型led结构及其制作方法 | |
| CN103165775A (zh) | 一种具有高反射薄膜的紫外发光二极管及其制作方法 | |
| CN103022310A (zh) | Led发光芯片的光提取层及led装置 | |
| CN109713089A (zh) | GaN基LED白光垂直结构芯片及其制备方法 | |
| CN102082216B (zh) | 一种发光二极管芯片及其制造方法 | |
| CN104124311B (zh) | 一种制作发光二极管钝化保护层的方法 | |
| CN104269471A (zh) | 全角度侧壁反射电极的led芯片及其制作方法 | |
| CN110731016A (zh) | 发光二极管 | |
| CN203812901U (zh) | 发光器件 | |
| CN203607447U (zh) | Led芯片 | |
| WO2018054187A1 (zh) | 一种发光二极管及其制作方法 | |
| CN106449933B (zh) | 一种发光二极管芯片及其制备方法 | |
| CN204333022U (zh) | 倒装led芯片结构 | |
| CN103715319A (zh) | 一种发光二极管及其制作方法 | |
| TWI513046B (zh) | 發光二極體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150107 |