CN104242933B - 高速模数转换器的数字后台校准方法 - Google Patents
高速模数转换器的数字后台校准方法 Download PDFInfo
- Publication number
- CN104242933B CN104242933B CN201310370247.8A CN201310370247A CN104242933B CN 104242933 B CN104242933 B CN 104242933B CN 201310370247 A CN201310370247 A CN 201310370247A CN 104242933 B CN104242933 B CN 104242933B
- Authority
- CN
- China
- Prior art keywords
- mrow
- signal
- converter
- speed
- msup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明提供了一种高速模数转换器的数字后台校准方法，包括：同步电路将高速模数转换器输出的原始数字转换信号与Δ‑Σ型模数转换器输出的参考数字转换信号进行同步匹配；后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ‑Σ型模数转换器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩阵卷积，得到校准后的数字信号编码。本发明保留高速模数转换器的转换速度，实现高速度的模数信号转换，同时降低高性能高功耗模拟电路的使用范围和复杂度。
Description
技术领域
本发明涉及模数转换技术领域，尤其涉及一种高速模数转换器的数字后台校准方法。
背景技术
高性能模数转换器广泛应用于各式生物医疗电子和智能移动电子设备。传统模数转换器性能受模拟电路系统自身的制约。通常高精度电路需要大增益放大器和大采样负载电容，但高速电路需要大带宽放大器和小负载电容，低功耗电路需要小电容和低带宽放大器。而放大器设计性能中，高增益和高带宽又是矛盾的量，需要互相折中，或者兼顾两者需要以超大的功耗作为代价才能实现。且模拟信号自身抗干扰能力弱，易受环境波动影响。总之模拟系统受制于自身设计思路的各种先天缺陷。
作为物理世界与电路世界的桥梁，模拟系统自身性质决定它对环境和工艺变化极其敏感。工艺微小的偏差都将导致模拟系统性能剧烈的恶化。以14bit（比特）128M（兆）的pipeline ADC（流水线型模数转换器）为例，时钟路径的静态不匹配和时钟负载的区域差异会导致采样时钟偏差。对于此高性能ADC来说，仅100皮秒的时钟偏差便会导致量化出现错误或失码。MDAC（乘法数模转换器）采样电容与反馈电容失配高于0.1%便会导致有效位数从12位急剧下降到6位。Pipeline（流水线）首级放大器低频增益需高于90db，单位增益带宽高于2.7Ghz，相位裕度大于60°，以保证稳定。为同时满足这些指标不仅需要采用新型的放大器技术（如增益增强型放大器和跨导加倍技术），而且还需满足放大器设计中的大摆幅，低噪声，高线性度等要求。电路复杂度剧增，所需功耗极大，受工艺失配影响也更难以预知。同时高速高精度模数转换器也已面临设计极限。放大器性能约束，时钟变化，工艺波动等都对其造成极大限制。各种约束模型包括如下：
放大器有限带宽、放大器有限增益；
放大器失调电压，失调电流；
采样电容与反馈电容失配，寄生效应；
另外放大器转换曲线的影响，导致传输曲线出现各种线性和非线性误差；
流水线级噪声电压的累积，则直接限制可量化信号的有效精度。
为突破模拟系统设计的固有极限，数模混合片上系统设计中，开始更多的考虑用数字的方式修正模拟系统中存在的诸多问题。因此较多数字电路和较少模拟电路的混合设计思路成为未来SOC（System on Chip，系统级芯片）设计发展的方向。
发明内容
本发明的主要目的在于提供一种高速模数转换器的数字后台校准方法，保留高速模数转换器的转换速度，实现高速度的模数信号转换，同时降低高性能高功耗模拟电路的使用范围和复杂度。
本发明提供了一种高速模数转换器的数字后台校准方法，包括：
同步匹配步骤：同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配；
迭代步骤：后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ-Σ型模数转换器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；
校准步骤：所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩阵卷积，得到校准后的数字信号编码。
实施时，迭代步骤进一步包括：
后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，根据经过同步匹配后的高速模数转换器输出的原始数字转换信号和Δ-Σ型模数转换器输出的参考数字转换信号，建立误差模型，将该误差模型作为依据求解下一时刻矩阵系数权重的搜索方向和步长尺度，通过迭代获得具有最优权重的系数矩阵。
实施时，在所述变步长最小均方误差迭代算法中，迭代梯度由所述原始数字转换信号和误差信号的互相关函数产生，迭代步长由该误差信号的自相关函数构成；所述误差信号是参考信号与输入信号的向量形式的差值信号。
实施时，所述高速模数转换器的迭代误差小于所述高速模数转换器的最小量化精度。
实施时，在同步匹配步骤之前还包括：所述Δ-Σ型模数转换器通过过采样噪声调制整形产生所述参考数字转换信号。
实施时，同步匹配步骤进一步包括：分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配，以保证所述原始数据转换信号和所述参考数字转换信号进行离散傅里叶逆变换时变换区间的长度一致。
实施时，分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配步骤包括：分频同步电路以等间隔采样比率采样所述参考数字转换信号，所述间隔比率等于所述高速模数转换器的采样频率与所述Δ-Σ型模数转换器的采样频率之比。
本发明所述的高速模数转换器的数字后台校准方法，基于有限点高精度信号与有限点低精度信号的点到点关系，求解有限数据量下输入信号与输出转换码子一一对应的映射条件，构建信号模型的相关性矩阵函数，进而推导满足于从有限点信号到无限点信号校准的扩展算法。采用自适应格型线性组合器构建相关函数，用少量来源于Δ-ΣADC的高精度信号作为参考，建立MVSS-LMS梯度搜索算法逼近最佳相关函数权重系数的迭代算法，获得满足任一点数据校准的最佳权重系数矩阵。经误差系统量化的原始错误编码与系数矩阵卷积，得出最终校准之后的高精度数字信号编码。
附图说明
图1是常规自适应横向滤波器的原理示意图；
图2是本发明采用的后向型全极点格型自适应滤波器的原理示意图；
图3是本发明采用的流水线型ADC的结构示意图；
图3A是该流水线型ADC的第i级流水线转换电路的结构示意图；
图4是本发明实施例所述的高速模数转换器的数字后台校准方法。
具体实施方式
基于有限点高精度信号与有限点低精度信号的点到点关系，求解有限数据量下输入信号与输出转换码子对应的映射条件，构建信号模型的相关性矩阵函数，进而推导满足于从有限点信号到无限点信号校准的扩展算法。通常，需校准低精度信号的最后几位数据已经被噪声淹没或受误差信号影响较大已失真，而校准后高精度信号真实地反映了输入原始信号与所需精度转换数字码，校准的数学问题就是确定映射关系的问题，数据校准算法的核心是建立多重映射准则的系数矩阵以实现有限点采样满足无限点精度的要求。
本发明采用的后向型全极点格型适应滤波器的优点是适用于一般时域离散系统，对数字电路位宽有限字长效应比较不敏感，适合递推算法，收敛速度快，且滤波器阶数易改变，在变化的环境下可动态选择最佳阶数，利于节省面积降低功耗和数字电路复杂度，模块化结构便于高速并行处理。且各阶后向预测误差相互正交，即前后级间不存在耦合效应，不受相关噪声耦合干扰。而现有的一般后向型零极点混合格型自适应滤波器存在二维权重向量，变量数目较多，收敛难度大。
本发明采用的变步长MVSS-LMS（基于误差相关性的变步长最小均方）梯度搜索算法扩大了输入信号动态范围，具有更好的收敛性和误差跟踪性，在初始收敛阶段或未知系统参数发生变化时，使用大步长调整，以便有较快的收敛速度；在算法逼近收敛后保持小步长，以达到很小的稳态失调误差。不仅提高迭代速度，同时保证有效的时变误差跟踪能力，利于高通用性校准电路设计。
本发明所述的高速模数转换器的数字后台校准方法，用数字信号自适应处理的思路消除模拟信号域内形式各异的线性及非线性误差；即便在模拟域内真实信号已经面目全非，本发明所述的高速模数转换器的数字后台校准方法依然可以在数字域内将被噪声和误差信号淹没的真实信号还原，并建立与输入信号一一对应的转换编码，实现高精度模数信号转换；保留高速模数转换器的转换速度，实现高速度的模数信号转换；同时降低高性能高功耗模拟电路的使用范围和复杂度，用数字电路辅助提升系统电路性能指标，极大降低系统功耗。
图1是常规自适应横向滤波器的原理示意图，其中，xk为校准前信号中的第k个数据，dk为参考信号中的第k个数据，yk为校准后信号，Z-1为Z域运算符，实际电路中对应一个时间单位的信号延迟，ω0、ω1、ωn为权重系数，随机信号的引入可令滤波器传输函数矩阵为严格正定阵，εk为误差信号，图中Σ为加法器。其中，在图1中，N表示自适应横向滤波器采集到的数据的个数，n是权重的阶数或者个数，也就是自适应横向滤波器的阶数，k和n是正整数。
图2是本发明采用的后向型全极点格型自适应滤波器的原理示意图，其中，εk为误差信号，xk为校准前信号，dk为参考信号，Z-1为Z域运算符，Vi、Vi-1、Vi-2为第二维权重向量，ωi、ωi-1、ωi-2都为权重系数，Σ为加法器。
一般的后向型全极点格型自适应滤波器的传输函数为：
其中，L表征后向型全极点格型自适应滤波器的阶数，A(z)是零点方程，1+B(z)是极点方程，Z-1代表Z域延迟,该方程是自适应滤波器传输函数的Z域变换方程；dk＝Asinωt，其中，A为校准系数；xk为校准前信号中的第k个数据。可看出，混合格型存在二维权重向量vi和ωi，变量数目较多，收敛难度大。为简化设计结构，本发明采用全极点结构，将梯度搜索算法保持在一维搜索领域。
因此，后向型全极点滤波器二维权重向量中vi满足如下方程：
以上方程是个判断条件，i、j是不同权重向量的位置标志。运算过程中特定位置的权重向量vi为1，其他位置的权重向量为0。比如当数据从v3经过时，v3=1，v1、v2、v4等其他所有系数就暂时为0，i和j是正整数。
常规的LMS最小均方误差法迭代方程如下：
e(k)为误差信号中的第k个数据，wk、wk+1为权重向量中的第k个数据、第（k+1）个数据，x(k)是校准前信号中的第k个数据，d(k)为参考信号中的第k个数据，dirk为梯度向量中的第k个数据，μ为步长信号，μk是步长信号中的第k个数据，xT(k)是（是x（k）的转置向量，k是正整数。
本发明采用的MVSS-LMS变步长最小均方误差法迭代方程如下：
e(k)、e（k-1）为误差信号中的第k个数据、第（k-1）个数据，wk、wk+1为权重向量中的第k个数据、第（k+1）个数据，x(k)是校准前信号中的第k个数据，d(k)为参考信号中的第k个数据，dirk为梯度向量中的第k个数据，μk为步长信号的第k个数据，xT(k)是（x(k)的转置向量，p(k)、p（k-1）是误差因子，vi是第二维权重向量，其中，α、β、γ、C分别为第一系数、第二系数、第三系数、第四系数；E（e2(k)）是误差函数平方的期望，是LMS算法建立梯度的条件，k为正整数。
当e(k)较大时，p(k)较大，u(k)=αμ(k-1)+γp2(k)满足大步长建立的条件，迭代周期缩短，速度加快。当误差函数越来越小，误差因子中的后一项(1-β)e(k)e(k-1)以误差信号的平方关系迅速衰减。步长收敛为一个趋近于零的数，提高稳态精度，减小失调噪声。同时为适应大的动态输入范围，梯度向量中加入归一化因子(C+xT(k)x(k))-1。其中C是很小的正常量，旨在保证归一化因子的逆不为0。
在本发明实施例中，各信号都为向量形式的信号。
在本发明所述高速模数转换器的数字后台校准方法中，采用变步长MVSS-LMS梯度搜索算法的后向型全极点格型自适应滤波器和Δ-Σ型ADC（模数转换器）；高速低精度流水线型数模转换器的转换数据与低速高精度的Δ-Σ型ADC的转换数据在同步电路进行数据匹配；随后输入到后向型全极点格型自适应滤波器中求解无偏估计维纳权值；当误差信号达到所需精度，迭代过程结束，权重收敛满足无偏估计条件，矩阵稳定；随后pipeline（流水线）型ADC校准前低精度转换数据与自适应滤波器传输函数卷积变换，输出校准后高精度转换数据。随后间隔一定机器周期，采样少量数据评估系统性能随环境变化关系，自适应跟踪系统误差变化方向和大小，并对权重进行估计更新。为便于电路直观显示，设置判决标志位，外接一个LED显示灯，矩阵稳定前输出高电位LED点亮表明校准过程未收敛，校准数据无效；矩阵稳定后输出低电位LED关断表明校准过程收敛，校准数据有效。判决标志位可有效判断环境变化和系统内部工作状态变化，及时删除无效数据。判决标志位满足如下关系：
其中，e（k）为误差信号，LSB为最低有效位，judgflag为判决标志位。
图3是本发明采用的流水线型ADC的结构示意图，其中，B1、B2、Bi、分别表示该流水线型ADC的第一级、第二级、第i级流水线转换电路的输出数字编码位数；M为该流水线型ADC的最后一级流水线转换电路的输出数字编码位数；其中，Vin为输入信号，i为大于1的整数，M为大于i的整数，N为大于1的整数，εk为误差信号，CLK和CLKB为相互反相的时钟信号。
如图3A所示，是该流水线型ADC的第i级流水线转换电路的结构示意图。在图3A中，采样保持放大电路、子模数转换电路和子数模转换电路包含于混合型数模转换电路中，放大器31的放大倍数是2的Bi次方倍，与该流水线型ADC的第i级流水线转换电路输出数字编码的位数有关。
本发明采用的电路能消除工艺偏差造成的电路性能恶化，并能突破电路自身性能极限。令模数转换器设计过程中高速，高精度与低功耗的矛盾折中关系得到很大缓解，从而向更低功耗，更高速度和精度模数转换器设计的方向迈进。同时亦能克服模拟信号抗干扰能力弱等缺陷，消除系统噪声对电路核心信号转换的干扰或淹没性破坏。
本发明采用的电路消除系统噪声的方法如下：电路中场效应管和电阻的固有噪声可等同于随机白噪声。白噪声的功率谱是一个带宽无限大的直线，但其功率谱密度跟自相关函数互为一对傅里叶变换，只有在t=0时刻不为0，相关性函数表征信号之间的相似程度，自相关函数表征信号与自身的相似度；互相关函数表征信号间的相似程度。由于随机噪声的随机性，一般认为随机噪声在时域上的自相关性为0，互相关性也为0。即它与任意其他信号均不相似。校准过程中，输入信号常常被外部环境噪声和内部器件噪声污染，导致信号的时域表达式失真，但是经过自适应滤波理论，将带噪输入信号建立相关性函数，噪声信号间的自相关函数为0，噪声信号与纯净输入信号的互相关函数也为0，只剩下纯净输入信号的自相关函数。因此非相关随机噪声量可被自适应滤波器滤除从而只剩下固定相关噪声量和有效信号的自相关量。其中固定的相关噪声量表现为一个静态失调量，会对系统传输函数收敛性造成一定影响。周期函数的自相关函数是具有与原函数相同周期的函数。带噪的周期信号在自相关函数的卷积过程中，噪声信号归零，只剩下原始信号在时域上的自相关性。从而将有效信号与噪声信号分离。
同时高精度信号为构造系数矩阵提供参考，依据少量的参考数据构造相关性矩阵，进行统计算法扩展，进而求解出适应大量误差数据逼近理想精度数据的无偏估计值，最终建立将低精度信号逐一校准至高精度信号所对应的传输函数矩阵。
如图4所示，本发明实施例所述的高速模数转换器的数字后台校准方法，包括：
同步匹配步骤41：同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配；
迭代步骤42：后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ-Σ型模数转换器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；
校准步骤43：所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩阵卷积，得到校准后的数字信号编码。
优选的，迭代步骤进一步包括：
后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，根据经过同步匹配后的高速模数转换器输出的原始数字转换信号和Δ-Σ型模数转换器输出的参考数字转换信号，建立误差模型，将该误差模型作为依据求解下一时刻矩阵系数权重的搜索方向和步长尺度，通过迭代获得具有最优权重的系数矩阵。
优选的，在所述变步长最小均方误差迭代算法中，迭代梯度由所述原始数字转换信号和误差信号的互相关函数产生，迭代步长由该误差信号的自相关函数构成；所述误差信号是参考信号与输入信号的向量形式的差值信号。
优选的，所述高速模数转换器的迭代误差小于所述高速模数转换器的最小量化精度。
所述高速模数转换器的迭代误差可理解为高速模数转换器转换器实际输出码字距离理想输出码字的误差限度，如果高速模数转换器转换位数是14位，那么这个迭代误差的大小就应该低于2的14次方。倘若高于，相邻码字便会重叠不可识别，从而出现失码。
优选的，在同步匹配步骤之前还包括：所述Δ-Σ型模数转换器通过过采样噪声调制整形产生所述参考数字转换信号。
优选的，同步匹配步骤进一步包括：分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配，以保证所述原始数据转换信号和所述参考数字转换信号进行离散傅里叶逆变换时变换区间的长度一致。
优选的，分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配步骤包括：分频同步电路以等间隔采样比率采样所述参考数字转换信号，所述间隔比率等于所述高速模数转换器的采样频率与所述Δ-Σ型模数转换器的采样频率之比。
本发明所述的校准方法适用于一般时域离散系统，对有限字长效应比较不敏感，适合递推算法，收敛速度快，且滤波器阶数易改变，在变化的环境下可动态选择最佳阶数，利于节省面积降低功耗和数字电路复杂度，模块化结构便于高速并行处理。且各阶后向预测误差相互正交，即前后级间不存在耦合效应，不受相关噪声耦合干扰。自适应滤波器消除噪声的原理如下：电路中场效应管和电阻的固有噪声可等同于随机白噪声。白噪声的功率谱是一个带宽无限大的直线，但其功率谱密度跟自相关函数互为一对傅里叶变换，只有在t=0的时刻不为0，t为时间。相关性函数表征信号之间的相似程度，自相关函数表征信号与自身的相似度；互相关函数表征信号间的相似程度。由于随机噪声的随机性，一般认为随机噪声在时域上的自相关性为0，互相关性也为0。即它与任意其他信号均不相似。校准过程中，输入信号常常被外部环境噪声和内部器件噪声污染，导致信号的时域表达式失真，但是经过自适应滤波理论，将带噪输入信号建立相关性函数，噪声信号间的自相关函数为0，噪声信号与纯净输入信号的互相关函数也为0，只剩下纯净输入信号的自相关函数。因此数字滤波器本身具有将非相关随机噪声与输入信号分离的能力。
本发明采用的后向型全极点格型自适应滤波器，是能够根据输入信号自动调整性能进行数字信号处理的数字滤波器。常规数字滤波器有静态的滤波器系数，传输函数是定参数，不能满足时变非线性系统误差的变化。对于流水线模数转换器转换过程，理想流水线级转换电路MDAC（混合数模转换器）放大倍数是2的N次方倍，N是单级流水线级转换的有效位数，由于放大器有限增益，有限带宽和各种工艺失配导致MDAC转换增益偏离理想转换条件，且其偏离影响是随输入信号频率和自身初始设计决定的非线性变化的。因此传统固定参数补偿电路无法对高性能流水线型模数转换器进行校准。在这种情况下，通常使用自适应滤波器反馈来调整滤波器系数以及频率响应。总的来说，自适应的过程涉及将传输函数用于确定如何更改滤波器系数从而减小下一次迭代过程成本的算法。传输函数是滤波器最佳性能的判断准则，本发明采用的后向型全极点格型自适应滤波器具有滤除输入信号中的噪声成分和补偿MDAC转换整体增益误差与高阶谐波分量的能力。
所述后向型全极点格型自适应滤波器的迭代算法采用最小均方改进型MVSS-LMS梯度搜索算法。所述LMS算法将高精度参考信号与被校准的低精度原始信号建立误差模型，将误差模型作为依据求解下一时刻相关矩阵系数权重的搜索方向和步长尺度。
所述MVSS-LMS梯度搜索算法的搜索方向的产生来源于是一种一维梯度搜索算法，是期待响应与原始响应间差值的二次型，能保证算法在任意的非零有限长区域中梯度估值的精确性，一致性与收敛性。
所述MVSS-LMS梯度搜索算法的搜索步长是变步长。常规定步长LMS算法在收敛速度、跟踪速度和失调噪声之间的要求相互矛盾。而变步长MVSS-LMS能良好解决其冲突。新型MVSS-LMS搜索算法中，迭代梯度由误差e(k)与输入x(k)信号的互相关函数e(k)(xT(k)x(k))-1xT(k)产生；迭代步长μ(k)则由误差e(k)的自相关函数构成，基于误差量值e(k)和输入信号x(k)不断变化持续更新搜索梯度因子和步长尺度。其原理是：在初始收敛阶段，自适应滤波器的权值与最优值相差较远，选取大步长，陡梯度作为迭代条件，保证较快的时变系统跟踪速度与收敛速度；当滤波器权值接近最优权时，用小步长，缓梯度作为迭代条件，减少稳态误差与噪声失调，减轻实际权值在最优权值碗底的波动。所以能同时优化速度量与精度量。
低速高精度的Δ-Σ型ADC采用过采样噪声调制整形技术，产生一个低速但高精度的参考信号。同时经分频同步电路建立低速高精度ADC的数据链与高速精度ADC数据链的数据同步，从而保证期待信号和原始信号进行离散DFT逆变换时，变换区间长度的一致性。
在所述后向型全极点格型自适应滤波器中，后向型预测误差的最小功率与前向型相等，系数也相等，如果是复数，则是共轭的关系，即前后级是解耦的，这是格型网络的一个优势。前向预测误差滤波器是最小相位滤波器，后向预测误差滤波器是最大相位滤波器。前向型是预测补偿型，后向型是反馈补偿型。后者较为高速高精度模数转换器，也适用于非平稳情况（噪声变化剧烈），通用性校准效果优秀。
所述低速高精度的Δ-Σ型ADC的输出数据无法直接与被校准信号建立相关性迭代，需建立数据量同步配平。本发明采用等间隔采样数据抽取同步。两个ADC采样信号频率不同，慢速ADC单个周期内采样数据量远低于高速ADC。MVSS-LMS算法是一种点到点的一维搜索逼近算法，需要保证采样点列在时间上的精确一致性（即两个ADC相同时间采样到相同的点），基于采样数据的连续性，假设快速ADC采样速率是慢速ADC的M倍，M是正整数，为保证校准数据链同步匹配，需要快速ADC中的数据需要被等间隔抽取，间隔比率一致于快速转换器采样信号频率与慢速转换器采样信号频率之比。
本发明所述的校准方法是基于有限的配平同步数据寻找满足映射条件的传输函数矩阵，进而扩展推导满足于从有限点信号到无限点信号校准的校准算法。
所述后向全极点格型滤波器自适应收敛速度快，滤波器阶数易改变，在变化环境下可动态选择最佳阶数，且权重系数对寄存器有限长度效应不敏感，便于高速并行处理，且滤波器前后级间不存在耦合干扰。
具有高收敛速度和高迭代精度的MVSS-LMS梯度搜索算法，优于原有定步长LMS搜索算法，应用当前误差与上一步误差自相关估计的迭代更新作为瞬时误差功率以控制步长更新，消除噪声不相关成分的干扰。扩大了输入信号动态范围，具有更好的收敛性和误差跟踪性。在初始收敛阶段或未知系统参数发生变化时，使用大步长调整，以便有较快的收敛速度；在算法逼近收敛后保持小步长，以达到很小的稳态失调误差。不仅提高迭代速度，也能保证有效的时变误差跟踪能力。
所述低速高精度参考Δ-ΣADC过采样噪声成形调制，将大部分量化噪声推向高频段，系统总噪声功率没有改变，但噪声分布发生变化。噪声能量被分散到一个更宽的频率范围，通常每4倍过采样将使SNR(信噪比)增加6dB（分贝）。因此，提高过采样率容易得到极高精度。但由于是通过过采样调制。虽然过采样率越高，有效精度越高，但是过采样率越高，相应的转换速度越慢，转换信号频率极低，不符合高速ADC的条件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种高速模数转换器的数字后台校准方法，其特征在于，包括：
同步匹配步骤：同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配；
迭代步骤：后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ-Σ型模数转换器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；
校准步骤：所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩阵卷积，得到校准后的数字信号编码；
所述后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ-Σ型模数转换器输出的参考数字转换信号进行误差迭代的方程如下：
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mrow>
<mi>e</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>d</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>-</mo>
<msup>
<mi>x</mi>
<mi>T</mi>
</msup>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<msub>
<mi>w</mi>
<mi>k</mi>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msup>
<mi>dir</mi>
<mi>k</mi>
</msup>
<mo>=</mo>
<mfrac>
<mrow>
<mo>&part;</mo>
<mi>E</mi>
<mrow>
<mo>(</mo>
<msup>
<mi>e</mi>
<mn>2</mn>
</msup>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<mo>&part;</mo>
<msub>
<mi>w</mi>
<mi>k</mi>
</msub>
</mrow>
</mfrac>
<mo>=</mo>
<mo>-</mo>
<mn>2</mn>
<mi>e</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<msup>
<mrow>
<mo>(</mo>
<msup>
<mi>x</mi>
<mi>T</mi>
</msup>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
<mi>x</mi>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
<mo>)</mo>
</mrow>
<mrow>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msup>
<msup>
<mi>x</mi>
<mi>T</mi>
</msup>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mi>&mu;</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>+</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>&alpha;</mi>
<mi>&mu;</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>+</mo>
<msup>
<mi>&gamma;p</mi>
<mn>2</mn>
</msup>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mi>p</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>&beta;</mi>
<mi>p</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>-</mo>
<mi>&beta;</mi>
<mo>)</mo>
</mrow>
<mi>e</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mi>e</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>w</mi>
<mrow>
<mi>k</mi>
<mo>+</mo>
<mn>1</mn>
</mrow>
</msub>
<mo>=</mo>
<msub>
<mi>w</mi>
<mi>k</mi>
</msub>
<mo>+</mo>
<mi>&mu;</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mi>e</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<msup>
<mrow>
<mo>(</mo>
<mi>C</mi>
<mo>+</mo>
<msup>
<mi>x</mi>
<mi>T</mi>
</msup>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
<mi>x</mi>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
<mo>)</mo>
</mrow>
<mrow>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msup>
<msup>
<mi>x</mi>
<mi>T</mi>
</msup>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>v</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mn>1</mn>
<mo>,</mo>
<mi>i</mi>
<mo>=</mo>
<mi>j</mi>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>v</mi>
<mi>i</mi>
</msub>
<mo>=</mo>
<mn>0</mn>
<mo>,</mo>
<mi>i</mi>
<mo>&NotEqual;</mo>
<mi>j</mi>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mn>0</mn>
<mo>&le;</mo>
<mi>&alpha;</mi>
<mo>,</mo>
<mi>&beta;</mi>
<mo>&le;</mo>
<mn>1</mn>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mi>&gamma;</mi>
<mo>,</mo>
<mi>C</mi>
<mo>></mo>
<mn>0</mn>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
e(k)、e(k-1)为误差信号中的第k个数据、第k-1个数据，wk、wk+1为权重向量中的第k个数据、第(k+1)个数据，x(k)是校准前信号中的第k个数据，d(k)为参考信号中的第k个数据，dirk为梯度向量中的第k个数据，μk为步长信号的第k个数据，xT(k)是x(k)的转置向量，p(k)和p(k-1)是误差因子，vi是第二维权重向量，其中，α、β、γ、C分别为第一系数、第二系数、第三系数、第四系数；E(e2(k))是误差函数平方的期望，k为正整数；i、j是不同权重向量的位置标志；i和j为正整数。
2.如权利要求1所述的高速模数转换器的数字后台校准方法，其特征在于，迭代步骤进一步包括：
后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，根据经过同步匹配后的高速模数转换器输出的原始数字转换信号和Δ-Σ型模数转换器输出的参考数字转换信号，建立误差模型，将该误差模型作为依据求解下一时刻矩阵系数权重的搜索方向和步长尺度，通过迭代获得具有最优权重的系数矩阵。
3.如权利要求2所述的高速模数转换器的数字后台校准方法，其特征在于，在所述变步长最小均方梯度搜索算法，中，迭代梯度由所述原始数字转换信号和误差信号的互相关函数产生，迭代步长由该误差信号的自相关函数构成；所述误差信号是参考信号与输入信号的向量形式的差值信号。
4.如权利要求3所述的高速模数转换器的数字后台校准方法，其特征在于，所述高速模数转换器的迭代误差小于所述高速模数转换器的最小量化精度。
5.如权利要求1所述的高速模数转换器的数字后台校准方法，其特征在于，在同步匹配步骤之前还包括：所述Δ-Σ型模数转换器通过过采样噪声调制整形产生所述参考数字转换信号。
6.如权利要求1所述的高速模数转换器的数字后台校准方法，其特征在于，同步匹配步骤进一步包括：分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配，以保证所述原始数字转换信号和所述参考数字转换信号进行离散傅里叶逆变换时变换区间的长度一致。
7.如权利要求6所述的高速模数转换器的数字后台校准方法，其特征在于，分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配步骤包括：分频同步电路以等间隔采样比率采样所述参考数字转换信号，所述等间隔采样比率等于所述高速模数转换器的采样频率与所述Δ-Σ型模数转换器的采样频率之比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310370247.8A CN104242933B (zh) | 2013-08-22 | 2013-08-22 | 高速模数转换器的数字后台校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310370247.8A CN104242933B (zh) | 2013-08-22 | 2013-08-22 | 高速模数转换器的数字后台校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104242933A CN104242933A (zh) | 2014-12-24 |
| CN104242933B true CN104242933B (zh) | 2018-03-23 |
Family
ID=52230394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310370247.8A Active CN104242933B (zh) | 2013-08-22 | 2013-08-22 | 高速模数转换器的数字后台校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104242933B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10560441B2 (en) | 2014-12-17 | 2020-02-11 | Amazon Technologies, Inc. | Data security operations with expectations |
| CN108885129B (zh) * | 2016-03-31 | 2021-02-05 | 丹佛斯有限公司 | 用于监测超声流量计的方法 |
| US10177778B2 (en) | 2016-12-12 | 2019-01-08 | Rambus Inc. | Phase adjustment for interleaved analog to digital converters |
| CN110535469B (zh) * | 2019-08-09 | 2024-05-28 | 深圳市太赫兹科技创新研究院有限公司 | 信号处理方法及装置 |
| CN111650803B (zh) * | 2020-07-14 | 2021-07-27 | 上海交通大学 | 基于卷积循环自动编码器的并行光模数转换系统和方法 |
| CN113765503B (zh) * | 2021-08-20 | 2024-02-06 | 湖南艾科诺维科技有限公司 | 用于自适应滤波的lms权值迭代计算装置及方法 |
| CN116256973B (zh) * | 2022-12-26 | 2023-11-14 | 哈尔滨工业大学 | 一种宏微冗余驱动运动台协同控制系统及方法 |
| CN116318142B (zh) * | 2023-02-08 | 2024-05-03 | 北京士模微电子有限责任公司 | 一种模数转换器的校准方法和模数转换器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932849B2 (en) * | 2008-12-24 | 2011-04-26 | Mediatek Inc. | Method for achieving high-speed analog-to-digital conversion without degrading accuracy, and associated apparatus |
-
2013
- 2013-08-22 CN CN201310370247.8A patent/CN104242933B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
Non-Patent Citations (1)
| Title |
|---|
| 《Background ADC Calibration in Digital Domain》;Cheongyuen Tsang et al.;《IEEE 2008 Custom Intergrated Circuits Conference (CICC)》;20080924;《IEEE 2008 Custom Intergrated Circuits Conference (CICC)》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104242933A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104242933B (zh) | 高速模数转换器的数字后台校准方法 | |
| Qiu et al. | On the construction, comparison, and local characteristic decomposition for high-order central WENO schemes | |
| Wang et al. | Fractional Sobolev’s spaces on time scales via conformable fractional calculus and their application to a fractional differential equation on time scales | |
| Weinert | Efficient computation for Whittaker–Henderson smoothing | |
| CN102545901B (zh) | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 | |
| CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
| CN102386921A (zh) | 一种流水线adc多比特子dac电容失配校准方法 | |
| CN103944575A (zh) | 过采样64倍有效位数为18位的σ-δ调制电路 | |
| CN109889199A (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
| Yu et al. | A time-domain reconfigurable second-order noise shaping ADC with single fan-out gated delay cells | |
| Li et al. | Very robust low complexity lattice filters | |
| Liang et al. | An offset-cancelling discrete-time analog computer for solving 1-D wave equations | |
| Kitamura et al. | Order statistics based low-power flash ADC with on-chip comparator selection | |
| Chandra et al. | Top-down analog design methodology using Matlab and Simulink | |
| Chen et al. | Modeling harmonic distortions caused by nonlinear op-amp DC gain for switched-capacitor sigma–delta modulators | |
| CN113536714B (zh) | 一种优化构建调制器系统的方法 | |
| Ma et al. | Two-part reconstruction in compressed sensing | |
| Brenna et al. | An efficient tool for the assisted design of SAR ADCs capacitive DACs | |
| Balaji et al. | 14T Full Adder in 125nm CMOS technology for FFT applications using piecewise constant interpolation f (x)= 2.0 | |
| Kang et al. | A comparison of continuous time sigma delta modulator simulation methods | |
| Ndjountche et al. | Improved structures for programmable filters: Application in a switched-capacitor adaptive filter design | |
| CN107302358A (zh) | 一种四通道tiadc的非线性失配补偿方法 | |
| CN117240255A (zh) | 一种用于sar adc的cic滤波器及其设计方法 | |
| Li et al. | A Neural Network-based Digital Calibration Improvement Method for ADC | |
| Liu et al. | A New Digital Predistortion Based On B spline Function With Compressive Sampling Pruning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210806 Address after: 401332 unit 1, building 1, phase 3, R & D building, Xiyong micro power park, Shapingba District, Chongqing Patentee after: Chongqing Institute of integrated circuit innovation Xi'an University of Electronic Science and technology Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an Patentee before: XIDIAN University |
|
| TR01 | Transfer of patent right |