CN104241455A - Led芯片及其制造方法 - Google Patents

Led芯片及其制造方法 Download PDF

Info

Publication number
CN104241455A
CN104241455A CN201310230275.XA CN201310230275A CN104241455A CN 104241455 A CN104241455 A CN 104241455A CN 201310230275 A CN201310230275 A CN 201310230275A CN 104241455 A CN104241455 A CN 104241455A
Authority
CN
China
Prior art keywords
led chip
led
semiconductor layer
barrier layer
impression glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310230275.XA
Other languages
English (en)
Inventor
沈佳辉
洪梓健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongchuang Energy Technology Co ltd
Zhanjing Technology Shenzhen Co Ltd
Original Assignee
Rongchuang Energy Technology Co ltd
Zhanjing Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongchuang Energy Technology Co ltd, Zhanjing Technology Shenzhen Co Ltd filed Critical Rongchuang Energy Technology Co ltd
Priority to CN201310230275.XA priority Critical patent/CN104241455A/zh
Priority to TW102122360A priority patent/TW201505206A/zh
Priority to US14/299,208 priority patent/US20140361245A1/en
Publication of CN104241455A publication Critical patent/CN104241455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种LED芯片，包含基底，基底的一面作为底面，在远离底面的另一面上依次生长有第一半导体层、有源层和第二半导体层，电极与第一半导体层和第二半导体层电连接，LED芯片的倾斜面与底面夹角小于45度。本发明还提供一种LED芯片制造方法。按照本发明所提供LED芯片制造方法制造LED芯片，可有效减少LED芯片的全反射现象，增加出光量。

Description

LED芯片及其制造方法
技术领域
本发明涉及一种LED芯片制造方法，特别涉及利用纳米压印技术制造LED芯片的方法，还涉及一种LED芯片。
背景技术
LED（Light-emitting diode, 发光二极管）产业是近几年最受瞩目的产业之一，发展至今，LED产品已具有节能、省电、高效率、反应时间快、寿命长，且不含汞，具有环保效益等优点，因此被认为是新世代绿色节能照明的最佳光源。为了提高LED的出光量，现有技术依靠黄光制程将LED芯片侧面制作成倾斜面，以减少全反射现象的发生，增加出光量，然而，现有黄光制程的局限性使得LED芯片的底面和倾斜面的夹角大于45度，针对增加LED芯片的出光量而言，采用黄光制程制作LED芯片倾斜面的方法依然不够理想。
发明内容
有鉴于此，有必要提供一种制造底面与倾斜面夹角角度更小的LED芯片的制造方法，及底面与倾斜面夹角更小的LED芯片。
一种LED芯片制造方法，该制造方法包括步骤：提供一LED垒层结构，在LED垒层结构上涂布压印胶；提供一纳米压印模板，该纳米压印模板具有图案化结构，该图案化结构包含具有斜边与底边的梯形凹槽，且斜边与底边的夹角小于45度，将纳米压印模板压印于涂布在LED垒层结构上的压印胶上；固化压印胶，去除纳米压印模板；蚀刻带有固化后的压印胶的LED垒层结构，以去除压印胶以及部分LED垒层结构；在蚀刻后的LED垒层结构上设置电极以形成LED芯片。
一种LED芯片，包含基底，基底的一面作为底面，在远离底面的另一面上依次生长有第一半导体层、有源层和第二半导体层，电极与第一半导体层和第二半导体层电连接，LED芯片的倾斜面与底面夹角小于45度。
采用上述LED芯片制造方法制造完成的LED芯片的倾斜面与底面夹角小于45度，其可更加有效地减少全反射现象，增加LED芯片的出光量。
附图说明
图1是本发明LED芯片制造方法的流程图。
图2是本发明LED芯片制造方法的步骤一的示意图。
图3是本发明LED芯片制造方法的步骤二的示意图。
图4和图5是本发明LED芯片制造方法的步骤三的示意图。
图6和图7是本发明LED芯片制造方法的步骤四的示意图。
图8是本发明LED芯片制造方法的步骤五的示意图。
图9是纳米压印模板的示意图。
图10是利用图9的纳米压印模板制造的LED芯片的示意图。
主要元件符号说明
LED垒层结构 10
基底 101
底面 1011
倾斜面 1012
第一半导体层 102
有源层 103
第二半导体层 104
缓冲层 105
第一电极 106
第二电极 107
压印胶 20
纳米压印模板 30
梯形凹槽 301
底边 3011
斜边 3012
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图对本发明作进一步的详细说明。
本发明LED芯片制造方法如图1所示。
步骤一，请参阅图2，提供一LED垒层结构10，在LED垒层结构10的远离底面1011的一面上涂布压印胶20。
所述LED垒层结构10包括沿水平方向设置的基底101、第一半导体层102、有源层103和第二半导体层104，基底101的一面为LED垒层结构10的底面1011，在基底101的远离底面1011的一面依次生长有第一半导体层102、有源层103和第二半导体层104，该第一半导体层102、有源层103和第二半导体层104构成LED垒层结构10的发光部。所述第一半导体层102与第二半导体层104分别为N型半导体和P型半导体，可以理解的是，也可将第一半导体层102与第二半导体层104分别设计为P型半导体和N型半导体。为减少在磊晶过程中产生的晶格缺陷，可在基底101上先生长一缓冲层105，然后在缓冲层105上再形成第一半导体层102。
本实施例中，在LED垒层结构10的远离底面1011的一面涂布压印胶20，也即在LED垒层结构10的第二半导体层104的表面上涂布压印胶20。
压印胶20采用具有紫外固化性或热固化性的压印胶20。在涂布时，压印胶20具有流动性。所述具有紫外固化性的压印胶20在接受紫外线照射后转变为固态。所述具有热固化性的压印胶20在受热后转变为固态。
步骤二，请参阅图3，提供一纳米压印模板30，将纳米压印模板30压印于涂布在LED垒层结构10上的压印胶20。所述纳米压印模板30具有图案化结构，该图案化结构为具有斜边3012与底边3011的梯形凹槽301，梯形凹槽301的斜边3012对应于预形成LED芯片倾斜面的位置，梯形凹槽301的斜边3012和底边3011的夹角α小于45度。
步骤三，请参阅图4和图5，固化压印胶20，去除纳米压印模板30，在压印胶20上形成预制结构。
若采用的压印胶20是具有紫外固化性的压印胶20，在固化压印胶20时，利用紫外线照射压印胶20，从LED垒层结构10的底面1011朝向压印胶20的方向照射或者从纳米压印模板30朝向压印胶20的方向照射。可以理解的是，为加快固化速度，亦可从LED垒层结构10的底面1011和纳米压印模板30同时朝向压印胶20的方向照射，使压印胶20固化。待压印胶20完全固化后，去除纳米压印模板30，在固化后的压印胶20上保留了与纳米压印模板30的图案化结构相对应的预制结构，即如图5中所示，压印胶20具有侧面和顶面，侧面与顶面形成的较小的夹角角度，对应纳米压印模板30中的梯形凹槽301的斜边3012和底边3011的夹角α，小于45度。若采用具有热固化性的压印胶20，则利用加热的方法使压印胶20固化。
步骤四，采用电感耦合等离子蚀刻法或反应离子束蚀刻法，蚀刻带有固化后的压印胶20的LED垒层结构10，从LED垒层结构10带有压印胶20的一面朝向底面1011方向蚀刻，将压印胶20以及LED垒层结构10的部分结构去除，并在LED垒层结构10上留下与压印胶20的预制结构相同的结构。
在蚀刻的整个过程中，带有固化后的压印胶20的LED垒层结构10远离底面1011的一面被蚀刻的速度均相同，因此在蚀刻的任何一个时间点，LED垒层结构10远离底面1011的一面的结构与预制结构相同。请参阅图6，示例性地示出了在进行蚀刻的过程中，LED垒层结构10的某一时间点的结构样态。带有固化后的压印胶20的LED垒层结构10远离底面1011的一面的结构与预制结构相同，具体的，如图6中的LED垒层结构10的第二半导体层104上的压印胶20还未被完全除去，第二半导体层104两侧的部分区域在厚度方向已经被完全蚀刻，而有源层103两侧的部分区域在厚度方向未被完全蚀刻，因而此时还未暴露第一半导体层102。请参阅图7，当蚀刻完成后，压印胶20已被完全去除，LED垒层结构10远离底面1011的一面的结构与预制结构相同，此时，LED垒层结构10的第二半导体层104、有源层103两侧的部分区域在厚度方向被完全蚀刻，第一半导体层102两侧的部分区域暴露在外，且在厚度方向未被完全蚀刻，此时未暴露缓冲层105。蚀刻完成后的LED垒层结构10的底面1011与倾斜面1012的夹角β，夹角β对应于纳米压印模板30中的梯形凹槽301的斜边3012与底边3011的夹角α，小于45度。
步骤五，请参阅图8，在LED垒层结构10上设置电极以形成LED芯片。依据具体的需要，LED垒层结构10可以是垂直型，即电极形成在LED垒层结构10的上下两侧，也可以是横向型，即电极形成在LED垒层结构10的一侧。在本实施例中，在图8中的LED垒层结构10的第一半导体层102的右侧的被暴露的平面区域设置第一电极106，以形成电连接。在LED垒层结构10的第二半导体层104的表面设置第二电极107，以形成电连接。换言之，本实施例中的LED垒层结构10为横向型。
LED垒层结构10的倾斜面1012和底面1011分别为LED芯片的倾斜面1012和底面1011，LED垒层结构10的倾斜面1012和底面1011的夹角即为LED芯片的倾斜面1012和底面1011的夹角。
请参阅图9，为进一步地减少全反射现象，增加LED芯片的出光量，可将纳米压印模板30的斜边3012设计为三维结构，该三维结构可选择连续圆弧结构或多重三角结构等。在本实施例中，所述三维结构为连续圆弧结构。请参阅图10，利用斜边3012为连续圆弧结构的纳米压印模板30制造的LED芯片的倾斜面1012具有与纳米压印模板30的斜边3012的连续圆弧结构相对应的连续圆弧结构，该连续圆弧结构可以有效减小LED芯片的全反射现象，增加出光量。
利用本发明所提供的LED芯片制造方法制造的LED芯片的倾斜面和底面夹角小于45度。通过对纳米压印模板30的梯形凹槽斜边的设计来控制LED芯片的倾斜面结构，可有效减少全反射现象，增加LED芯片的出光量。
对于本领域的技术人员来说可以做本发明技术构思内做其他变化，但是，根据本发明的技术构思做出其它各种相应的改变与变形，都应属于本发明权利要求的保护范围。

Claims (8)

1.一种LED芯片制造方法，该制造方法包括步骤：
提供一LED垒层结构，在LED垒层结构上涂布压印胶；
提供一纳米压印模板，该纳米压印模板具有图案化结构，该图案化结构包含具有斜边与底边的梯形凹槽，且斜边与底边的夹角小于45度，将纳米压印模板压印于涂布在LED垒层结构上的压印胶上；
固化压印胶，去除纳米压印模板；
蚀刻带有固化后的压印胶的LED垒层结构，以去除压印胶以及部分LED垒层结构；
在蚀刻后的LED垒层结构上设置电极以形成LED芯片。
2.如权利要求1所述的LED芯片制造方法，其特征在于：所述LED垒层结构包括基底，第一半导体层、有源层和第二半导体层，基底的一面作为LED垒层结构的底面，第一半导体层、有源层和第二半导体层在远离底面的另一面上依次生长。
3.如权利要求1所述的LED芯片制造方法，其特征在于：所述压印胶为紫外固化性压印胶或热固化性压印胶。
4.如权利要求3所述的LED芯片制造方法，其特征在于：所述梯形凹槽的斜边包含三维结构。
5.如权利要求1所述的LED芯片制造方法，其特征在于：采用电感耦合等离子蚀刻法或反应离子束蚀刻法进行蚀刻。
6.一种LED芯片，包含基底，基底的一面作为底面，在远离底面的另一面上依次生长有第一半导体层、有源层和第二半导体层，电极与第一半导体层和第二半导体层电连接，其特征在于：LED芯片的倾斜面与底面夹角小于45度。
7.如权利要求6所述的LED芯片，其特征在于：在基底上先生长一缓冲层，在缓冲层上再生长第一半导体层。
8.如权利要求6所述的LED芯片，其特征在于：LED芯片的倾斜面具有三维结构。
CN201310230275.XA 2013-06-11 2013-06-11 Led芯片及其制造方法 Pending CN104241455A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310230275.XA CN104241455A (zh) 2013-06-11 2013-06-11 Led芯片及其制造方法
TW102122360A TW201505206A (zh) 2013-06-11 2013-06-24 發光二極體晶片及其製造方法
US14/299,208 US20140361245A1 (en) 2013-06-11 2014-06-09 Led chip and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310230275.XA CN104241455A (zh) 2013-06-11 2013-06-11 Led芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN104241455A true CN104241455A (zh) 2014-12-24

Family

ID=52004689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310230275.XA Pending CN104241455A (zh) 2013-06-11 2013-06-11 Led芯片及其制造方法

Country Status (3)

Country Link
US (1) US20140361245A1 (zh)
CN (1) CN104241455A (zh)
TW (1) TW201505206A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886074A (zh) * 2016-03-30 2018-11-23 索尼公司 发光器件
CN109103313A (zh) * 2018-07-30 2018-12-28 华中科技大学鄂州工业技术研究院 一种深紫外led芯片的外延结构及其制备方法
CN109314157A (zh) * 2016-05-11 2019-02-05 日机装株式会社 深紫外发光元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491897B (zh) * 2015-04-22 2021-04-13 新世纪光电股份有限公司 发光元件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604718A (zh) * 2009-07-03 2009-12-16 武汉华灿光电有限公司 一种侧面倾斜的发光二极管芯片及其制备方法
US20100197044A1 (en) * 2009-02-04 2010-08-05 Kabushiki Kaisha Toshiba Method of manufacturing a magnetic random access memory, method of manufacturing an embedded memory, and template
CN102130253A (zh) * 2011-01-27 2011-07-20 广东银雨芯片半导体有限公司 一种高出光效率的led晶片及其制造方法
TWM429709U (en) * 2012-01-06 2012-05-21 Hexalux Optoelectronics Corp Improvement of light-emitting diode (LED)
CN102544248A (zh) * 2010-12-29 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒的制作方法
CN102637809A (zh) * 2011-02-15 2012-08-15 新世纪光电股份有限公司 发光二极管封装装置及其制作方法
CN202839729U (zh) * 2012-09-19 2013-03-27 西安华新联合科技有限公司 发光二极管
CN103097113A (zh) * 2010-12-30 2013-05-08 浦项工科大学校产学协力团 制造纳米压印模具的方法、利用由此制造的纳米压印模具制造发光二极管的方法以及由此制造的发光二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929601A (en) * 2007-12-26 2009-07-01 Epistar Corp Semiconductor device
US8105884B2 (en) * 2008-10-06 2012-01-31 Samsung Electronics Co., Ltd. Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100197044A1 (en) * 2009-02-04 2010-08-05 Kabushiki Kaisha Toshiba Method of manufacturing a magnetic random access memory, method of manufacturing an embedded memory, and template
CN101604718A (zh) * 2009-07-03 2009-12-16 武汉华灿光电有限公司 一种侧面倾斜的发光二极管芯片及其制备方法
CN102544248A (zh) * 2010-12-29 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒的制作方法
CN103097113A (zh) * 2010-12-30 2013-05-08 浦项工科大学校产学协力团 制造纳米压印模具的方法、利用由此制造的纳米压印模具制造发光二极管的方法以及由此制造的发光二极管
CN102130253A (zh) * 2011-01-27 2011-07-20 广东银雨芯片半导体有限公司 一种高出光效率的led晶片及其制造方法
CN102637809A (zh) * 2011-02-15 2012-08-15 新世纪光电股份有限公司 发光二极管封装装置及其制作方法
TWM429709U (en) * 2012-01-06 2012-05-21 Hexalux Optoelectronics Corp Improvement of light-emitting diode (LED)
CN202839729U (zh) * 2012-09-19 2013-03-27 西安华新联合科技有限公司 发光二极管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886074A (zh) * 2016-03-30 2018-11-23 索尼公司 发光器件
CN108886074B (zh) * 2016-03-30 2021-08-27 索尼公司 发光器件
CN109314157A (zh) * 2016-05-11 2019-02-05 日机装株式会社 深紫外发光元件
CN109314157B (zh) * 2016-05-11 2021-05-11 日机装株式会社 深紫外发光元件
US11355670B2 (en) 2016-05-11 2022-06-07 Nikkiso Co., Ltd. Deep ultraviolet light emitting device
CN109103313A (zh) * 2018-07-30 2018-12-28 华中科技大学鄂州工业技术研究院 一种深紫外led芯片的外延结构及其制备方法

Also Published As

Publication number Publication date
TW201505206A (zh) 2015-02-01
US20140361245A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
CN102566262B (zh) 一种适用于非平整衬底晶圆级纳米压印的装置
CN104241455A (zh) Led芯片及其制造方法
CN102157642A (zh) 一种基于纳米压印的高出光效率led的制备方法
TWI256139B (en) Method and apparatus for fabricating flat panel display
TW200644269A (en) Light emitting diode and method of fabricating thereof
EA201070170A1 (ru) Способ текстурирования поверхности основания с функцией стекла, стеклянное изделие с текстурированной поверхностью
WO2010085042A3 (en) Semiconductor device, light emitting device and method for manufacturing the same
CN101976712B (zh) 一种增强led出光效率的粗化方法
CN103149607B (zh) 一种基于模板电诱导成形的微透镜阵列制造方法
CN103943744A (zh) 一种能提高led光效的芯片加工方法
TW201442279A (zh) 發光裝置及製造發光裝置之方法
CN103400534A (zh) 一种用于滚型纳米压印的滚轮模具
CN102135728B (zh) 基于一维软模板纳米压印制作三维纳米网格结构的方法
CN102436140A (zh) 一种纳米压印模板的制备方法
CN103066170A (zh) 一种纳米级图形化衬底的制造方法
CN103187495B (zh) 发光二极管芯片及其制造方法
CN102320132A (zh) 一种电场诱导液溶胶微复型的工艺
CN109713099B (zh) 一种图形化蓝宝石衬底结构及其制作工艺
WO2003086958A3 (de) Verfahren zur herstellung eines erzeugnisses mit einer strukturierten oberfläche
CN103022281A (zh) 一种纳米级图形化衬底的制造方法
CN102751179B (zh) 一种制备石墨烯器件的方法
CN103325910A (zh) 基于微切削的led表面强化出光结构的制作方法及多齿刀具
CN204914344U (zh) 一种轮胎模具花纹块的镶嵌钢片
CN103337564A (zh) 一种可提高led发光效率的金属纳米颗粒的制备方法
TW200607044A (en) Method of segmenting a wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141224

RJ01 Rejection of invention patent application after publication