CN104241391B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN104241391B
CN104241391B CN201410142538.6A CN201410142538A CN104241391B CN 104241391 B CN104241391 B CN 104241391B CN 201410142538 A CN201410142538 A CN 201410142538A CN 104241391 B CN104241391 B CN 104241391B
Authority
CN
China
Prior art keywords
film transistor
semiconductor
tft
thin film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410142538.6A
Other languages
English (en)
Other versions
CN104241391A (zh
Inventor
姜俊
姜一俊
曹煐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104241391A publication Critical patent/CN104241391A/zh
Application granted granted Critical
Publication of CN104241391B publication Critical patent/CN104241391B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管。所述薄膜晶体管包括在基板上布置的栅电极；在所述基板上布置的栅绝缘层；在所述基板上布置的半导体层，所述栅绝缘层被配置为使所述半导体层和所述栅电极彼此绝缘；在所述基板上布置的源电极；以及在所述基板上布置的漏电极。所述氧化物半导体包括锌（Zn）、锡（Sn），以及Ag和Au的至少一种。在薄膜晶体管的Zn‑Sn‑O半导体层中Ag和/或Au的使用可以提高该薄膜晶体管的电子迁移率。

Description

薄膜晶体管
相关申请的交叉引用
本申请要求2013年6月21日提交的韩国专利申请No.10-2013-0071949的优先权及权益，该韩国专利申请为所有目的通过引用并入本文，如同其在本文中阐述一样。
技术领域
本发明的示例性实施方式涉及氧化物半导体、氧化物半导体薄膜以及包含该氧化物半导体薄膜的薄膜晶体管，更具体地，涉及包含锌和锡的氧化物半导体、包含锌和锡的氧化物半导体薄膜以及包含该氧化物半导体薄膜的薄膜晶体管。
背景技术
氧化物半导体通常比非晶硅半导体表现更大的电子迁移率。为此，低温工艺通常对氧化物半导体来说比对多晶硅半导体来说更容易执行。此外，氧化物半导体通常对可见光透明，因此多种电子设备（如薄膜晶体管）使用氧化物半导体。
在各种氧化物半导体（例如铟氧化物（In2O3）半导体、氧化锌铟（Zn-In-O）半导体、氧化铟镓（In-Ga-O）半导体、氧化铟锌（In-Zn-O）半导体、氧化铟镓锌（In-Ga-Zn-O）半导体等）中的铟（In）离子，通常表现在认为影响（例如提高）这样的氧化物半导体的电子迁移率的最外面或5s的轨道的电子分布。然而，需注意的是，由于氧化物半导体通常使用稀土金属（例如，铟（In）），所以包含铟的氧化物半导体的成本相对高于其它形式的半导体。
氧化锌锡（Zn-Sn-O）半导体使用地球上相对丰富的锡（Sn），因此通常比包含稀土金属的氧化物半导体成本更低。因此，Zn-Sn-O半导体可以比包含铟的氧化物半导体表现更好的可靠性。然而，需注意的是，Zn-Sn-O半导体可以表现比包含铟的氧化物半导体更低的电子迁移率。因此，存在对具有较高的电子迁移率的Zn-Sn-O半导体的需要。
在本背景技术部分中公开的上述信息仅用于加深对本发明构思的背景的理解，因此它可包含这个国家中对本领域普通技术人员来说没有形成为已知的现有技术的信息。
发明内容
本发明的示例性实施方式提供了具有相对高的电子迁移率的Zn-Sn-O半导体薄膜。
本发明的示例性实施方式提供了包含具有相对高的电子迁移率的Zn-Sn-O半导体的薄膜晶体管。
本发明的其它方面将在下面的详细说明中阐述，并且在某种程度上将由本公开而变得明显，或者可以通过实施发明构思来领会。
根据示例性实施方式，氧化物半导体包括锌（Zn）和锡（Sn），以及Ag和Au中至少一种元素（M）。
根据示例性实施方式，薄膜包括锌（Zn）和锡（Sn），以及Ag和Au中至少一种元素（M）。
根据示例性实施方式，薄膜晶体管包括在基板上布置的栅电极、在所述基板上布置的栅绝缘层、在所述基板上布置的半导体层、在所述基板上布置的源电极和在所述基板上布置的漏电极，所述栅绝缘层被配置为使所述半导体层和所述栅电极彼此绝缘。所述半导体层包括锌（Zn）和锡（Sn），以及Ag和Au中至少一种元素（M）。
根据示例性实施方式，Zn-Sn-O中的Ag和/或Au的使用可以提高生成的组合物的电子迁移率。为此，在薄膜晶体管的Zn-Sn-O半导体层中Ag和/或Au的使用可以提高该薄膜晶体管的电子迁移率。
上面的概括描述和下面的详细描述是示例性和说明性的，并且旨在提供所要求保护的主题的进一步说明。
附图说明
本发明包含附图来提供本发明构思的进一步理解，并且附图包含在说明书中且构成本说明书的一部分，附图描述本发明构思的示例性实施方式，并且与说明书一起用来解释本发明的构思。
图1是根据第一示例性实施方式的氧化物半导体薄膜晶体管的示意截面图。
图2是根据第二示例性实施方式的氧化物半导体薄膜晶体管的示意截面图。
图3是根据第三示例性实施方式的氧化物半导体薄膜晶体管的示意截面图。
图4是根据第四示例性实施方式的氧化物半导体薄膜晶体管的示意截面图。
图5示意性描述根据示例性实施方式的所模拟的Zn-Sn-Ag-O组合物的分子结构。
图6示意性描述根据示例性实施方式的所模拟的Zn-Sn-Au-O组合物的分子结构。
图7为根据示例性实施方式的比较Zn-Sn-Ag-O半导体中的有效电子质量与晶胞中的Ag原子的数目的图。
图8是根据示例性实施方式的比较Zn-Sn-Au-O半导体中的有效电子质量与晶胞中的Au原子的数目的图。
图9是根据示例性实施方式的比较In-Ga-Zn-Ag-O半导体中的有效电子质量与晶胞中的Ag原子的数目的图。
图10是根据示例性实施方式的比较In-Ga-Zn-Au-O半导体中的有效电子质量与晶胞中的Au原子的数目的图。
图11是根据示例性实施方式的比较Zn-Sn-Ag-O半导体中的氧空位的平均形成能与晶胞中的Ag原子的数目的图。
图12是根据示例性实施方式的比较Zn-Sn-Au-O半导体中的氧空位的平均形成能与晶胞中的Au原子的数目的图。
具体实施方式
在下面的描述中，为了说明的目的，阐述许多具体细节，以便提供各个示例性实施方式的全面理解。然而，显然地，各个示例性实施方式可以在没有这些具体细节的情况下或在一个或多个等价布置的条件下实践。在其它情况中，以框图的形式显示已知的结构和设备，以便避免不必要地混淆各个示例性实施方式。
在附图中，为了清楚和描述目的，可以放大层、膜、面板、区域等的尺寸和相对尺寸。此外，相同附图标记表示相同元件。
当称元件或层“位于另一元件或层上”、“与另一元件或层连接”或“与另一元件或层联接”时，该元件或层可以直接位于另一元件或层上、与另一元件或层直接连接或与另一元件或层直接联接，或者可以存在中间的元件或层。然而，当称为元件或层“直接位于另一元件或层上”、“与另一元件或层直接连接”或“与另一元件或层直接联接”时，不存在中间的元件或层。为了本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中两个或更多个的任意组合，例如XYZ、XYY、YZ和ZZ。相同的附图标记全部表示相同的元件。如本文中使用，术语“和/或”包括所关联列出的项目中的一个或多个项目的任意组合和所有组合。
虽然在本文中可以使用术语第一、第二等来描述不同元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应被这些术语限制。这些术语用于将一个元件、部件、区域、层和/或部分与另一元件、部件、区域、层和/或部分区别开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件、部件、区域、层和/或部分可以被称为第二元件、部件、区域、层和/或部分。
为了描述的目的，本文中可以使用空间相关术语，如“在……下面”、“在……下方”、“下面的”、“在……上方”、“上面的”等，由此来描述附图中图示的一个元件或特征与另外元件或特征的关系。空间相关术语旨在涵盖装置在使用时、在操作时和/或在制造时除附图中描绘的方向以外的不同方向。例如，如果附图中的装置被翻转，则被描述为位于其它元件或特征“下面”或“下方”的元件将位于其它元件或特征“上方”。因此，示例性术语“下方”能够涵盖“上方”和“下方”两个取向。而且，装置可以朝向别的取向（例如，旋转90度或其它方向），因此相应地解释本文中使用的空间相关描述。
文中使用的术语仅为说明特定示例性实施方式的目的，而不旨在是限制性的。如文中使用，单数形式“一个（a）”、“一个（an）”和“所述”也旨在包含复数形式，除非上下文另外清楚地表明。此外，当术语“包括”、“包含”、“含有”和/或“具有”用在说明书中时，规定所述的特征、整数、步骤、操作、元件、部件和/或它们的组的存在，但不排除存在或增加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组。
文中参照截面图说明了各种示例性实施方式，所述截面图为理想化的示例性实施方式和/或中间结构的示意图。因此，可预期的是，由于例如制造方法和/或偏差造成所说明的形状的变化。因此，本文中公开的示例性实施方式不应解释为局限于所具体图示的区域形状，而是应包括由例如制造导致的形状偏差。例如，被图示为矩形的注入区域通常将具有圆形特征或弯曲特征和/或在其边缘处的注入浓度梯度，而不是从注入区域至未注入区域的二元变化。类似地，由注入形成的掩埋区可以导致该掩埋区和注入发生的表面之间的区域中的一些注入。因此，附图中图示的区域本质上是示意性的，它们的形状不旨在图示设备的区域的实际形状并且不旨在是限制性的。
除非另外限定，否则本文中使用的所有术语（包括技术术语和科学术语）具有与本公开属于其一部分的领域中的普通技术人员之一所通常理解的意义相同的意义。术语，如在常用词典中所定义的那些术语，应当被解释为具有与它们在现有技术的语境中它们的意思一致的意思，而不应理想化的或过于正式地解释，除非本文中明确如此限定。
根据示例性实施方式，氧化物半导体可以包括锌（Zn）和锡（Sn），以及银（Ag）和金（Au）中的至少一种。也就是说，氧化物半导体可以包括Zn-Sn-Ag-O、Zn-Sn-Au-O或者Zn-Sn-Ag-Au-O组合物。这样，氧化物半导体可以对可见光透明。为了描述的目的，元素M可以用来指Ag、Au或Ag和Au。然而，需注意的是，氧化物半导体可以包括一种或多种其它构成成分。
在示例性实施方式中，氧化物半导体的元素M对所有金属元素（例如，Zn+Sn+M）的原子比（例如，M/(Zn+Sn+M)）可以在约1个原子百分比（以%）至约16个原子百分比的范围内，例如约1%至约4%的范围内，例如约2%至约5%。氧化物半导体中Zn对Sn的原子比，例如Zn:Sn，可在约1:1至约2:1的范围内。此外，氧对Sn的原子比，例如O:Sn，可以在约4:1至约3.75:1的范围内。
根据示例性实施方式，Zn-Sn-Ag-O氧化物半导体或Zn-Sn-Au-O氧化物半导体的电子迁移率可以在大约9cm2/V·s至大约10cm2/V·s的范围内，如大约9.3cm2/V·s至大约9.7cm2/V·s，例如大约9.4cm2/V·s至大约9.6cm2/V·s。当以上面描述的原子比的量提供氧化物半导体的Ag或Au时，可提高氧化物半导体的电子迁移率。由于Ag和Au（单独或在被氧化的状态下）在它们5s和/或6s轨道中具有与铟（In）类似的电子分布，所以Ag或Au的使用可以提供与使用In时类似的操作特性。然而，可预期的是，可以使用在它的5s和/或6s轨道中具有与In类似的电子分布的任何其它适合元素（单独或在被氧化的状态下）。为此，氧化物半导体可以被配置为n型半导体。
氧化物半导体的电子迁移率可以与所述氧化物半导体的有效电子质量成反比，并且可如下面提供的公式1定义。
（公式1）
需注意的是，μ是电子迁移率，m*是有效电子质量，并且<τ>是与电子的平均散射时间相关的比例常数。在示例性实施方式中，氧化物半导体的有效电子质量可以在约0.220m0至约0.224m0的范围内，其中m0=9.11×10-31kg。例如，氧化物半导体的有效电子质量可以在约0.221m0至约0.243m0的范围内，例如0.222m0。
还需注意的是，氧化物半导体可以呈现氧空位，氧空位是指原本会存在氧元素的键中氧缺失引起的结构缺陷。由于氧化物半导体中的这种氧空位，金属的应当参与与氧结合的价电子可以仍保持为剩余电子，例如电子供体。于是，可以提高氧化物半导体中的电子密度，以提高电子的传导率。为此，当氧化物半导体中的氧空位形成能降低时，可以形成大量的氧空位，并且可以提高电子的传导率。需注意的是，可如下面提供的公式2确定氧空位形成能。
ΔE(α)=E(α)-E(理想)+μO （公式2）
需注意的是，ΔE(α)是氧空位形成能，E(α)是包括氧空位的晶胞（unit cell）的总能量，E（理想）是不包括氧空位的晶胞的总能量，并且μO是氧在气相下的化学势能。晶胞指最小晶格单元，例如，其代表构成总晶格结构的最简单、最小的形状。在示例性实施方式中，氧化物半导体的氧空位形成能可以在约8.5eV至约12.0eV的范围内，例如约9.0eV至约11.5eV，例如约9.5eV至约11.0eV。
根据示例性实施方式，氧化物半导体可以被形成为薄膜，并且可这样用在例如薄膜晶体管、发光设备、太阳能电池、光记录设备等之类的任何适合的电子设备中。例如，可以使用真空工艺等来形成氧化物半导体材料的薄膜，例如溅射、脉冲激光沉积（PLD）、原子层沉积（ALD）、金属有机化学气相沉积（MOCVD）。进一步地或可替代地，可以使用溶液工艺来形成所述薄膜，例如溶胶-凝胶法、金属有机分解（MOD）法、纳米粒子分散液法、化学浴沉积（CBD）法。然而，需注意的是，可以使用任何其它适合的制造技术。
在示例性实施方式中，可以使用上述的氧化物半导体组合物形成薄膜晶体管，所述薄膜晶体管包括栅电极、布置在栅电极上的栅绝缘层、通过栅绝缘层与栅电极绝缘的半导体层以及在半导体层上布置的源电极和漏电极。也就是说，半导体层可以包括含有Zn、Sn，以及Ag和Au的至少一种的氧化物半导体。
图1是根据第一示例性实施方式的氧化物半导体薄膜晶体管的示意性截面图。参考图1，氧化物半导体薄膜晶体管10包括基板11、栅电极13、栅绝缘层15、半导体层17以及源电极和漏电极19。
根据示例性实施方式，可以使用任何适合的材料形成基板11，例如包含硅氧化物的透明玻璃作为主成分。然而，可预期的是，基板11可以包括任何其它适合的材料，例如塑料、硅、金属等和/或它们的组合。可以使用柔性塑料膜或薄膜玻璃形成基板11，柔性塑料膜或薄膜玻璃可以使薄膜晶体管10能够弯曲、折叠、卷绕或以别的方式操作。
为防止杂质离子从基板11扩散或者湿气、外部空气和/或其它污染物渗透至氧化物半导体薄膜晶体管10的一个或多个其它部件，可以提供辅助层（未图示），如屏障层、阻挡层和/或缓冲层。需注意的是，辅助层还可以使基板11的表面平整。为此，需注意的是，辅助层可以由任何适合的材料形成，例如氧化硅、氮化硅等。
如图1中可见，栅电极13可以形成在基板11上。可以使用任何适合的导电材料，例如导电金属材料形成栅电极13。例如，栅电极13可以包括Ag、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、Au、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)等或者由它们的两种或更多种的合金。还可预期的是，栅电极13可以包括导电的氧化物，例如氧化锡、氧化锌、氧化铟、氧化铟锡（ITO）、氧化铟锌（IZO）、氧化镓锌（GZO）、氧化铟镓（IGO）、氧化铝锌（AZO）等。为此，可以使用一种或多种导电的聚合物（ICP），例如聚苯胺、聚(3,4-乙烯二氧噻吩)聚(苯乙烯磺酸)（PEDOT:PSS）等。然而，可预期的是，可以使用任何其它适合的材料或材料的组合物。
栅绝缘层15形成在栅电极13上。可以使用任何适合的电介质材料或用于呈现相对高介电性的任何材料形成栅绝缘层15，例如的硅氧化物（SixOy）、硅氮化物（SixNy）、氮氧化硅（SiON）、铪氧化物（HfxOy）、铝氧化物（AlxOy）、钇氧化物（YxOy）、钽氧化物（TaxOy）等或者它们的组合。
根据示例性实施方式，半导体层17可以形成在栅绝缘层15上。可以使用包括前面描述的Zn、Sn以及Ag和Au的至少一种的氧化物半导体形成半导体层17。也就是说，可以使用Zn-Sn-Ag-O、Zn-Sn-Au-O或者Zn-Sn-Ag-Au-O半导体形成半导体层17。这样，氧化物半导体的元素M相对于所有元素（例如，Zn+Sn+M）的原子比，例如M/(Zn+Sn+M)，可以在约1%至约16%的范围内，例如在约1%至大约4%的范围内，如大约2%至约5%。在示例性实施方式中，Zn对Sn的原子比（例如，Zn:Sn）可以在约1:1至约2:1的范围内。此外，氧对Sn的原子比（例如，O:Sn）可以在约4:1至约3.75:1的范围内。Zn-Sn-Ag-O半导体、Zn-Sn-Au-O半导体或者Zn-Sn-Ag-Au-O半导体的电子迁移率可以在约9cm2/V·s至约10cm2/V·s的范围内，例如约9.3cm2/V·s至约9.7cm2/V·s，例如约9.4cm2/V·s大约9.6cm2/V·s。进一步，氧化物半导体的有效电子质量可以在约0.220m0至约0.224m0的范围内，例如，约0.221m0大约0.243m0，如0.222m0。
源电极和漏电极19形成在半导体层17上。可以使用任何适合的导电材料，如任何适合的导电金属材料形成源电极和漏电极19。例如，源电极和漏电极19可以由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、Cu等或由它们的两种或更多种的合金构成。还可预期的是，源电极和漏电极19可以包括导电的氧化物，如氧化锡、氧化锌、氧化铟、ITO、IZO、GZO、IGO、AZO等。为此，可以使用一种或多种导电的聚合物（ICP），例如聚苯胺、聚(3,4-乙烯二氧噻吩)聚(苯乙烯磺酸)（PEDOT:PSS）等。然而，可预期的是，可以使用任何其它适合的材料或材料的组合物。为此，源电极和漏电极19可以由与栅电极13相同的材料或不同的材料构成。
图2是根据第二示例性实施方式的氧化物半导体薄膜晶体管的示意截面图。参考图2，氧化物半导体薄膜晶体管20具有与图1的氧化物半导体薄膜晶体管10基本相同的构造，除了源电极和漏电极19以及半导体层27的布置以外。为了避免使本文描述的示例性实施方式混淆，下面提供主要区别。
如图2中可见，源电极和漏电极19布置在栅绝缘层15上。为此，在栅绝缘层15上还可以布置半导体层27，源电极和漏电极19各自的至少部分布置在半导体层27和栅绝缘层15之间。
图3是根据第三示例性实施方式的氧化物半导体薄膜晶体管的示意截面图。图3的氧化物半导体薄膜晶体管30大致类似于图1的氧化物半导体薄膜晶体管10，除了下面将更详细地描述的各个部件的布置以外。于是，为了避免使本文描述的示例性实施方式混淆，下面提供主要区别。
参考图3，薄膜晶体管30包括基板11、在基板11上布置的源电极和漏电极39、在源电极和漏电极39上布置的半导体层37、在半导体层37上布置的栅绝缘层35以及在栅绝缘层35上布置的栅电极33。基板11的材料、栅电极33的材料、栅绝缘层35的材料、半导体层37的材料以及源电极和漏电极39的材料分别与根据图1描述的基板11、栅电极13、栅绝缘层15、半导体层17以及源电极和漏电极19相同。
图4是根据第四示例性实施方式的氧化物半导体薄膜晶体管的示意剖面图。参考图4，氧化物半导体薄膜晶体管40具有与图3的氧化物半导体薄膜晶体管30基本相同的构造，除了源电极和漏电极49的布置以外。为了避免使本文描述的示例性实施方式混淆，下面提供主要区别。
如图4中可见，源电极和漏电极49布置在半导体层47上。为此，栅绝缘层35还可以布置在半导体层47上，源电极和漏电极49各自的至少部分布置在栅绝缘层35和半导体层47之间。
根据示例性实施方式，图1的氧化物半导体薄膜晶体管10和图2的氧化物半导体薄膜晶体管20是“底栅”结构的氧化物半导体薄膜晶体管，其中栅电极13布置在半导体层17或27下面。按照这种方式，图3的氧化物半导体薄膜晶体管30和图4的氧化物半导体薄膜晶体管40是“顶栅”结构的氧化物半导体薄膜晶体管，其中栅电极33布置在半导体层37或47上面。然而，可预期的是，示例性实施方式可以与任何其它适合的氧化物半导体薄膜晶体管关联实现。为此，需注意的是，示例性实施方式可以与例如显示设备中的开关晶体管和/或驱动晶体管，例如发光二极管（LED）显示设备、有机发光二极管（OLED）显示设备、等离子体显示面板（PDP）显示设备、场发光显示（FED）设备、电泳显示（EPD）显示设备、电湿润显示屏（EWD）等，关联使用。还可预期的是，示例性实施方式可以与任何其它适合的电子设备关联使用。
对Zn-Sn-Ag-O半导体以及Zn-Sn-Au-O半导体的模拟
使用维也纳从头计算模拟包（VASP）在原子尺度上进行示例性Zn-Sn-Ag-O半导体和Zn-Sn-Au-O半导体的模拟。在VASP模拟中，通过电子结构计算来模拟具有多个原子的分子的特性。
在这些模拟中，限定晶胞，并且重复该晶胞。晶胞指用于原子尺度模拟的最小晶格单元。Zn-Sn-Ag-O氧化物半导体和Zn-Sn-Au-O氧化物半导体被模拟为非晶结构。在Zn-Sn-Ag-O氧化物半导体和Zn-Sn-Au-O氧化物半导体中，Sn原子的数量是16，O原子的数量是63，在晶胞中，Zn原子的数量以及Ag原子的数量之和或者Zn原子的数量以及Au原子的数量之和是32。因此，Zn:Sn的比是约2:1。图5示意性图示了根据示例性实施方式的模拟的Zn-Sn-Ag-O组合物的分子结构。图6示意性图示了根据示例性实施方式的模拟的Zn-Sn-Au-O组合物的分子结构。图5和图6中的Zn-Sn-Ag-O半导体以及Zn-Sn-Au-O半导体分别对应于具有包括2个Ag原子的晶胞的氧化物半导体和具有包括2个Au原子的晶胞的氧化物半导体。
图7是根据示例性实施方式的比较Zn-Sn-Ag-O半导体中的有效电子质量与晶胞中的Ag原子的数目的图。参考图7，当晶胞中的Ag原子的数目增加时，Zn-Sn-Ag-O半导体的有效电子质量减小。在图7中的图表中，有效电子质量的单位是电子的静止质量m0，并且电子的静止质量m0为约9.11×10-31kg。如上述，由于有效电子质量与电子迁移率成反比，所以Zn-Sn-Ag-O半导体的电子迁移率可以随着Ag原子的数目或Ag的数量增加而升高。
图8是根据示例性实施方式的比较Zn-Sn-Au-O半导体的有效电子质量与晶胞中的Au原子的数目的图。参考图8，当晶胞中的Au原子的数目增加时，Zn-Sn-Au-O半导体的有效电子质量可以降低至Au原子的第一数目，但是然后升高。于是，当Au原子的数目或Au的数量增加时，Zn-Sn-Au-O半导体的电子迁移率可以升高至Au原子的特定数量，然后降低。
图9是根据示例性实施方式的比较In-Ga-Zn-Ag-O半导体的有效电子质量与晶胞中的Ag原子的数目的图。参考图9，当晶胞中的Ag原子的数目增加时，In-Ga-Zn-Ag-O半导体的有效电子质量可以减小至Au原子的第一数目，然后升高。因此，当Ag原子的数目或Ag的添加量增加时，In-Ga-Zn-Ag-O半导体的电子迁移率可以升高至Ag原子的第一数目，然后降低。
图10是根据示例性实施方式的比较In-Ga-Zn-Au-O半导体的有效电子质量与晶胞中的Au原子的数目进行比较的图。参考图10，当晶胞中的Au原子的数目增加时，In-Ga-Zn-Au-O半导体中的有效电子质量可增加。因此，当Au的原子的数目或Au的数量增加时，In-Ga-Zn-Au-O氧化物半导体的电子迁移率可以减小。
当比较图7和图9提供的图表时，Zn-Sn-Ag-O半导体的电子迁移率可以高于In-Ga-Zn-Au-O半导体的电子迁移率。此外，当比较图8和图10提供的图表时，Zn-Sn-Au-O氧化物半导体的电子迁移率可以高于In-Ga-Zn-Au-O半导体的电子迁移率。
图11是根据示例性实施方式的比较Zn-Sn-Ag-O半导体中的氧空位的平均形成能与晶胞中的Ag原子的数目的图。图12是根据示例性实施方式的比较Zn-Sn-Ag-O氧化物半导体中的氧空位的平均形成能与晶胞中的Au原子的数目的图。
参照图11和图12，当晶胞中的Ag原子的数目或Au原子的数目增加时，Zn-Sn-Ag-O半导体或Zn-Sn-Au-O半导体的平均氧空位形成能可减小。需注意的是，与包含Au的氧化物半导体相比，包含Ag的氧化物半导体中的氧空位的平均形成能可以进一步下降。如上述，当氧化物半导体中的氧空位的形成能降低时，可以形成大量的氧空位。大量的氧空位使电子能够更自由地移动。因此，Zn-Sn-Ag-O氧化物半导体和Zn-Sn-Au-O氧化物半导体的导电率可增加，与图11和图12中显示的图表成反比。
尽管本文已经描述特定示例性实施方式和实施，但是其它实施方式和修改将从该描述中显而易见。因此，本发明不局限于这样的实施方式，而是受限于所提供的权利要求的更广范围以及各种明显的改变和等价布置。

Claims (10)

1.一种薄膜晶体管，包括：
在基板上布置的栅电极；
在所述基板上布置的栅绝缘层；
在所述基板上布置的半导体层，所述栅绝缘层被配置为使所述半导体层和所述栅电极彼此绝缘；
在所述基板上布置的源电极；以及
在所述基板上布置的漏电极，
其中所述半导体层包括：
锌Zn，
锡Sn，以及
Ag和Au中的至少一种元素M，
其中所述半导体层中的有效电子质量在0.220m0至0.244m0的范围内，其中m0＝9.11×10-31kg。
2.根据权利要求1所述的薄膜晶体管，其中所述半导体层布置在所述栅电极上。
3.根据权利要求1所述的薄膜晶体管，其中所述栅电极布置在所述半导体层上。
4.根据权利要求1所述的薄膜晶体管，其中所述源电极和所述漏电极布置在所述半导体层上。
5.根据权利要求1所述的薄膜晶体管，其中所述半导体层布置在所述源电极和所述漏电极各自的至少部分上。
6.根据权利要求1所述的薄膜晶体管，其中M/(Zn+Sn+M)的原子比在1原子％至16原子％的范围内。
7.根据权利要求1所述的薄膜晶体管，其中Zn对Sn的原子比Zn:Sn在1:1至2:1的范围内。
8.根据权利要求1所述的薄膜晶体管，其中所述半导体层是n型半导体层。
9.根据权利要求1所述的薄膜晶体管，其中所述元素M是Ag。
10.根据权利要求1所述的薄膜晶体管，其中所述元素M是Au。
CN201410142538.6A 2013-06-21 2014-04-10 薄膜晶体管 Expired - Fee Related CN104241391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0071949 2013-06-21
KR1020130071949A KR102111021B1 (ko) 2013-06-21 2013-06-21 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터

Publications (2)

Publication Number Publication Date
CN104241391A CN104241391A (zh) 2014-12-24
CN104241391B true CN104241391B (zh) 2019-03-05

Family

ID=52110162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410142538.6A Expired - Fee Related CN104241391B (zh) 2013-06-21 2014-04-10 薄膜晶体管

Country Status (4)

Country Link
US (1) US9012909B2 (zh)
KR (1) KR102111021B1 (zh)
CN (1) CN104241391B (zh)
TW (1) TWI624951B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
CN106711230A (zh) * 2017-01-06 2017-05-24 西安科技大学 一种薄膜晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719320A (zh) * 2004-07-06 2006-01-11 株式会社神户制钢所 显示器及生产显示器的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2013534726A (ja) * 2010-06-24 2013-09-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子装置における電極を改質する方法
JP5540972B2 (ja) 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
KR101447638B1 (ko) 2010-08-26 2014-10-07 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
KR101217585B1 (ko) 2010-12-09 2013-01-21 경희대학교 산학협력단 염소가 도핑된 아연 주석 산화물 박막 트랜지스터 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719320A (zh) * 2004-07-06 2006-01-11 株式会社神户制钢所 显示器及生产显示器的方法

Also Published As

Publication number Publication date
US20140374741A1 (en) 2014-12-25
TWI624951B (zh) 2018-05-21
US9012909B2 (en) 2015-04-21
CN104241391A (zh) 2014-12-24
KR102111021B1 (ko) 2020-05-15
KR20140148245A (ko) 2014-12-31
TW201501327A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
Kwon et al. Recent progress in high performance and reliable n-type transition metal oxide-based thin film transistors
US20200279875A1 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
Hong et al. Reduction of negative bias and light instability of a-IGZO TFTs by dual-gate driving
Liao et al. Effect of mechanical-strain-induced defect generation on the performance of flexible amorphous In–Ga–Zn–O thin-film transistors
CN104465783A (zh) 薄膜晶体管及其制造方法
CN104347813B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN104094409B (zh) 半导体装置及其制造方法
CN106169480A (zh) 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板
CN106024906A (zh) 一种薄膜晶体管、显示基板以及液晶显示装置
CN113809182B (zh) 金属氧化物薄膜晶体管及其制备方法、阵列基板
CN104241391B (zh) 薄膜晶体管
CN102013433B (zh) 有机发光二极管显示器
Lee et al. Enhancement of the electrical performance and bias stability of RF-sputtered indium tin zinc oxide thin-film transistors with vertical stoichiometric oxygen control
CN102891163B (zh) 有机电激发光显示装置
Bermundo et al. Instantaneous semiconductor-to-conductor transformation of a transparent oxide semiconductor a-InGaZnO at 45 C
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
Kang et al. Performance improvement of self-aligned coplanar amorphous indium–gallium–zinc oxide thin-film transistors by boron implantation
CN106057825A (zh) Oled显示装置的阵列基板及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN106876451A (zh) 薄膜晶体管及其制备方法、阵列基板
Hung et al. Improving source/drain contact resistance of amorphous indium–gallium–zinc-oxide thin-film transistors using an n+-ZnO buffer layer
CN103715268B (zh) 氧化物薄膜晶体管及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190305

CF01 Termination of patent right due to non-payment of annual fee