CN104240754B - 阻变存储器件和装置及其制造方法、操作方法以及系统 - Google Patents

阻变存储器件和装置及其制造方法、操作方法以及系统 Download PDF

Info

Publication number
CN104240754B
CN104240754B CN201310575332.8A CN201310575332A CN104240754B CN 104240754 B CN104240754 B CN 104240754B CN 201310575332 A CN201310575332 A CN 201310575332A CN 104240754 B CN104240754 B CN 104240754B
Authority
CN
China
Prior art keywords
memory
access device
storage element
wordline
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310575332.8A
Other languages
English (en)
Other versions
CN104240754A (zh
Inventor
吴东嬿
任韵夏
金美那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104240754A publication Critical patent/CN104240754A/zh
Application granted granted Critical
Publication of CN104240754B publication Critical patent/CN104240754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

提供了阻变存储器件和装置及其制造方法、操作方法以及包括阻变存储器件和装置的系统。阻变存储器件可以包括数据储存单元和与数据储存单元连接的第一互连。第一访问器件可以与数据储存单元串联连接，第二访问器件可以与第一访问器件串联连接。第二互联可以与第二访问器件连接。第三互连可以与第一访问器件连接以驱动第一访问器件，第四互连可以与第二访问器件连接以驱动第二访问器件。

Description

阻变存储器件和装置及其制造方法、操作方法以及系统
相关申请的交叉引用
本申请要求2013年6月5日向韩国知识产权局提交的申请号为10-2013-0064580的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思的各种实施方式涉及半导体集成电路，更具体而言，涉及阻变存储器件和装置及其制造方法、操作方法以及具有所述阻变存储器件和装置的系统。
背景技术
电子设备需要具有超高集成、超高速度以及超低功率的半导体器件，因而已经广泛地进行各种尝试来制造可以替代动态随机存取存储器（DRAM）或快闪存储器的存储器件。
阻变存储器件作为下一代存储器件已经引起注意，阻变存储器件是通过经由访问器件来选择单元并改变与选中的单元电连接的数据储存单元的电阻状态来储存数据的器件。即，阻变存储器件使用阻变材料，阻变材料的电阻根据施加的电压而急剧改变，以在至少两种不同的电阻状态之间转换。典型的作为阻变存储器件的是相变随机存取存储器（PCRAM）、电阻式随机存取存储器（ReRAM）或者磁阻随机存取存储器（MRAM）。
阻变存储器件使用二极管或者晶体管作为访问器件。近年来，正试图利用三维（3D）结构晶体管来促进高集成，或者通过引入水平沟道晶体管来促进低功率和高集成。
如上所述，阻变存储器件可以以不同的方式用作下一代器件，需要更有效地制造和驱动阻变存储器件的方法。
发明内容
一种示例性阻变存储器件可以包括：数据储存单元；第一互连，与数据储存单元连接；第一访问器件，与数据储存单元串联连接；第二访问器件，与第一访问器件串联连接；第二互连，与第二访问器件连接；第三互连，与第一访问器件连接以驱动第一访问器件；以及第四互连，与第二访问器件连接以驱动第二访问器件。
一种示例性存储装置可以包括：阻变存储器单元阵列，包括多个存储器单元，每个存储器单元包括：数据储存单元，与位线连接；以及第一访问器件和第二访问器件，与数据储存单元串联连接，并且位于数据储存单元和源极线之间，其中，第一访问器件被配置成通过施加至第一字线的信号来驱动，第二访问器件被配置成通过施加至第二字线的信号来驱动；控制器，被配置成控制对阻变存储器单元阵列的选中的存储器单元的写入操作和读取操作；以及读取/写入控制电路，被配置成响应于控制器而选择阻变存储器单元阵列中的至少一个存储器单元，以及执行写入操作或读取操作。
一种操作阻变存储装置的示例性方法，所述阻变存储装置可以包括：阻变存储器单元阵列，所述阻变存储器单元阵列包括作为单位存储器单元的数据储存单元以及第一访问器件和第二访问器件，数据储存单元的一个端部与位线耦接，第一访问器件和第二访问器件串联连接在数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动；以及控制器，被配置成控制对阻变存储器单元阵列之中的选中的存储器单元的写入操作和读取操作，所述方法包括以下步骤：将具有第一电平的电压供应至位线、源极线、第一字线以及第二字线；将电平比第一电平高的第一电源电压供应至第一字线；将电平比第一电平低的电压供应至第二字线；将电平比第一电源电压高的第二电源电压供应至选中的位线；将具有第一电平的电压供应至选中的源极线；以及通过将具有第一电平的电压供应至未选中的位线、以及将具有比第一电源电压低且比第一电平高的第二电平的电压供应至未选中的源极线来访问选中的存储器单元。
一种制造阻变存储器件的示例性方法。所述方法可以包括以下步骤：在形成有源极线的半导体衬底上顺序地形成第一导电材料、第一层间绝缘层、第二导电材料以及第二层间绝缘层；将第一导电材料和第二导电材料以及第一层间绝缘层和第二层间绝缘层图案化，以形成暴露出源极线的上表面的多个第一孔；在限定每个第一孔的内壁上形成栅绝缘层；在形成有栅绝缘层的每个第一孔中形成沟道区；通过将杂质注入至沟道区的上部中来形成结区；在包括结区的半导体衬底上形成第三层间绝缘层；将第三层间绝缘层图案化以形成暴露出结区的上部的第二孔；在第二孔的内部形成数据储存单元；形成位线以与数据储存单元电连接。
一种示例性数据处理系统可以包括：控制器，被配置成执行从外部源接收的命令的译码；接口，被配置成对要在外部源和控制器之间交换的命令或数据进行通信；主储存装置，被配置成储存应用、控制信号或数据；以及辅助储存装置，被配置成储存程序代码或数据，其中，主储存装置或辅助储存装置的任何一个包括阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列，所述阻变存储器单元阵列具有作为单位存储器单元的数据储存单元以及第一访问器件和第二访问器件，数据储存单元的一个端部与位线连接，第一访问器件和第二访问器件串联连接在数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动。
一种示例性数据处理系统可以包括：阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列和控制器，所述控制器被配置成控制阻变存储器单元阵列的操作；以及存储器控制器，被配置成响应于主机的请求来访问阻变存储装置，其中，存储器单元阵列包括形成存储器单元单位的数据储存单元以及第一访问器件和第二访问器件，数据储存单元与位线连接，第一访问器件和第二访问器件串联连接在数据储存单元和源极线之间，其中，第一访问器件被配置成通过施加至第一字线的信号来驱动，第二访问器件被配置成通过施加至第二字线的信号来驱动。
一种示例性电子系统可以包括：处理器，被配置成执行从外部源接收的命令的译码；操作存储器，被配置成储存处理器的操作所需的应用、数据、或者控制信号；阻变存储装置，包括存储器单元阵列，被配置成通过处理器来访问，以及控制器，被配置成控制存储器单元阵列的操作；以及用户接口，被配置成在处理器和用户之间输入/输出数据，其中，存储器单元阵列可以包括形成存储器单元单位的数据储存单元以及第一访问器件和第二访问器件，数据储存单元与位线连接，第一访问器件和第二访问器件串联连接在数据储存单元和源极线之间，其中，第一访问器件被配置成通过施加至第一字线的信号来驱动，第二访问器件被配置成通过施加至第二字线的信号来驱动。
在以下标题为“具体实施方式”的部分描述这些和其他的特点、方面以及实施方式。
附图说明
从如下结合附图的详细描述中将更加清楚地理解本公开主题的以上和其他的方面、特征和其他的优点，其中：
图1是说明示例性的阻变存储器件的结构图；
图2是说明示例性的阻变存储器件的结构图；
图3是说明示例性的阻变存储器单元阵列的结构图；
图4是说明示例性的阻变存储器件的概念图；
图5（a）至图5（c）是解释示例性的阻变存储器件的操作原理的图；
图6是解释示例性的阻变存储器件的电流-电压特性的图；
图7说明示例性的阻变存储装置的配置；
图8A至图8G说明制造阻变存储器件的示例性方法；
图9是说明示例性的阻变存储器件的立体图；
图10A和图10B是说明示例性的阻变存储器件的截面图；
图11说明示例性的处理器的配置；
图12和图13说明示例性的数据处理系统的配置；以及
图14和图15说明示例性的电子系统的配置。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施方式。
本文参照截面图描述示例性实施方式，截面图是示例性实施方式（以及中间结构）的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施方式不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。在说明书中，附图标记与本发明的各个附图和实施例中相同编号的部分直接相对应。应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在…上”，而且还包括在具有中间特征或中间层的情况下“在…上”的意思，并且“在…之上”的意思不仅是直接在顶部上，还可以包括在有中间特征或中间层的情况下在某物的顶部上的意思。
图1是说明示例性的阻变存储器件的结构图。
参见图1，阻变存储器件10可以包括：数据储存单元12，数据储存单元12的一个端部与第一互连BL连接；以及多个访问器件14，所述多个访问器件14串联连接在数据储存单元的另一个端部与第二互连SL之间，并且被配置成通过施加至第三互连WL1和第四互连WL2的信号来驱动。
数据储存单元12可以利用可变电阻器元件来配置。例如，数据储存单元12可以包括基于硫族化物的化合物，诸如镓-硒-碲（GST）、过渡金属氧化物、铁电材料、铁磁材料、钙钛矿等，但是用于数据储存单元12的材料不局限于此。即，数据储存单元12可以利用具有阻变特性的材料来配置，以根据施加至其两个端部的电压或电流来转换成不同的电阻状态。
例如，访问器件14可以被配置成将一对晶体管串联连接。图1说明利用NMOS晶体管来实施访问器件14的一个实例。
访问器件14可以包括：第一访问器件14a，第一访问器件14a的一个端部与数据储存单元12的另一个端部连接，并且被配置成通过施加至第三互连WL1（即，第一字线WL1）的电压来驱动；以及第二访问器件14b，连接在第一访问器件的另一个端部与第二互连SL之间，并且被配置成通过施加至第四互连WL2（即，第二字线WL2）的电压来驱动。
图2是说明示例性的阻变存储器件的结构图。
从图2中可以看出，可以利用PMOS晶体管16a和16b来实施阻变存储器件10-1的访问器件16。
访问器件不局限于图1和图2中所示的实例。访问器件可以采用任何类型，即被实施为通过第一字线WL1和第二字线WL2来驱动。
图3是说明示例性的阻变存储器单元阵列的结构图。
参见图3，阻变存储器单元阵列20可以包括多个存储器单元，所述多个存储器单元连接在多个位线BLi、BLi+1以及BLi+2（在下文中，被称作为BL）与多个源极线SLj、SLj+1以及SLj+2（在下文中，被称作为SL）之间。每个存储器单元可以具有与图1或图2的阻变存储器件相同的结构。具体地，图3说明利用NMOS晶体管来实施一对访问器件14a和14b的一个实例。所述一对访问器件中的与数据储存单元12相邻的第一访问器件14a可以通过第一字线WL1来驱动，与源极线SL相邻的第二访问器件14b可以通过第二字线WL2来驱动。
在根据一个实例的阻变存储器单元阵列20所包括的所有存储器单元中，第一访问器件14a可以通过第一字线WL1来驱动，第二访问器件14b可以通过第二字线WL2来驱动（在下文中，WL1和WL2被称作为WL）。即，第一字线WL1可以共同连接到第一访问器件14a，第二字线WL2可以共同连接到第二访问器件14b。
因此，可以通过正确地控制施加至位线BL、字线WL以及源极线SL的电压条件来执行用于访问特定存储器单元的随机访问操作。
图4是示例性的阻变存储器件的概念图，图5是解释示例性的阻变存储器件的操作原理的图。
在本示例性实施方式中，将描述执行用于图3的存储器单元阵列20中的特定单元A的随机访问操作的一个实例。
如图4中所示，示例性的阻变存储器件可以被表示成包括：一对栅电极G1和G2，所述一对栅电极G1和G2被形成为在半导体衬底上以预定的间隔分隔开；第一结区P+，所述第一结区P+在所述一对栅电极G1和G2的一侧形成在半导体层中；以及第二结区N+，所述第二结区N+在所述一对栅电极G1和G2的另一侧形成在半导体层中。位线BLi可以与相邻于第一栅电极G1的第一结区P+连接，源极线SLj可以与相邻于第二栅电极G2的第二结区N+连接。第一字线WL1可以与第一栅电极G1连接，第二字线WL2可以与第二栅电极G2连接。
将参照图5来描述对存储器单元A的访问操作。
首先，当施加至位线BLi、源极线SLj以及第一字线WL1和第二字线WL2的电压电平是接地电压电平时，没有电流流动。从图5（a）中可以看出：在该电压条件下，在电子能带图Ec和空穴能带图Ev中电极和空穴处于热平衡状态。
在此状态下，将负（-）电压供应至第二字线WL2，将第一电源电压供应至第一字线WL1、将第二电源电压供应至选中的位线BLi，以及将施加至源极线SLj的电压保持接地电压电平。这里，第一电源电压具有比第二电源电压低的电平。因此，位线BLi中提供的空穴被堆积在第二字线WL2和半导体层之间的沟道区中。图5（b）说明处于该状态下的能带图。
第二字线WL2和半导体层之间的沟道区的电势通过堆积的空穴而增大，源极线SLj的区域中的电子移动至位线BLi的区域，因而电流在位线BLi和源极线SLj之间流动。图5（c）说明处于该状态下的能带图。
选中的存储器单元A通过上述电压条件来访问，而未选中的存储器单元通过将接地电压施加至位线以及将比接地电压高且比第一电源电压低的低电压施加至源极线而不被访问。即，将电压施加至选中的存储器单元A以使得位线BLi和第二字线WL2之间的电势差变成0V或更大，并且将电压施加至未选中的存储器单元以使得第二字线WL2和源极线SLj之间的电势差变成小于0V，以及第一字线WL1和位线BLi之间的电势差变成0V或更大。因此，选中的存储器单元A的访问器件14导通，而未选中的存储器单元的访问器件关断。
当对选中的存储器单元执行编程操作时，将第二电源电压施加至位线作为第一编程电压，以储存设定状态即逻辑0电平的数据，以及将具有接地电压电平的电压施加至位线作为第二编程电压，以储存复位状态即逻辑1电平的数据。当执行读取操作时，将具有处于第一编程电压和第二编程电压之间的中间电平的读取电压施加至选中的位线。
在一个实例中，可以设定成：第一电源电压为3V，第二电源电压为5V，读取电压为2V，负（-）电压为-1V，低电压为1V，但是电压不局限于此。
图6是说明根据一个实例的阻变存储器件的操作的电流-电压特性的图。
在根据一个示例性实施方式的阻变存储器单元阵列中，访问器件共用第一字线WL1和第二字线WL2。因此，为了访问特定的存储器单元，需要改变源极线和位线的电压条件。当对所有的单元都不进行访问时，所有的互连WL1、WL2、BLi至BLn以及SL1至SLm具有接地电压电平。当存在对特定单元的任意访问时，将高电平电压施加至与该单元连接的位线BL，以及将比接地电压电平高且比高电平电压低的电压施加至与未选中的单元连接的源极线SL。
随着施加至位线的电压增大，选中的存储器单元Sel中的访问器件导通，从而从源极线SL至位线BL流动大量的电流，而未选中的存储器单元Unsel中的访问器件保持关断状态，从而不流动电流。
已经描述了用于特定存储器单元的访问操作，但是实例不局限于此，以页为单位的访问也是可以的。阻变存储装置中的一个页可以涉及与一个源极线连接的存储器单元。
例如，在图3所示的阻变存储器单元阵列20中，将描述相对于与源极线SLj连接的单元以页为单位来执行访问的一个实例。
为此，将负（-）电压施加至第二字线WL2，将第一电源电压施加至第一字线WL1，将第二电源电压施加至位线BL1至BLn，以及将施加至选中的源极线SLj的电压保持接地电压电平。因而，第二字线WL2和半导体层之间的沟道区中的电势增大，选中的源极线SLj的区域中的电子移动至位线BL1至BLn的区域，从而在位线BL1至BLn与源极线SLj之间流动电流。
与选中的源极线SLj连接的存储器单元通过上述电压条件来访问，而未选中的源极线通过施加低电压（所述低电压比接地电压高且比第一电源电压低）而不被访问。
当执行用于选中的页的编程操作时，可以将第二电源电压施加至位线以将选中的页编程成设定状态，以及可以将接地电压施加至位线以将选中的页编程成复位状态。当执行用于选中的页的读取操作时，可以将读取电压（处于第一电源电压和第二电源电压之间的中间电平）施加至位线。
图7说明示例性的阻变存储装置的配置。
参见图7，示例性的阻变存储装置可以包括：存储器单元阵列310、行译码器（X-DEC）320、列译码器（Y-DEC）330、读取/写入控制电路（WD/SA）340、输入/输出电路块350以及控制器360。
存储器单元阵列310可以利用例如图3中所示的阻变存储器单元阵列来配置。因此，存储器单元阵列310中的多个存储器单元中的每个可以包括串联连接在数据储存单元和源极线之间的一对访问器件。位于数据储存单元一侧的第一访问器件共同连接到第一字线WL1，位于源极线一侧的第二访问器件共同连接到第二字线WL2。
行译码器320和列译码器330可以接收外部地址，以及在控制器360的控制下将要在存储器单元阵列310中访问的行地址和列地址（即，位线地址和源极线地址）译码。
读取/写入控制电路340可以从输入/输出电路块350接收数据，以及可以在控制器360的控制下将数据编程到存储器单元阵列310中，或者可以在控制器360的控制下将从存储器单元阵列310的选中的存储器单元中读出的数据提供给输入/输出电路块350。
为了访问特定的存储器单元或特定的页，控制器360可以将例如大约3V的第一电源电压提供至第一字线WL1，以及将负电压提供至第二字线WL2。控制器360可以将接地电压提供至与要选中的存储器单元连接的源极线，以及将比第一电源电压低且比接地电压电平高的电压（例如，大约1V的低电压）提供至未选中的源极线。控制器360可以将例如第二电源电压提供至与要选中的存储器单元连接的位线，以及将接地电压提供至未选中的位线。
当通过该电压条件来访问特定的单元或特定的页时，可以通过将编程电压或读取电压施加至位线来执行编程操作或读取操作。
图8A至图8G说明制造阻变存储器件的示例性方法。
首先，如图8A中所示，在半导体衬底101上以线型形成多个源极线103，所述多个源极线103沿着与半导体衬底101大体垂直的方向具有预定高度。源极线103可以被形成为以预定的间隔分隔开，并且可以是通过在半导体衬底101上执行外延生长法然后将半导体衬底图案化成线型来形成的。即，每个源极线130可以被形成为向预定方向延伸。
当形成了源极线103时，如图8B中所示，可以在源极线之间和源极线上形成绝缘层105和107，并且在绝缘层107上顺序地形成第一导电材料109、第一层间绝缘层111、第二导电材料113以及第二层间绝缘层115。
如图8C中所示，可以刻蚀第二层间绝缘层115、第二导电材料113、第一层间绝缘层111、第一导电材料109以及绝缘层107，以形成暴露出源极线103的上表面的多个孔117。从图8C中可以看出孔具有预定的间隔。孔117之间的空间可以被确定为用于防止单元之间干扰的距离。
如图8D中所示，可以在限定所述多个孔117中的每个孔的内壁上形成栅绝缘层119。
如图8E中所示，可以在形成有栅绝缘层119的每个孔的内部形成沟道区121。沟道区121可以经由外延生长法来形成，或者通过将掺杂的硅层掩埋在每个孔117的内部来形成。在形成沟道区121之后，可以将杂质注入至沟道区的上部中，以使得注入的区域用作结区（漏极区）。
如图8F中所示，在包括沟道区121的上部中的结区的半导体衬底上形成第三层间绝缘层123，然后将其图案化以形成将沟道区121的上部中的结区暴露的孔。在第三层间绝缘层123中所形成的每个孔中形成数据储存单元125。
数据储存单元125可以利用阻变材料来形成。数据储存单元125可以利用加热电极和相变材料（诸如GST）来形成，或利用钙钛矿、金属氧化物等来形成。
在形成数据储存单元125之后，如图8G中所示，可以沿着与源极线103垂直的方向在数据储存单元125上形成位线127。
图9是说明示例性的阻变存储器件的立体图。图10A和图10B是说明根据一个实例的阻变存储器件的截面图。图10A是沿着图9的立体图的X方向截取的截面图，图10B是沿着图9的立体图的Y方向截取的截面图。
第一导电材料109和第二导电材料113可以形成在从源极线103向上延伸的沟道区121的周围。位于与源极线103一侧相邻的第一导电材料109可以用作第二字线，而位于与位线127一侧相邻的第二导电材料113可以用作第一字线。因此，第一导电材料109和第二导电材料113形成一对访问器件。
数据储存单元125可以形成在沟道区121上，并且访问器件可以根据施加至位线127、源极线103以及第一导电材料109和第二导电材料113的电压而导通/关断。可以经由导通的访问器件而对选中的存储器单元执行编程操作和读取操作。
从图8A至图8G中可以看出，在制造根据一个实例的阻变存储器件时，未伴随字线分离工艺。因此，可以在制造具有超高集成度的半导体存储器件时省略字线分离工艺，并且也不需要用于控制分离的字线的复杂的接触工艺、互连布局等。
图11说明示例性的处理器的配置。
参见图11，处理器40可以包括：控制器410、运算单元420、储存单元430以及高速缓存存储单元440。
控制器410可以控制处理器40的整体操作，诸如从外部接收信号以及执行命令的译码或提取的操作、输入、输出或处理数据等。
运算单元420可以根据命令的译码结果来执行各种四则算术运算或逻辑运算。运算单元420可以包括至少一个算术和逻辑单元（ALU）。
储存单元430可以用作寄存器，并且可以储存处理器40中的数据。储存单元430可以包括：数据寄存器、地址寄存器或者浮点寄存器。储存单元430可以包括上述寄存器之外的各种寄存器。储存单元430可以储存用于在运算单元420中执行运算的数据的地址、经运算处理的数据的地址、或者要被运算处理的数据的地址。
可以通过引入图7中所示的阻变存储装置（包括图1或图2中所示的阻变存储器件）来实施储存单元430。换言之，储存单元430可以是具有如下结构的存储装置：其中将存储器件形成为单位存储器单元，所述存储器件可以包括一个端部与位线连接的数据储存单元，以及串联连接在数据储存单元和源极线之间并且被配置成分别通过第一字线和第二字线来驱动的第一访问器件和第二访问器件，第一字线共同连接到存储器单元的第一访问器件，第二字线共同连接到存储器单元的第二访问器件。
高速缓存存储单元440可以用作临时存储空间。
图11中所示的处理器40可以是电子设备的中央处理单元（CPU）、图像处理单元（GPU）、数字信号处理器（DSP）、应用处理器（AP）等。
图12和图13说明示例性的数据处理系统。
图12中所示的数据处理系统50可以包括：控制器510、接口520、主储存装置530或者辅助储存装置540。
数据处理系统50可以执行输入、处理、输出、通信、存储等以执行用于数据处理的一系列操作，并且数据处理系统50可以是诸如计算机服务器、个人便携终端、便携式计算机、网络平板电脑、无线终端、移动通信终端、数字内容播放器、照相机、卫星导航设备、摄像机、录音机、远程信息处理设备、音频/视频（AV）系统、或者智能电视（TV）的电子设备。
在另一个示例性实施方式中，数据处理系统50可以是盘式数据储存装置，诸如硬盘、光驱动盘、固态盘、或者数字多功能光盘（DVD），或者是卡式数据储存装置，诸如通用串行总线（USB）存储器、安全数字（SD）卡、记忆棒、智能媒体卡、内部/外部多媒体卡、或紧凑型闪存卡。
控制器510可以控制主储存装置530和接口520之间的数据交换，因而控制整体操作，所述整体操作诸如从外部经由接口520输入的命令的译码、或者储存在系统中的数据的运算或比较。
接口520可以提供用于在外部装置和数据处理系统50之间交换命令和数据的环境。根据数据处理系统50的应用环境，接口520可以是人机接口设备，所述人机接口设备包括：输入设备（键盘、按键式拨号盘、鼠标、声音识别设备等）和输出设备（显示器、扬声器等），卡接口设备，盘接口设备（集成驱动器电子（IDE）、小型计算机系统接口（SCSI）、串行高级技术附件（SATA）、外部SATA（eSATA）、个人计算机存储卡国际协会（PCMCIA）等）等。
主储存装置530可以用作存储地点，所述存储地点被配置成储存数据处理系统50的操作所需的应用、控制信号、数据等，并且主储存装置530可以带入并可以执行来自辅助储存装置540的程序或数据。可以利用具有非易失性的存储装置来实施主储存装置530，例如可以利用例如图7中所示的阻变存储装置。
辅助储存装置540可以是被配置成保持程序代码或数据的区域，并且可以是高容量存储装置。例如，可以利用图7中所示的阻变存储装置作为辅助储存装置540。
即，可以通过引入例如图7中所示的阻变存储装置30（包括由图1或图2中所示的阻变存储器件配置的存储器单元阵列）来实施主储存装置530和辅助储存装置540。换言之，主储存装置530可以是具有如下结构的存储装置：其中将存储器件形成为单位存储器单元，所述存储器件可以包括一个端部与位线连接的数据储存单元，以及串联连接在数据储存单元和源极线之间并且被配置成分别由第一字线和第二字线来驱动的第一访问器件和第二访问器件，第一字线共同连接到存储器单元的第一访问器件，第二字线共同连接到存储器单元的第二访问器件。
图13中所示的示例性数据处理系统60可以包括：存储器控制器610和阻变存储装置620。
存储器控制器610可以被配置成响应于主机的请求而访问阻变存储装置620。存储器控制器610可以包括：处理器611、操作存储器613、主机接口615或者存储器接口617。
处理器611可以控制存储器控制器610的整体操作，操作存储器可以储存存储器控制器610的操作所需的应用、数据、控制信号等。
主机接口615可以执行用于主机和存储器控制器610之间的数据/控制信号交换的协议转换，存储器接口617可以执行用于存储器控制器610和阻变存储装置620之间的数据/控制信号交换的协议转换。
阻变存储装置620可以是具有如下结构的存储装置：其中将存储器件形成为单位存储器单元，所述存储器件可以包括一个端部与位线连接的数据储存单元，以及串联连接在数据储存单元和源极线之间并且被配置成分别通过第一字线和第二字线来驱动的第一访问器件和第二访问器件，第一字线共同连接到存储器单元的第一访问器件，第二字线共同连接到存储器单元的第二访问器件，例如，可以利用图7中所示的存储装置。
图13中所示的数据处理系统可以用作盘设备、便携式电子设备的内部/外部存储卡、图像处理器或者其他的应用芯片组。
可以利用图7中所示的存储装置来实施设置在存储器控制器610中的操作存储器。
图14和图15说明示例性的电子系统。
图14中所示的电子系统70可以包括：处理器701、存储器控制器703、阻变存储装置705、输入/输出装置707或者功能模块700。
存储器控制器703可以根据处理器701的控制来控制阻变存储装置705的数据处理操作，例如，编程操作、读取操作等。
根据处理器701和存储器控制器703的控制，可以经由输入/输出装置707来输出被编程在阻变存储装置705中的数据。因而，输入/输出装置707可以包括显示器设备、扬声器设备等。
输入/输出装置707还可以包括输入设备，并且可以经由输入设备接收用于控制处理器701的操作的控制信号、或者要被处理器701处理的数据。
在另一个实施方式中，存储器控制器703可以被实施为处理器701的一部分、或者被实施成与处理器701分开的芯片组。
阻变存储装置705可以是具有如下结构的存储装置：其中将存储器件形成为单位存储器单元，所述存储器件可以包括一个端部与位线连接的数据储存单元，以及串联连接在数据储存单元和源极线之间并且被配置成分别通过第一字线和第二字线来驱动的第一访问器件和第二访问器件，第一字线共同连接到存储器单元的第一访问器件，第二字线共同连接到存储器单元的第二访问器件，例如，可以利用图7中所示的存储装置。
功能模块700可以是被配置成执行根据图14中所示的电子系统70的应用实例而选中的功能的模块，图14说明通信模块709和图像传感器711作为一个实例。
电子系统70可以连接有线通信网络或无线通信网络，使得通信模块709可以提供用于交换数据和控制信号的通信环境。
图像传感器711可以将光学图像转换成数字图像信号，并且将数字图像信号传送至处理器701和存储器控制器703。
当提供通信模块709时，图14中所示的电子系统70可以是便携式通信装置，诸如无线通信终端。当提供图像传感器711时，电子系统70可以是数码照相机、数码摄像机或者附带有数码照相机和数码摄像机中的任何一个的电子系统（个人计算机（PC）、笔记本电脑、移动通信终端等）。
图15中所示的电子系统80可以包括：卡接口801、存储器控制器803、或者阻变存储装置805。电子系统80可以包括存储卡或智能卡。电子系统80可以包括：PC卡、多媒体卡、嵌入式多媒体卡、SD卡、或者USB驱动。
卡接口801可以根据主机的协议而对主机和存储器控制器803之间的数据交换进行接口。在一个实施方式中，卡接口801可以被定义为用于支持主机所使用的协议的硬件、安装在用于支持主机所使用的协议的硬件中的软件、或者信号传送方法。
存储器控制器803可以控制阻变存储装置805和卡接口801之间的数据交换。
可以利用图7中所示的存储装置作为阻变存储装置805。即，阻变存储装置805可以是具有如下结构的存储装置：其中将存储器件形成为单位存储器单元，所述存储器件可以包括一个端部与位线连接的数据储存单元，以及串联连接在数据储存单元和源极线之间并且被配置成分别通过第一字线和第二字线来驱动的第一访问器件和第二访问器件，第一字线共同连接到存储器单元的第一访问器件，第二字线共同连接到存储器单元的第二访问器件。
本发明的以上实施方式是说明性的，而不是限制性的。各种替换和等同形式是可以的。本发明不限于本文描述的实施方式。本发明也不限于任何特定类型的半导体器件。考虑本公开内容的其他增加、删减或修改是明显的，并且意在落入所附权利要求的范围内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种阻变存储器件，包括：
数据储存单元；
第一互连，所述第一互连与所述数据储存单元连接；
第一访问器件，所述第一访问器件与所述数据储存单元串联连接；
第二访问器件，所述第二访问器件与所述第一访问器件串联连接；
第二互连，所述第二互连与所述第二访问器件连接；
第三互连，所述第三互连与所述第一访问器件连接以驱动所述第一访问器件；以及
第四互连，所述第四互连与所述第二访问器件连接以驱动所述第二访问器件。
2.如技术方案1所述的阻变存储器件，其中，所述第一互连是位线，所述第二互连是源极线。
3.如技术方案1所述的阻变存储器件，其中，所述第三互连是第一字线，所述第四互连是第二字线。
4.如技术方案1所述的阻变存储器件，其中，所述数据储存单元包括相变材料、钙钛矿、或者过渡金属氧化物。
5.如技术方案1所述的阻变存储器件，其中，所述第一访问器件和所述第二访问器件包括NMOS晶体管。
6.如技术方案1所述的阻变存储器件，其中，所述第一访问器件和所述第二访问器件包括PMOS晶体管。
7.一种阻变存储装置，包括：
阻变存储器单元阵列，所述阻变存储器单元阵列包括多个存储器单元，每个存储器单元包括：
数据储存单元，所述数据储存单元与位线连接，以及
第一访问器件和第二访问器件，所述第一访问器件和所述第二访问器件与所述数据储存单元串联连接，并且位于所述数据储存单元与源极线之间，其中，所述第一访问器件被配置成通过施加至第一字线的信号来驱动，所述第二访问器件被配置成通过施加至第二字线的信号来驱动；
控制器，所述控制器被配置成控制对所述阻变存储器单元阵列的选中的存储器单元的写入操作和读取操作；以及
读取/写入控制电路，所述读取/写入控制电路被配置成响应于所述控制器而选择所述阻变存储器单元阵列中的至少一个存储器单元，以及执行所述写入操作或所述读取操作。
8.如技术方案7所述的阻变存储装置，其中，所述多个单位存储器单元的第一访问器件共同连接到所述第一字线，以及
其中，所述多个单位存储器单元的第二访问器件共同连接到所述第二字线。
9.如技术方案7所述的阻变存储装置，其中，所述储存单元包括相变材料、钙钛矿、或者过渡金属氧化物。
10.一种操作阻变存储装置的方法，所述阻变存储装置包括：阻变存储器单元阵列，所述阻变存储器单元阵列包括作为单位存储器单元的数据储存单元以及第一访问器件和第二访问器件，所述数据储存单元的一个端部与位线连接，所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动；以及控制器，所述控制器被配置成控制对所述阻变存储器单元阵列之中的选中的存储器单元的写入操作和读取操作，所述方法包括以下步骤：
将具有第一电平的电压供应至所述位线、所述源极线、所述第一字线以及所述第二字线；
将电平比所述第一电平高的第一电源电压供应至所述第一字线；
将电平比所述第一电平低的电压供应至所述第二字线；
将电平比所述第一电源电压高的第二电源电压供应至选中的位线；
将具有所述第一电平的电压供应至选中的源极线；以及
通过将具有所述第一电平的电压供应至未选中的位线、以及将具有比所述第一电源电压低且比所述第一电平高的第二电平的电压供应至未选中的源极线，来访问选中的存储器单元。
11.如技术方案10所述的方法，还包括以下步骤：
在访问所述选中的存储器单元之后，通过将第一编程电压或第二编程电压供应至所述选中的位线来储存数据。
12.如技术方案10所述的方法，还包括以下步骤：
在访问所述选中的存储器单元之后，通过将读取电压供应至所述选中的位线来读取数据。
13.一种制造阻变存储器件的方法，所述方法包括以下步骤：
在形成有源极线的半导体衬底上顺序地形成第一导电材料、第一层间绝缘层、第二导电材料以及第二层间绝缘层；
将所述第一导电材料和所述第二导电材料以及所述第一层间绝缘层和所述第二层间绝缘层图案化，以形成暴露出所述源极线的上表面的多个第一孔；
在限定每个第一孔的内壁上形成栅绝缘层；
在形成有所述栅绝缘层的每个第一孔中形成沟道区；
通过将杂质注入至所述沟道区的上部中来形成结区；
在包括所述结区的所述半导体衬底上形成第三层间绝缘层；
将所述第三层间绝缘层图案化，以形成暴露出所述结区的上部的第二孔；
在所述第二孔的内部形成数据储存单元；以及
形成位线以与所述数据储存单元电连接。
14.如技术方案13所述的方法，其中，所述数据储存单元包括相变材料、钙钛矿、或者过渡金属氧化物。
15.如技术方案13所述的方法，其中，沿着与所述源极线垂直的方向形成所述位线。
16.一种处理器，包括：
控制器，所述控制器被配置成从外部源接收信号以及控制整体操作；
运算单元，所述运算单元被配置成根据所述控制器的命令译码结果来执行运算；以及
储存单元，所述储存单元被配置成储存用于所述控制器和所述运算单元的操作的数据和地址，
其中，所述储存单元包括：
阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列，所述阻变存储器单元阵列具有作为单位存储器单元的数据储存单元以及第一访问器件和第二访问器件，所述数据储存单元的一个端部与位线连接，所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动。
17.如技术方案16所述的处理器，其中，构成所述阻变存储器单元阵列的单位存储器单元的第一访问器件共同连接到所述第一字线，并且所述单位存储器单元的第二访问器件共同连接到所述第二字线。
18.一种数据处理系统，包括：
控制器，所述控制器被配置成从外部源接收信号以及控制整体操作；
接口，所述接口被配置成对要在所述外部源和所述控制器之间交换的命令或数据进行通信；
主储存装置，所述主储存装置被配置成储存应用、控制信号或数据；以及
辅助储存装置，所述辅助储存装置被配置成储存程序代码或数据，
其中，所述主储存装置或所述辅助储存装置的任何一个包括：
阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列，所述阻变存储器单元阵列包括作为单位存储器单元的数据储存单元以及第一访问器件和第二访问器件，所述数据储存单元的一个端部与位线连接，所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动。
19.如技术方案18所述的数据处理系统，其中，所述第一访问器件共同连接到所述第一字线，所述第二访问器件共同连接到所述第二字线。
20.如技术方案18所述的数据处理系统，其中，所述接口是用户接口设备、卡接口设备以及盘接口设备。
21.一种数据处理系统，包括：
阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列以及控制器，所述控制器被配置成控制所述阻变存储器单元阵列的操作；以及
存储器控制器，所述存储器控制器被配置成响应于主机的请求而访问所述阻变存储装置，
其中，所述存储器单元阵列包括：
数据储存单元，所述数据储存单元与位线连接，以及
第一访问器件和第二访问器件，形成存储器单元单位，其中所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元与源极线之间，所述第一访问器件被配置成通过施加至第一字线的信号来驱动，所述第二访问器件被配置成通过施加至第二字线的信号来驱动。
22.如技术方案21所述的数据处理系统，其中，所述阻变存储器单元阵列被配置成包括多个存储器单元，所述多个存储器单元的第一访问器件与所述第一字线相互连接，所述多个存储器单元的第二访问器件与所述第二字线相互连接。
23.如技术方案21所述的数据处理系统，其中，所述存储器控制器包括：
处理器，所述处理器被配置成对来自所述主机的命令执行译码，并且处理所述命令；
操作存储器，所述操作存储器被配置成储存所述存储器控制器所需的应用、数据、或者控制信号；
主机接口，所述主机接口被配置成执行用于所述主机和所述存储器控制器之间的数据和控制信号交换的协议转换；以及
存储器接口，所述存储器接口被配置成执行用于所述存储器控制器和所述阻变存储装置之间的数据和信号交换的协议转换。
24.一种电子系统，包括：
处理器，所述处理器被配置成对来自外部源的命令执行译码，并且处理所述命令；
操作存储器，所述操作存储器被配置成储存所述处理器的操作所需的应用、数据或者控制信号；
阻变存储装置，所述阻变存储装置包括：
存储器单元阵列，所述存储器单元阵列被配置成通过所述处理器来访问，以及
控制器，所述控制器被配置成控制所述存储器单元阵列的操作；以及
用户接口，所述用户接口被配置成在所述处理器和用户之间输入/输出数据，
其中，所述存储器单元阵列包括与位线连接的数据储存单元，以及
第一访问器件和第二访问器件，形成存储器单元单位，其中所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元和源极线之间，所述第一访问器件被配置成通过施加至第一字线的信号来驱动，所述第二访问器件被配置成通过施加至第二字线的信号来驱动。
25.如技术方案24所述的电子系统，其中，所述第一访问器件共同连接到所述第一字线，所述第二访问器件共同连接到所述第二字线。
26.如技术方案24所述的电子系统，还包括：
通信模块，所述通信模块被配置成访问有线或无线通信网络。
27.如技术方案24所述的电子系统，还包括：
图像传感器，所述图像传感器被配置成将光学图像转换成图像信号，并且将所述图像信号传送至所述处理器。

Claims (27)

1.一种阻变存储器件，包括：
数据储存单元；
第一互连，所述第一互连与所述数据储存单元连接；
第一访问器件，所述第一访问器件与所述数据储存单元串联连接；
第二访问器件，所述第二访问器件与所述第一访问器件串联连接；
第二互连，所述第二互连与所述第二访问器件连接；
第三互连，所述第三互连与所述第一访问器件连接以驱动所述第一访问器件；以及
第四互连，所述第四互连与所述第二访问器件连接以驱动所述第二访问器件，
其中，所述数据储存单元、所述第一访问器件以及所述第二访问器件被形成为单位存储器单元。
2.如权利要求1所述的阻变存储器件，其中，所述第一互连是位线，所述第二互连是源极线。
3.如权利要求1所述的阻变存储器件，其中，所述第三互连是第一字线，所述第四互连是第二字线。
4.如权利要求1所述的阻变存储器件，其中，所述数据储存单元包括相变材料、钙钛矿、或者过渡金属氧化物。
5.如权利要求1所述的阻变存储器件，其中，所述第一访问器件和所述第二访问器件包括NMOS晶体管。
6.如权利要求1所述的阻变存储器件，其中，所述第一访问器件和所述第二访问器件包括PMOS晶体管。
7.一种阻变存储装置，包括：
阻变存储器单元阵列，所述阻变存储器单元阵列包括多个存储器单元，每个存储器单元包括：
数据储存单元，所述数据储存单元与位线连接，以及
第一访问器件和第二访问器件，所述第一访问器件和所述第二访问器件与所述数据储存单元串联连接，并且位于所述数据储存单元与源极线之间，其中，所述第一访问器件被配置成通过施加至第一字线的信号来驱动，所述第二访问器件被配置成通过施加至第二字线的信号来驱动；
控制器，所述控制器被配置成控制对所述阻变存储器单元阵列的选中的存储器单元的写入操作和读取操作；以及
读取/写入控制电路，所述读取/写入控制电路被配置成响应于所述控制器而选择所述阻变存储器单元阵列中的至少一个存储器单元，以及执行所述写入操作或所述读取操作，
其中，所述数据储存单元、所述第一访问器件以及所述第二访问器件被形成为单位存储器单元。
8.如权利要求7所述的阻变存储装置，其中，多个单位存储器单元的第一访问器件共同连接到所述第一字线，以及
其中，所述多个单位存储器单元的第二访问器件共同连接到所述第二字线。
9.如权利要求7所述的阻变存储装置，其中，所述数据储存单元包括相变材料、钙钛矿、或者过渡金属氧化物。
10.一种操作阻变存储装置的方法，所述阻变存储装置包括：阻变存储器单元阵列，所述阻变存储器单元阵列包括数据储存单元以及第一访问器件和第二访问器件，所述数据储存单元的一个端部与位线连接，所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元的另一个端部与源极线之间、并且被配置成根据施加至第一字线和第二字线的信号来驱动,所述数据储存单元、第一访问器件以及第二访问器件形成为单位存储器单元；以及控制器，所述控制器被配置成控制对所述阻变存储器单元阵列之中的选中的存储器单元的写入操作和读取操作，所述方法包括以下步骤：
将具有第一电平的电压供应至所述位线、所述源极线、所述第一字线以及所述第二字线；
将电平比所述第一电平高的第一电源电压供应至所述第一字线；
将电平比所述第一电平低的电压供应至所述第二字线；
将电平比所述第一电源电压高的第二电源电压供应至选中的位线；
将具有所述第一电平的电压供应至选中的源极线；以及
通过将具有所述第一电平的电压供应至未选中的位线、以及将具有比所述第一电源电压低且比所述第一电平高的第二电平的电压供应至未选中的源极线，来访问选中的存储器单元。
11.如权利要求10所述的方法，还包括以下步骤：
在访问所述选中的存储器单元之后，通过将第一编程电压或第二编程电压供应至所述选中的位线来储存数据。
12.如权利要求10所述的方法，还包括以下步骤：
在访问所述选中的存储器单元之后，通过将读取电压供应至所述选中的位线来读取数据。
13.一种制造阻变存储器件的方法，所述方法包括以下步骤：
在形成有源极线的半导体衬底上顺序地形成第一导电材料、第一层间绝缘层、第二导电材料以及第二层间绝缘层；
将所述第一导电材料和所述第二导电材料以及所述第一层间绝缘层和所述第二层间绝缘层图案化，以形成暴露出所述源极线的上表面的多个第一孔；
在限定每个第一孔的内壁上形成栅绝缘层；
在形成有所述栅绝缘层的每个第一孔中形成沟道区；
通过将杂质注入至所述沟道区的上部中来形成结区；
在包括所述结区的所述半导体衬底上形成第三层间绝缘层；
将所述第三层间绝缘层图案化，以形成暴露出所述结区的上部的第二孔；
在所述第二孔的内部形成数据储存单元；以及
形成位线以与所述数据储存单元电连接。
14.如权利要求13所述的方法，其中，所述数据储存单元包括相变材料、钙钛矿、或者过渡金属氧化物。
15.如权利要求13所述的方法，其中，沿着与所述源极线垂直的方向形成所述位线。
16.一种处理器，包括：
控制器，所述控制器被配置成从外部源接收信号以及控制整体操作；
运算单元，所述运算单元被配置成根据所述控制器的命令译码结果来执行运算；以及
储存单元，所述储存单元被配置成储存用于所述控制器和所述运算单元的操作的数据和地址，
其中，所述储存单元包括：
阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列，所述阻变存储器单元阵列具有数据储存单元以及第一访问器件和第二访问器件，所述数据储存单元的一个端部与位线连接，所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动，所述数据储存单元、第一访问器件以及第二访问器件被形成为单位存储器单元。
17.如权利要求16所述的处理器，其中，构成所述阻变存储器单元阵列的单位存储器单元的第一访问器件共同连接到所述第一字线，并且所述单位存储器单元的第二访问器件共同连接到所述第二字线。
18.一种数据处理系统，包括：
控制器，所述控制器被配置成从外部源接收信号以及控制整体操作；
接口，所述接口被配置成对要在所述外部源和所述控制器之间交换的命令或数据进行通信；
主储存装置，所述主储存装置被配置成储存应用、控制信号或数据；以及
辅助储存装置，所述辅助储存装置被配置成储存程序代码或数据，
其中，所述主储存装置或所述辅助储存装置的任何一个包括：
阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列，所述阻变存储器单元阵列包括数据储存单元以及第一访问器件和第二访问器件，所述数据储存单元的一个端部与位线连接，所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元的另一个端部与源极线之间，并且被配置成根据施加至第一字线和第二字线的信号来驱动，所述数据储存单元、第一访问器件以及第二访问器件被形成为单位存储器单元。
19.如权利要求18所述的数据处理系统，其中，所述第一访问器件共同连接到所述第一字线，所述第二访问器件共同连接到所述第二字线。
20.如权利要求18所述的数据处理系统，其中，所述接口是用户接口设备、卡接口设备以及盘接口设备。
21.一种数据处理系统，包括：
阻变存储装置，所述阻变存储装置包括阻变存储器单元阵列以及控制器，所述控制器被配置成控制所述阻变存储器单元阵列的操作；以及
存储器控制器，所述存储器控制器被配置成响应于主机的请求而访问所述阻变存储装置，
其中，所述存储器单元阵列包括：
数据储存单元，所述数据储存单元与位线连接，以及
第一访问器件和第二访问器件，其中所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元与源极线之间，所述第一访问器件被配置成通过施加至第一字线的信号来驱动，所述第二访问器件被配置成通过施加至第二字线的信号来驱动，
其中，所述数据储存单元、所述第一访问器件以及所述第二访问器件被形成为单位存储器单元。
22.如权利要求21所述的数据处理系统，其中，所述阻变存储器单元阵列被配置成包括多个存储器单元，所述多个存储器单元的第一访问器件与所述第一字线相互连接，所述多个存储器单元的第二访问器件与所述第二字线相互连接。
23.如权利要求21所述的数据处理系统，其中，所述存储器控制器包括：
处理器，所述处理器被配置成对来自所述主机的命令执行译码，并且处理所述命令；
操作存储器，所述操作存储器被配置成储存所述存储器控制器所需的应用、数据、或者控制信号；
主机接口，所述主机接口被配置成执行用于所述主机和所述存储器控制器之间的数据和控制信号交换的协议转换；以及
存储器接口，所述存储器接口被配置成执行用于所述存储器控制器和所述阻变存储装置之间的数据和信号交换的协议转换。
24.一种电子系统，包括：
处理器，所述处理器被配置成对来自外部源的命令执行译码，并且处理所述命令；
操作存储器，所述操作存储器被配置成储存所述处理器的操作所需的应用、数据或者控制信号；
阻变存储装置，所述阻变存储装置包括：
存储器单元阵列，所述存储器单元阵列被配置成通过所述处理器来访问，以及
控制器，所述控制器被配置成控制所述存储器单元阵列的操作；以及
用户接口，所述用户接口被配置成在所述处理器和用户之间输入/输出数据，
其中，所述存储器单元阵列包括与位线连接的数据储存单元，以及
第一访问器件和第二访问器件，其中所述第一访问器件和所述第二访问器件串联连接在所述数据储存单元和源极线之间，所述第一访问器件被配置成通过施加至第一字线的信号来驱动，所述第二访问器件被配置成通过施加至第二字线的信号来驱动，
其中，所述数据储存单元、所述第一访问器件以及所述第二访问器件被形成为单位存储器单元。
25.如权利要求24所述的电子系统，其中，所述第一访问器件共同连接到所述第一字线，所述第二访问器件共同连接到所述第二字线。
26.如权利要求24所述的电子系统，还包括：
通信模块，所述通信模块被配置成访问有线或无线通信网络。
27.如权利要求24所述的电子系统，还包括：
图像传感器，所述图像传感器被配置成将光学图像转换成图像信号，并且将所述图像信号传送至所述处理器。
CN201310575332.8A 2013-06-05 2013-11-15 阻变存储器件和装置及其制造方法、操作方法以及系统 Active CN104240754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0064580 2013-06-05
KR1020130064580A KR20140142889A (ko) 2013-06-05 2013-06-05 저항변화 메모리 소자 및 장치, 그 제조 방법 및 동작 방법과 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
CN104240754A CN104240754A (zh) 2014-12-24
CN104240754B true CN104240754B (zh) 2018-08-07

Family

ID=52006487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310575332.8A Active CN104240754B (zh) 2013-06-05 2013-11-15 阻变存储器件和装置及其制造方法、操作方法以及系统

Country Status (3)

Country Link
US (1) US9305642B2 (zh)
KR (1) KR20140142889A (zh)
CN (1) CN104240754B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390798B2 (en) * 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
US9865605B2 (en) * 2016-01-14 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having resistive device coupled with supply voltage line
US10910050B2 (en) * 2019-04-11 2021-02-02 Microchip Technology Inc. ReRAM memory cell having dual word line control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
US7606059B2 (en) * 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
US8085615B2 (en) * 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
KR101016958B1 (ko) 2007-07-20 2011-02-25 주식회사 하이닉스반도체 멀티 포트 상변화 메모리 장치
JP4751432B2 (ja) * 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
JP2011258288A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体記憶装置
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
CN102299256B (zh) * 2011-07-18 2014-01-08 清华大学 磁电随机存储单元及具有其的磁电随机存储器
JP2013191256A (ja) * 2012-03-14 2013-09-26 Elpida Memory Inc 半導体装置
CN102683581B (zh) * 2012-04-24 2014-09-24 清华大学 一种电压可调的磁阻变随机存储单元及其随机存储器
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치

Also Published As

Publication number Publication date
KR20140142889A (ko) 2014-12-15
CN104240754A (zh) 2014-12-24
US20140365723A1 (en) 2014-12-11
US9305642B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
JP5923641B2 (ja) ３次元メモリおよびその形成方法
US10748964B2 (en) Electronic device and method for fabricating the same
US9805947B2 (en) Electronic devices having semiconductor memory units and method for fabricating the same
US9768234B2 (en) Resistive memory architecture and devices
KR102008365B1 (ko) 전자 장치
US9443909B2 (en) Electronic device and method for fabricating the same
US20060126370A1 (en) Memory architecture and method of manufacture and operation thereof
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US20140293677A1 (en) Electronic device and method for fabricating the same
CN104517938B (zh) 具有测试单元的半导体器件、电子器件和测试方法
US9196658B2 (en) Semiconductor device and method for fabricating the same, and microprocessor, processor, system, data storage system and memory system including the semiconductor device
TWI782948B (zh) 電子裝置
CN104240754B (zh) 阻变存储器件和装置及其制造方法、操作方法以及系统
KR20150027976A (ko) 3차원 반도체 장치 및 그 제조방법
CN102800673A (zh) 半导体单元和半导体器件
KR102067165B1 (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20150012837A (ko) 3차원 수평 채널을 갖는 반도체 장치 및 그 제조방법
US10649689B2 (en) Electronic device including semiconductor memory having different distances between switching elements and variable resistance elements
US9105840B2 (en) Electronic device and method for fabricating the same
US9246095B2 (en) Electronic device including a memory
KR20150114085A (ko) 게이트 픽업 라인을 갖는 3차원 반도체 집적 회로 장치 및 그 제조방법
US20240260254A1 (en) Semiconductor device with vertical body contact and methods for manufacturing the same
KR20170060328A (ko) 전자 장치 및 그 제조 방법
CN117529111A (zh) 存储器装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant