CN104220991B - 用于允许数据在nand闪存上的有效存储的架构 - Google Patents

用于允许数据在nand闪存上的有效存储的架构 Download PDF

Info

Publication number
CN104220991B
CN104220991B CN201380019240.XA CN201380019240A CN104220991B CN 104220991 B CN104220991 B CN 104220991B CN 201380019240 A CN201380019240 A CN 201380019240A CN 104220991 B CN104220991 B CN 104220991B
Authority
CN
China
Prior art keywords
page
band
data
write
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380019240.XA
Other languages
English (en)
Other versions
CN104220991A (zh
Inventor
S-H·F·奥
孙飞
申呟锡
李智刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN104220991A publication Critical patent/CN104220991A/zh
Application granted granted Critical
Publication of CN104220991B publication Critical patent/CN104220991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了用于向存储介质写入数据的系统、方法、装置和技术。存储介质的条带经由一个或多个数据传送信道对接，其中该条带包括存储介质的多个页面。接收数据流并且将该数据流划分为多个分配单元(AU)，其中该多个AU中的每个AU具有预定字节长度。通过从该多个页面中的第一页面上的开始字节到该多个页面中的第二页面上的结束字节连续地写入从该多个AU中所选择的AU的字节，所选择的AU的第一部分被写入到该第一页面并且所选择的AU的第二部分被写入到该第二页面。

Description

用于允许数据在NAND闪存上的有效存储的架构
相关申请的交叉引用
本专利文献要求于2012年3月16日提交的美国临时申请No.61/612,140的权益并且要求其优先杈，上述申请的公开内容因此通过引用其全文而结合于此。
技术领域
本公开涉及用于将数据有效地写入包括NAND闪存介质在内的存储介质的技术。
背景技术
本文中所提供的背景技术描述是为了总体上给出本公开内容的背景。就该背景技术部分中所描述的工作的范围以及说明书中的在提交时并不以其它方式构成现有技术的方面而言，本文的发明人的工作既非明确也非隐含地被承认为相对本公开的现有技术。
固态硬盘(SSD)从诸如NAND闪存设备或动态随机访问存储器(DRAM)设备的设备读取和写入数据。在NAND闪存的情况下，SSD通常包括SSD控制器，其具有用于往来于NAND闪存传送数据的多个数据信道。另外，SSD控制器通常执行以固定字节大小的单元对数据进行管理的固件，上述固定字节大小的单元被称作分配单元(AU)。传统上，数据在单次操作中被写入NAND闪存的给定页面并且该写入操作包括多个字节，该多个字节是AU的字节大小的整数倍。当NAND闪存的页面大小并非AU大小的整数倍时，NAND闪存的存储器就可能并未被充分利用。
发明内容
提供了用于向存储介质写入数据的系统、方法、装置和技术。一种系统包括接口电路，该接口电路被配置为经由一个或多个数据传送信道与该存储介质的条带(stripe)对接，其中该条带包括该存储介质的多个页面(page)。该系统进一步包括分区电路，该分区电路被配置为接收数据流并且将该数据流划分为多个AU，该多个AU中的每个AU具有预定字节长度。该系统进一步包括写电路，该写电路被配置为通过从该多个页面中的第一页面上的开始字节到该多个页面中的第二页面上的结束字节连续地写入从该多个AU中所选择的AU的字节，来将所选择的AU的第一部分写入到该第一页面并且将所选择的AU的第二部分写入到该第二页面。
在一些实施方式中，该写电路被配置为基于页面的排序序列来将该多个AU写入到该条带。在一些实施方式中，该写电路包括写缓冲器，并且该写电路被配置为在等于该条带长度的数据量累积在该写缓冲器中之后对该存储介质写入。在一些实施方式中，该系统包括纠错(ECC)电路，该纠错(ECC)电路被配置为读取被存储在该存储介质的条带中的数据并且计算对应于所读取的数据的纠错序列。在一些实施方式中，该写电路被配置为接收该纠错序列并且将该纠错序列写入到该存储介质的条带的最后一个页面。
一种方法包括经由一个或多个数据传送信道与存储介质的条带对接，其中该条带包括该存储介质的多个页面。该方法进一步包括接收数据流并且将该数据流划分为多个AU，该多个AU中的每个AU具有预定字节长度。该方法进一步包括通过从该多个页面中的第一页面上的开始字节到该多个页面中的第二页面上的结束字节连续地写入从该多个AU中所选择的AU的字节，来将所选择的AU的第一部分写入到第一页面并且将所选择的AU的第二部分写入到第二页面。
附图说明
通过考虑以下结合附图所进行的详细描述，本发明的以上和其它特征将是显而易见的，在附图中，同样的附图标记始终指代同样的部分，并且其中：
图1描绘了依据一些实施例的用于存储介质的说明性的现有技术的数据分配技术；
图2描绘了依据一些实施例的针对存储介质中的页面的两种说明性AU分配；
图3描绘了依据一些实施例的可以被SSD控制器的固件用来向单个条带分配页面的说明性技术；
图4描绘了依据一些实施例的在存储介质的存储设备中针对两个不同AU值和针对多个条带大小而未被充分利用(“浪费”)的百分比；
图5描绘了依据一些实施例的由SSD控制器的固件所执行的用于确定要被包括在条带中的存储介质的页面数量的说明性过程；
图6描绘了依据一些实施例的存储介质的页面，该存储介质包括用于其中SSD控制器采用写缓冲器的系统的部分已被写入的条带；
图7描绘了依据一些实施例的存储介质的页面，该存储介质包括用于其中SSD控制器未采用写缓冲器的系统的部分已被写入的条带；
图8图示了依据一些实施例的其中单个AU可由单个信道或者最多两个相邻信道进行访问的情形；
图9图示了依据一些实施例的七个AU及其相应的相关联信道；以及
图10示出了依据一些实施例的用于执行本文中所描述的任意过程的计算设备的说明性框图。
具体实施方式
本文公开了用于以基于条带的逻辑结构为基础而提高包括NAND闪存介质在内的存储介质的利用率的技术。
图1描绘了依据一些实施例的用于存储介质的说明性的现有技术的数据分配技术。特别地，图示100描绘了属于存储介质的四个页面的集合110，而个体页面被标记为P0、P1、P2和P3。图示100进一步描绘了总共12个AU被SSD控制器写入到四个页面的集合110的方式。出于说明的目的，假设四个页面的集合110中的每个页面具有2,048个字节的大小并且每个AU具有520个字节的大小。在典型系统中，给定AU可能并不跨存储设备的页面而是取而代之必须完全被写入到单个页面。因此，在图示100中，包括A0、A1和A2的AU的块120被写入到存储设备的页面P0中的前520×3＝1，560个字节中。然而，由于在该写操作之后在页面P0中仅剩余488个字节，所以没有空间将整个A3写入到页面P0。
因此，A3被另外写入到该存储介质的新的页面，P1。特别地，如图1所描绘的，页面P0、P1、P2和P3中的每一个页面都恰好存储三个AU。因此，由于个体AU的存储不可跨该存储介质的任何两个页面，所以页面P0、P1、P2和P3中的每一个页面上的存储空间都未被充分利用。特别地，未被充分利用的字节在图1中由字节125、135、145和155所表示。特别地，页面P0、P1、P2和P3中的每一个页面均包括488个字节的未使用空间，总共为2,048个字节。因此，页面P0、P1、P2和P3中的每一个页面大约有百分之23未被充分利用。
因此，在存储介质的页面大小并不是AU大小的整数倍的应用中，将不会有多个AU恰好占据存储介质的页面的所有字节，并且存储介质因此将不会被充分利用。因此，提出了如本公开中所描述的基于条带的技术，以解决这样的缺陷并且针对其中页面大小并非AU大小的整数倍的系统提高包括NAND闪存存储介质在内的存储介质的利用率。
条带是存储介质中指定数量的页面(例如，2、5或10个页面)的分组。有利地，通过使用条带逻辑框架，SSD控制器的固件允许AU跨存储设备的页面进行细分，同时仍然对这样的AU内的所有数据进行正确读取和访问。令M表示条带中页面的数量并且令N表示条带中AU的数量。因此，理想情况下，为了实现存储介质的完全利用，以下等式应当成立：
M*(以字节为单位的页面大小)＝N*(以字节为单位的AU大小)。(1)然而，实际上，需要满足等式(1)的M和/或N的数值可能过大或者另外地实施起来并不现实。然而，即使在使用并不满足以上等式(1)的M和N的数值时，与其中个体AU不被允许跨页面进行细分的方案相比，存储介质仍然基于条带框架而得到更为有效地利用。这将在以下进行描述。
基于条带的方法的一些优势基于图2的图示200进行描绘。具体地，针对页面大小为2,048个字节而AU大小为1,030个字节的情形，图示225描绘了M＝4且N＝7的情形。如图示225所示，SSD控制器的固件允许个体AU 230跨页面进行细分并且因此存储介质的前三个页面(分别被标记为P0、P1和P2)被完全利用。然而，由于等式(1)并未被满足，所以NAND存储设备关于最后一个页面P4存在一定程度的非充分利用。特别地，如图2所描绘的，页面P4并未被完全写入并且某些数量的字节232保持空白。七个AU 230占据了图示225中所描绘的条带的总共8，192个字节中的7,210个字节，大约为百分之88的总体利用率。作为比较，如果AU无法跨页面进行细分，则该NAND闪存的总体利用率将是每页面的每2,048个字节中的1,030个字节，或者大约稍高于百分之50的利用率。
作为基于条带的方法的第二图示，图示250针对832个字节的页面大小和520个字节的AU大小的情形描绘了M＝10且N＝16的情形。在这种情况下，等式(1)得到满足，并且因此NAND存储设备被完全利用。特别地，页面P9(图示250中所描绘的条带的最后一个页面)被完全写入。作为比较，如果AU无法跨页面进行细分，则该NAND闪存的总体利用率将为每832个字节中的520个字节，或者大约稍高于百分之62的利用率。
将页面逻辑分组为条带由SSD控制器的固件来执行，并且在一些实施方式中，该固件可以仅将来自单个存储设备的页面分配至一个条带，而在其它实施方式中，该固件可以将来自多个存储设备的页面分配至单个条带。除此之外或可替换地，该固件可以将能够通过多个不同数据传送信道进行访问的页面分配至单个条带。
图3描绘了依据一些实施例的可以被SSD控制器的固件用来向单个条带分配页面的说明性技术。特别地，图示300描绘了其中SSD控制器可以对跨四个不同设备(分别标记为DEV0、DEV1、DEV2和DEV3)进行分布并且使用两个不同信道(分别标记为CH0和CH1)的96个页面进行写入。图3的不同设备可以对应于例如不同的存储器或存储设备，SSD控制器能够独立地从这些不同的存储器或存储设备中的每一个进行读取并对其进行写入。图示300针对用于向跨信道和设备的条带分配页面的两种不同策略而描绘了M＝8的情形。
第一种条带分配策略是跨设备和信道两者分配条带。这由图3中的条带310和条带320描绘。第二种可替换的条带分配策略是要求被分配至给定条带的所有页面都属于共同的信道(同时跨设备被分布)。针对该信道为CH0的情形，这由条带330所图示，而针对该信道为CH1的情形，这由条带340进行图示。如本领域技术人员将要理解的，基于本文中的公开内容和教导，图3所描绘的分配策略仅是可以使用的许多类型的分配策略中的两种。实际上，可以使用包含整数数量的AU和整数数量的页面两者的任意分配策略(图3中所描绘的任意页面的群组到单个条带的映射)。
为了访问被存储在条带中的数据并且为了向条带中写入数据，固件必须能够生成每个所存储的AU的第一字节的地址(或等同的地址)。为此，该固件使用两个寻址组件。首先是条带ID，其被用来识别存储设备中所存储的数据的每个条带的开始的，以及AU索引，其被用来识别与给定AU相关联的偏移量。例如，在具有总共P个条带并且每个条带N个AU的存储设备中，给定AU可以由从0至P-1的条带ID数值以及从0至N-1的AU索引数值进行寻址。另外，为了访问物理存储器地址，该固件可以参考闪存变换层(FTL)表，该表将条带ID和AU索引数值映射至物理存储器地址(并且物理存储器地址自身可以由页面标识编号和页面偏移量所表示)。
针对各种应用，固件将把一组地址与给定AU相关联。针对被完全写入在单个页面内的AU，固件可以保存具有形式(条带ID、第一字节、最后一个字节)的单个条目。例如，参考回图2，针对AU A0 257，固件可以保存单个条目(0，0，519)，其表示该AU属于第一条带并且占据该条带的字节0至519。另一方面，针对图2中跨多个条带进行细分的AU A1 259，该固件使用两个条目。因此，AU A0 257可以由与该AU在第一个页面中所占据的字节相对应的条目(0，0，519)所表示，而AU A1 259则可以由与该AU分别在第一个和第二个页面中所占据的字节相对应的条目(0，520，831)和(1，0，207)所表示。
SSD控制器可以使用固件和硬件的任意适当组合，将条带ID和AU索引数值转译为页面地址和页面偏移量(或者在AU跨两个页面的情况下可能是两对页面地址和页面偏移量)。在第一实施方式中，该固件向SSD控制器的硬件提供条带ID和AU索引。该硬件随后将该条带ID和AU索引数值解码为(多个)页面地址和(多个)页面偏移量。例如，该硬件在AU跨页面边界的情况下将生成两个页面读数。在第二实施方式中，该固件自行将条带ID和AU索引数值解码为(多个)页面地址和页面偏移量数值。在这种情况下，该固件在AU跨过页面边界的情况下自行生成两个页面读数。
利用硬件进行地址解码的第一实施方式的优势在于，使得固件可用于处理其它操作，并且因此整体系统性能可能比使用固件进行解码的第二实施方式更快。第一实施方式的缺陷在于硬件必须了解潜在的被损坏或不可使用的地址数值，并且这可能需要使用大量资源来向硬件提供这样的信息。有利的是，所公开的条带结构并不受限于SSD控制器执行AU的读取的方式。
图4描绘了依据一些实施例的在存储介质的存储设备中针对两个不同AU值和针对多个条带大小而未被充分利用(“浪费”)的百分比。特别地，表410针对4,680个字节的AU大小405以及1、2、3、4和16个页面的条带大小描绘了浪费数值，而表420则针对4,752个字节的AU大小415以及针对1、2、3、4和16个页面的条带大小描绘了浪费数值。在两种情况下，页面大小都为9,216个字节。作为如何计算浪费数值的示例，考虑对应于4,680个字节的AU大小以及三个页面的条带大小(或9,216×3＝27,648个字节)的行418。在这种情况下，在不超过该条带的字节大小的情况下，最多有5个AU可以被写入到一个条带(即，总共23,400个字节)。因此，该条带的27,648个字节中的4,248个字节未被使用，相当于大约百分之15的浪费。
如图4所描绘的，针对4,680个字节和4,752个字节的AU大小的情形，浪费随着条带大小的增大而减少，直至该条带大小达到16个页面的长度。如图4所描绘的，针对4,680个字节的AU大小405的浪费大约为百分之1.6113，而针对4,752个字节的AU大小415的浪费则大约为百分之0.0977。因此，使用本公开内容中关于图4所描述的技术，针对甚至中等条带大小，浪费通常也能够被减少为相对小的百分比。在一种布置中，浪费字节并未被留为空白，而是相反地被用于存储纠错码(ECC)字节。例如，在表410中并且利用16个页面的条带大小，2,376个字节并未被分配至AU。这些字节可以被用来存储ECC字节以确保所使用的147,456-2,376＝145,080个字节的可靠性。
图5描绘了依据一些实施例的由SSD控制器的固件所执行的用于确定要被包括在条带中的存储介质的页面数量的说明性过程。过程500在505开始。在510，由固件获得均以字节为单位测量并且分别以AU_Size和Page_Size所表示的AU的大小和页面的大小。例如，在一种布置中，参数AU_Size可以为4,680个字节并且参数Page_Size可以为9,216个字节。
在520，该固件将由Page_Cnt所表示的页面计数器的数值设置为等于数值1。该页面计数器表示要包括在一个条带中的页面的总数量的当前候选数值。在530，该固件基于参数AU_Size和Page_Cnt来确定由Stripe_Size_Write所表示的、以字节为单位的条带的当前大小。特别地，该固件根据以下关系来确定该数量：
Stripe_Size_Write＝AU_Size×Page_Cnt
在530，该固件确定与条带大小和AU大小相关联的由Waste_Bytes所表示的浪费字节的数量。为此，该固件确定纳入到一个条带中的AU的最大整数数量。例如，如果条带大小为27,648个字节并且AU大小为4,680个字节，则该固件确定最多将有五个AU纳入到该条带中。接下来，基于将纳入到条带中的AU的最大数量的大小，该固件确定浪费字节的数量。例如，由于最多将有大小为4,680个字节的五个AU均纳入到大小为27,648个字节的条带中，则上述示例中有27,648-5×(4,680)＝4,248个浪费字节。
在540，该固件基于在540所确定的浪费字节的数量以及在530所确定的条带大小来确定由Waste_Percentage所表示的浪费百分比。具体地，该固件根据以下关系确定浪费百分比：
Waste_Percentage＝100(Waste_Bytes/Stripe_Size_Write)。
例如，如果浪费字节的数量为4,248个字节而条带大小为27,648个字节，则浪费百分比被确定为大约百分之15。在550，确定在540所确定的浪费百分比是否小于预先指定的数值(例如，百分之一、百分之三或百分之五)。如果浪费百分比在560被确定为小于该预先指定的数值，则过程500进行至570，在那里该固件确定条带要包括等于页面计数器Page_Cnt的当前数值的页面数量。另一方面，如果浪费百分比在560被确定为大于该预定数值，则过程500进行至580，在那里页面计数器被递增数值1。在后者的这种情况下，过程500进行至530。
在一些实施方式中，如本文中所描述的SSD控制器的固件使用写缓冲器来管理针对存储介质的页面的数据写入。在这些实施方式中，写缓冲器在向该介质进行全部写入之前累积对整个条带进行写入的足够数据。然而，即使在采用了写缓冲器的时候，也可能仅对部分条带进行了写入。例如，可能当在条带写入开始之后但是在写入已经完成之前发生断电事件的时候写入了部分条带。另外，在一些实施方式中，SSD控制器可能根本不采用写缓冲器或者可能采用大小小于条带大小的写缓冲器。在这种情况下，部分条带将按常规被写入到介质。
图6描绘了依据一些实施例的存储介质的页面，该存储介质包括用于其中SSD控制器采用写缓冲器的系统的部分已被写入的条带。在图6中，每个矩形框表示存储介质的页面，并且行对应于不同数据传送信道而列对应于不同条带(因此，在图6的示例中，每个条带恰好包含六个页面)。另外，带阴影的页面、或带阴影的页面的一部分分别表示该页面或该页面的一部分已经被SSD控制器所写入。非阴影页面或页面的部分分别表示该页面或页面的部分还未被写入。
图6的SSD控制器累积整个条带的数据并且一次写入整个条带的数据。因此，条带605和610如图6中的带阴影矩形所示，被完全写入。另一方面，在SSD控制器对条带615进行写入时发生了断电事件。特别地，该断电事件在SSD控制器对页面620进行写入时发生并且因此页面620仅被部分写入，如页面620的部分阴影所反映的。当SSD控制器在随后(例如，在上电之后)继续写入时，页面620并未被再次写入。相反地，写入在下一个页面、即页面630的中间地址处开始，并且这以图6中的页面630的部分阴影所表示。
图7描绘了依据一些实施例的存储介质的页面，该存储介质包括用于其中SSD控制器并未采用写缓冲器的系统的部分已被写入的条带。与图6中相同，图7的每个矩形框表示存储介质的页面，并且行对应于不同数据传送信道而列对应于不同条带。另外，带阴影的页面(或带阴影的页面的部分)表示该页面(或该页面的部分)已经被SSD控制器所写入。非阴影页面或页面的部分分别表示该页面或页面的部分还未被写入。
图7的SSD控制器在不使用写缓冲器的情况下向存储介质写入数据。因此，在图7的页面中存在许多未被写入的间隙。例如，虽然条带705和708已经总体上被写入，但是在页面710和715、页面720和725以及页面730和735之间存在未被写入数据的间隙。这些间隙中的每一个间隙对应于SSD控制器的一个写入会话的结束和另一个写入会话的开始。
无论SSD控制器是否使用写缓冲器，页面之间所写入的数据中的间隙都可以通过执行周期性的回收活动而被回收再利用，上述周期性回收活动被设计为重写数据以便封闭未被写入数据的间隙。该处理被称作“垃圾收集”。根据执行垃圾收集的第一种选项，选择页面的单元，其中该单元并不是整数数量的条带。SSD控制器的固件重新写入数据从而封闭间隙并且追踪通过垃圾收集过程而被完全清空的条带。根据用于执行垃圾收集的第二种选项，该擦除单元是整数数量的条带。
在一些实施方式中，AU的分配基于SSD控制器所采用的数据传送信道而受到限制。特别地，在这些实施方式中，单个AU可以被单个信道进行访问或者可以由最多两个相邻信道进行访问(其中，第一信道和最后一个信道被认为是相邻的)。该约束在图8中通过针对SSD控制器使用被标记为0至7的八个信道的情形的示图825进行图示。如示图825中所示，给定AU可以跨信道1和2，或者信道2和3，或者信道3和4，或者信道4和5，或者信道5和6，或者信道6和7，或者信道7和0，或者信道0和1。
该约束的原因在于，它简化了差错控制单元(ECU)与NAND闪存接口(NFIF)860之间的数据路由。特别地，示图850所示，ECU 851包含多个ECC引擎。虽然在示图850中描绘了包括ECC引擎852、853和854在内的总共八个ECC引擎，但是如本领域技术人员所理解的，基于本文中的教导和公开内容，可能有更多或更少的ECC引擎。每个AU可由单个信道或者最多两个相邻信道进行访问的约束限制了每个引擎最多向NFIF 860的两个NAND信道进行输出。例如，如图8中所描绘的，引擎833的输出通信地耦合至NFIF 860的信道4和5。
将每个AU约束为能够由单个信道或者最多两个相邻信道进行访问而将每个引擎的输出限制为去往针对NFIF 860的最多两个NAND信道的另一个优势在于，它限制了要在读过程期间(例如，由于时序或数据损坏差错)要跳过信道时所丢失的AU的数量。这在图9中进行了图示。特别地，图示900描绘了被表示为AU0至AU6的七个AU，以及与它们中的每一个AU相关联的信道(这些信道被表示为CH0至CH3)。例如，AU0仅与信道CH0相关联，而AU1与信道CH0和CH1两者相关联。接下来假设CH1必须在读或写过程期间被跳过。在这种情况下，仅有三个AU，AU1、AU2和AU3，被丢弃。如果每个AU都与多个信道相关联，则跳过信道1将可能导致更多数量的AU被丢弃。
图10示出了依据一些实施例的用于执行本文中所描述的任意过程的计算设备的说明性框图。计算设备1000包括至少一个通信接口单元、输入/输出控制器1010、系统存储器以及一个或多个数据存储设备。该系统存储器包括至少一个随机访问存储器(RAM 1002)以及至少一个只读存储器(ROM 1004)。所有这些部件都与中央处理器(CPU 1006)进行通信以促进计算设备1000的操作。计算设备1000可以以许多不同方式进行配置。例如，计算设备1000可以是常规的独立计算机，或者可替换地，计算设备1000的功能可以跨多个计算机系统和架构进行分布。在图10中，计算设备1000经由网络1018或本地网络而链接至其它服务器或系统。
计算设备1000可以以分布式架构进行配置，其中数据库和处理器被保存在单独的单元或位置。一些单元执行主要处理功能并且至少包含通用控制器或处理器以及系统存储器。在分布式架构的实施方式中，这些单元中的每一个单元可以经由通信接口单元1308而附接至通信集线器或端口(未示出)，该通信集线器或端口用作与其它服务器、客户端或用户计算机以及其它相关设备的主要通信链路。该通信集线器或端口自身可以具有最少的处理能力，主要用作通信路由器。各种通信协议可以是该系统的一部分，包括但并不局限于以太网(Ethernet)、SAP、SASTM、ATP、蓝牙TM、GSM和TCP/IP。
CPU 1006包括处理器，诸如一个或多个常规微处理器以及一个或多个补充协同处理器，诸如用于卸载CPU 1006的工作负荷的数学协同处理器。CPU 1006与通信接口单元1008和输入/输出控制器1010进行通信，CPU 1006通过它们与其它设备、诸如其它服务器、用户终端或设备进行通信。通信接口单元1008和输入/输出控制器1010可以包括用于同时与例如其它处理器、服务器或客户端终端进行通信的多个通信信道。
CPU 1006还与数据存储设备进行通信。数据存储设备可以包括磁性、光学或半导体存储器的适当组合，并且可以包括例如RAM1002、ROM 1004、闪存、诸如紧致盘的光盘或硬盘或驱动器。CPU1006和数据存储设备例如均可以完全位于单个计算机或其它计算设备之内；或者通过通信介质互相连接，通信介质诸如USB端口、串行端口线缆、同轴线缆、以太网线缆、电话线、射频收发器或其它类似的无线或有线介质或者以上的组合。例如，CPU 1006可以经由通信接口单元1008连接至数据存储设备。CPU 1006可以被配置为执行一个或多个特定处理功能。
数据存储设备例如可以存储：(i)计算设备1000的操作系统1012；(ii)被适配为依据这里所描述的系统和方法、特别是依据关于CPU 1006详细描述的过程而指引CPU 1006的一个或多个应用1014(例如，计算机程序代码或计算机程序产品)；或者(iii)被适配为存储信息的(多个)数据库1016，其可被用来存储程序所需的信息。
操作系统1012和应用1014例如可以以压缩、非编译和加密格式进行存储，并且可以包括计算机程序代码。该程序的指令可以从除数据存储设备以外的计算机可读介质读入到处理器的主存储器，诸如从ROM 1004或RAM 1002读入。虽然该程序中的指令序列的执行使得CPU 1006执行本文中所描述的过程步骤，但是可以替代软件指令或者与之相结合地使用硬线电路来实施本公开内容的过程。因此，所描述的系统和方法并不局限于硬件和软件的任何具体组合。
可以提供适当计算机程序代码来执行与如本文中所描述的降低峰值功耗相关的一个或多个功能。该程序还可以包括诸如操作系统1012、数据库管理系统和“设备驱动器”的程序单元，其允许处理器经由输入/输出控制器1010与计算机外围设备(例如，视频显示器、键盘、计算机鼠标等)对接。
如本文中所使用的术语“计算机可读介质”是指向计算设备1000的处理器(或者本文中所描述的设备的任意其它处理器)提供或参与提供指令以供执行的任意非瞬态介质。这样的介质可以采取许多形式，包括但并不局限于非易失性媒介和易失性媒介。非易失性媒介例如包括光学、磁性或光学磁盘，或者诸如闪存的集成电路存储器。易失性媒介包括动态随机访问存储器(DRAM)，其通常构成主存储器。常见形式的计算机可读媒体例如包括软盘、柔性盘、硬盘、磁带、任意其它磁性介质、CD-ROM、DVD、任意其它光学介质、打孔卡、纸带、具有开孔图案的任意其它物理介质、RAM、PROM、EPROM或EEPROM(电可擦除可编程只读存储器)、FLASH-EEPROM、任意其它存储器芯片或卡盘(cartridge)，或者计算机能够从其进行读取的任意其它非瞬态介质。
在向CPU 1006(或者本文中所描述设备的任意其它处理器)输送一个或多个指令的一个或多个序列以供执行时，可以涉及到多种形式的计算机可读媒介。例如，这些指令最初可以处于远程计算机(未示出)的磁盘上。该远程计算机可以将指令加载到其动态存储器中并且通过以太网连接、线缆线路或者甚至使用调制解调器而通过电话线发送这些指令。计算设备1000本地的通信设备(例如，服务器)能够在相应的通信线路上接收到该数据并且将该数据置于用于处理器的系统总线上。该系统总线将该数据输送至主存储器，处理器从那里获取并执行这些指令。在被处理器执行之前或之后，主存储器所接收的指令可选地可以被存储在存储器中。此外，这些指令可以作为电、电磁或光学信号而经由通信端口被接收，它们是承载各种类型的信息的无线通信或数据流的示例性形式。
虽然本文中已经示出并描述了本公开内容的各个实施例，但是对于本领域技术人员将会显而易见的是，这样的实施例仅是作为示例而被提供。现在本领域技术人员将进行多种变化、改变和替换而并不背离本公开内容。应当理解的是，在实践本公开内容时可以采用针对本文中所描述的本公开的实施例的各种替换。以下权利要求旨在定义本公开内容的范围，并且这些权利要求范围之内的方法和结构及其等同形式因此得以被涵盖。

Claims (20)

1.一种用于向存储介质写入数据的系统，所述系统包括：
接口电路，所述接口电路被配置为经由一个或多个数据传送信道与所述存储介质的条带对接，所述条带包括所述存储介质的多个页面；
分区电路，所述分区电路被配置为接收数据流并且将所述数据流划分为多个分配单元(AU)，所述多个AU中的每个AU具有相同的预定字节长度；以及
写电路，所述写电路被配置为通过从所述多个页面的第一页面上的开始字节到所述多个页面的第二页面上的结束字节连续地写入从所述多个AU中所选择的AU的字节，来将所选择的AU的第一部分写入到所述第一页面并且将所选择的AU的第二部分写入到所述第二页面。
2.根据权利要求1所述的系统，其中所述写电路被配置为基于所述页面的排序序列来将所述多个AU写入到所述条带。
3.根据权利要求1所述的系统，其中所述写电路包括写缓冲器，并且其中所述写电路被配置为在等于所述条带的长度的数据量累积在所述写缓冲器中之后对所述存储介质写入。
4.根据权利要求1所述的系统，其中所述多个页面位于多个存储设备上。
5.根据权利要求1所述的系统，其中所述写电路被配置为使用所述一个或多个数据传送信道中的第一数据传送信道来访问所述多个页面中的第一页面，并且使用所述一个或多个数据传送信道中的第二数据传送信道来访问所述多个页面中的第二页面。
6.根据权利要求1所述的系统，其中所述多个AU中的每个AU与来自所述一个或多个数据传送信道中的最多两个数据传送信道相关联，并且其中所述两个数据传送信道相邻。
7.根据权利要求1所述的系统，进一步包括收集电路，所述收集电路被配置为：
读取被存储在所述存储介质中的数据；
检测所读取的数据之中的未被写入的字节；以及
将所读取的数据重新写入到所述存储介质，其中所述重新写入在未被写入的字节上写入。
8.根据权利要求1所述的系统，进一步包括纠错(ECC)电路，所述纠错(ECC)电路被配置为：
读取被存储在所述存储介质的所述条带中的数据；以及
计算对应于所读取的数据的纠错序列。
9.根据权利要求8所述的系统，其中所述写电路被配置为：
接收所述纠错序列；以及
将所述纠错序列写入到所述存储介质的所述条带的最后页面。
10.根据权利要求1所述的系统，其中所述写电路被配置为将所述多个AU写入到所述条带的第一部分而留下所述条带的第二部分未被写入。
11.一种用于向存储介质写入数据的方法，所述方法包括：
经由一个或多个数据传送信道与所述存储介质的条带对接，所述条带包括所述存储介质的多个页面；
接收数据流并且将所述数据流划分为多个分配单元(AU)，所述多个AU中的每个AU具有相同的预定字节长度；以及
通过从所述多个页面的第一页面上的开始字节到所述多个页面的第二页面上的结束字节连续地写入从所述多个AU中所选择的AU的字节，来将所选择的AU的第一部分写入到所述第一页面并且将所选择的AU的第二部分写入到所述第二页面。
12.根据权利要求11所述的方法，进一步包括：基于所述页面的排序序列来将所述多个AU写入到所述条带。
13.根据权利要求11所述的方法，进一步包括：响应于确定等于所述条带的长度的数据量累积在写缓冲器中，对所述存储介质写入。
14.根据权利要求11所述的方法，其中所述多个页面位于多个存储设备上。
15.根据权利要求11所述的方法，进一步包括：使用所述一个或多个数据传送信道中的第一数据传送信道来访问所述多个页面中的第一页面，并且使用所述一个或多个数据传送信道中的第二数据传送信道来访问所述多个页面中的第二页面。
16.根据权利要求11所述的方法，其中所述多个AU中的每个AU与来自所述一个或多个数据传送信道中的最多两个数据传送信道相关联，并且其中所述两个数据传送信道相邻。
17.根据权利要求11所述的方法，进一步包括：
读取被存储在所述存储介质中的数据；
检测所读取的数据之中的未被写入的字节；以及
将所读取的数据重新写入到所述存储介质，其中所述重新写入在未被写入的字节上写入。
18.根据权利要求11所述的方法，进一步包括：
读取被存储在所述存储介质的所述条带中的数据；以及
计算对应于所读取的数据的纠错序列。
19.根据权利要求18所述的方法，进一步包括：
接收所述纠错序列；以及
将所述纠错序列写入到所述存储介质的所述条带的最后页面。
20.根据权利要求11所述的方法，进一步包括：将所述多个AU写入到所述条带的第一部分而留下所述条带的第二部分未被写入。
CN201380019240.XA 2012-03-16 2013-03-14 用于允许数据在nand闪存上的有效存储的架构 Active CN104220991B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261612140P 2012-03-16 2012-03-16
US61/612,140 2012-03-16
PCT/US2013/031114 WO2013138540A1 (en) 2012-03-16 2013-03-14 Architecture to allow efficient storage of data on nand flash memory

Publications (2)

Publication Number Publication Date
CN104220991A CN104220991A (zh) 2014-12-17
CN104220991B true CN104220991B (zh) 2017-08-29

Family

ID=48014332

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380019643.4A Active CN104246708B (zh) 2012-03-16 2013-03-14 针对nand闪存上数据的存储的架构
CN201380019240.XA Active CN104220991B (zh) 2012-03-16 2013-03-14 用于允许数据在nand闪存上的有效存储的架构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380019643.4A Active CN104246708B (zh) 2012-03-16 2013-03-14 针对nand闪存上数据的存储的架构

Country Status (4)

Country Link
US (2) US9081668B2 (zh)
JP (2) JP6175684B2 (zh)
CN (2) CN104246708B (zh)
WO (2) WO2013138540A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013138540A1 (en) 2012-03-16 2013-09-19 Marvell World Trade Ltd. Architecture to allow efficient storage of data on nand flash memory
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
JP2014199591A (ja) * 2013-03-29 2014-10-23 株式会社東芝 記憶装置制御システム、記憶装置制御装置及びプログラム
KR102063566B1 (ko) * 2014-02-23 2020-01-09 삼성전자주식회사 메시지 운용 방법 및 이를 지원하는 전자 장치
CN105843746A (zh) * 2015-01-12 2016-08-10 广明光电股份有限公司 固态硬盘的写入方法
US9940034B2 (en) * 2016-01-25 2018-04-10 International Business Machines Corporation Reducing read access latency by straddling pages across non-volatile memory channels
CN108628752B (zh) * 2017-03-17 2021-10-01 北京兆易创新科技股份有限公司 一种数据存储方法和装置
US10564890B2 (en) * 2017-07-07 2020-02-18 Seagate Technology Llc Runt handling data storage system
CN108319429B (zh) * 2018-01-10 2021-02-19 北京思特奇信息技术股份有限公司 一种加快文件读取的方法及计算机设备
CN108804346A (zh) * 2018-05-30 2018-11-13 广东思诺伟智能技术有限公司 一种电池soc数据在flash存储器存储的方法
US11709623B2 (en) 2018-08-03 2023-07-25 Sk Hynix Nand Product Solutions Corp. NAND-based storage device with partitioned nonvolatile write buffer
KR20200053204A (ko) 2018-11-08 2020-05-18 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법 및 저장 장치를 제어하는 호스트의 동작 방법
CN109976673B (zh) * 2019-03-29 2023-04-25 新华三技术有限公司 一种数据写入方法和装置
CN111984441B (zh) 2019-05-21 2023-09-22 慧荣科技股份有限公司 瞬间断电回复处理方法及装置以及计算机可读取存储介质
US11693594B2 (en) * 2021-03-29 2023-07-04 Micron Technology, Inc. Zone striped zone namespace memory
US11347609B1 (en) * 2021-04-29 2022-05-31 International Business Machines Corporation Failed media channel recovery throttling
CN113448778A (zh) * 2021-07-15 2021-09-28 华东师范大学 一种混合式ssd中关键数据的备份方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193745A (zh) * 2010-03-05 2011-09-21 群联电子股份有限公司 快闪存储器储存装置、其控制器与写入管理方法
CN102272731A (zh) * 2008-11-10 2011-12-07 弗森-艾奥公司 用于预测固态存储装置中的故障的设备、系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509297B2 (ja) * 1987-08-31 1996-06-19 沖電気工業株式会社 自己訂正機能付半導体記憶装置及びマイクロコンピュ―タ
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
US7200715B2 (en) * 2002-03-21 2007-04-03 Network Appliance, Inc. Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes
US6985995B2 (en) * 2002-03-29 2006-01-10 Panasas, Inc. Data file migration from a mirrored RAID to a non-mirrored XOR-based RAID without rewriting the data
US8321650B2 (en) * 2003-01-13 2012-11-27 Emulex Design & Manufacturing Corporation Alignment-unit-based virtual formatting methods and devices employing the methods
JP3884722B2 (ja) * 2003-04-28 2007-02-21 Ｎｅｃトーキン株式会社 データ管理方法、プログラム及び半導体装置
JP2006107311A (ja) * 2004-10-08 2006-04-20 Hitachi Ltd ディスクアレイ装置およびその制御方法
JP4135747B2 (ja) * 2006-04-06 2008-08-20 ソニー株式会社 データ処理装置及びフラッシュメモリへのアクセス方法
US8019959B2 (en) * 2007-02-09 2011-09-13 Marvell World Trade Ltd. Nonvolatile memory system
US7904749B2 (en) 2008-10-24 2011-03-08 Hitachi, Ltd. Fast data recovery from HDD failure
US8438455B2 (en) 2008-12-31 2013-05-07 Intel Corporation Error correction in a solid state disk
US8266501B2 (en) * 2009-09-29 2012-09-11 Micron Technology, Inc. Stripe based memory operation
JP4940322B2 (ja) * 2010-03-16 2012-05-30 株式会社東芝 半導体メモリ映像蓄積再生装置及びデータ書込み／読出し方法
US8726126B2 (en) 2010-03-23 2014-05-13 Apple Inc. Non-regular parity distribution detection via metadata tag
US20110258380A1 (en) 2010-04-19 2011-10-20 Seagate Technology Llc Fault tolerant storage conserving memory writes to host writes
WO2013138540A1 (en) 2012-03-16 2013-09-19 Marvell World Trade Ltd. Architecture to allow efficient storage of data on nand flash memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272731A (zh) * 2008-11-10 2011-12-07 弗森-艾奥公司 用于预测固态存储装置中的故障的设备、系统和方法
CN102193745A (zh) * 2010-03-05 2011-09-21 群联电子股份有限公司 快闪存储器储存装置、其控制器与写入管理方法

Also Published As

Publication number Publication date
US20130246892A1 (en) 2013-09-19
US20130246890A1 (en) 2013-09-19
US9081668B2 (en) 2015-07-14
WO2013138540A1 (en) 2013-09-19
JP6201242B2 (ja) 2017-09-27
JP2015511040A (ja) 2015-04-13
CN104220991A (zh) 2014-12-17
JP2015512110A (ja) 2015-04-23
US9158675B2 (en) 2015-10-13
CN104246708A (zh) 2014-12-24
WO2013138552A1 (en) 2013-09-19
CN104246708B (zh) 2017-12-05
JP6175684B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
CN104220991B (zh) 用于允许数据在nand闪存上的有效存储的架构
US9268687B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US8332576B2 (en) Data reading method for flash memory and controller and storage system using the same
US8214578B2 (en) Method of storing data into flash memory according to usage patterns of addresses and data storage system using the same
US8904086B2 (en) Flash memory storage system and controller and data writing method thereof
US9213629B2 (en) Block management method, memory controller and memory stoarge apparatus
CN106409344A (zh) 数据储存设备及其操作方法
CN104699417A (zh) 数据储存装置以及其数据存取方法
US6742078B1 (en) Management, data link structure and calculating method for flash memory
US9772937B2 (en) Data processing method, memory controller and memory storage apparatus
CN103713857B (zh) 存储数据的方法及存储装置
CN102063266A (zh) 非易失存储器控制器与用于将当前数据写入非易失存储器的方法
TWI499907B (zh) 快閃記憶體之平行處理架構及其方法
CN110389712B (zh) 数据写入方法及其装置、固态硬盘和计算机可读存储介质
US9235501B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
CN104346288A (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US20170147235A1 (en) Memory system controlling interleaving write to memory chips
CN107678686B (zh) 基于硬件实现闪存的ftl功能的方法及其数据存储装置
US20140089566A1 (en) Data storing method, and memory controller and memory storage apparatus using the same
US10007601B2 (en) Data storage device and operating method for flash memory
JP2009259145A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
CN103559141A (zh) 非易失性存储器的管理方法和装置
CN106970853A (zh) 闪存存取方法与应用此方法的闪存
CN105353979A (zh) SSD内部数据文件系统eblock链接结构、管理系统及方法
CN103853666B (zh) 存储器、其存储控制器与数据写入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200426

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200426

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200426

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right