CN104218938B - 可编程混合信号输入/输出(io) - Google Patents
可编程混合信号输入/输出(io) Download PDFInfo
- Publication number
- CN104218938B CN104218938B CN201410203172.9A CN201410203172A CN104218938B CN 104218938 B CN104218938 B CN 104218938B CN 201410203172 A CN201410203172 A CN 201410203172A CN 104218938 B CN104218938 B CN 104218938B
- Authority
- CN
- China
- Prior art keywords
- port
- digital
- analog
- ide
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
描述了用于为集成电路提供高度集成的并且可配置的IO端口的技术,所述IO端口可以被单独地配置为用于多种通用的数字或模拟功能,例如多通道的模数转换器(ADC)、多通道的数模转换器(DAC)、复用器、GPIO、模拟开关、开关和复用器、数字逻辑电平变换器、比较器、温度传感器以及中继器等等。各个端口的配置可以通过配置寄存器来设置,所述配置寄存器例如可以指定端口的功能和电压范围,而不影响其它端口。在实施例中,可以定义端口顺序序列的逻辑映射。还可以包括数据寄存器,用于处理微控制器命令,并存储例如来自用作ADC输入端口的端口的转换结果。这些能力可以与其多范围的高电压和高电流能力组合以提高功能。
Description
相关申请的交叉引用
本申请基于35U.S.C.§119(e)要求于2013年6月3日提交的、并且名称为“PROGRAMMABLE MIXED-SIGNAL INPUT/OUTPUT(IO)”的美国临时申请序列NO.61/830,206的权益,该临时申请通过引用方式全部并入本文。
技术领域
本公开涉及可编程混合信号输入/输出(IO),具体地,涉及用于为集成电路提供高集成的并且可配置的输入/输出(IO)端口的技术,所述输入/输出(IO)端口可以被单独配置用于多种通用数字或模拟功能。
背景技术
设计集成电路是一个非常复杂并且耗时的过程。工程师们花费大量的时间来配置集成电路的架构,使其能使当地运作以用于其预期目的。虽然对于将会大量生产的专用集成电路(ASIC)而言,这种时间、努力以及花费是可接受的,但是有时设计用于特殊目的的集成电路是不实际的或者是不经济的。对于一些应用而言,结果是,对期望功能进行适应给客户带来了复杂的以及非高效的方案。
例如,用于控制和自动化应用的集成电路是非常复杂的,这是因为它们能够处理大量的功能。这样的集成电路广泛地用于通信、工业自动化以及医疗设备领域。用于这些应用的集成电路通常实现大量的端口来支持多通道的模数转换器(ADC)、多通道的数模转换器(DAC)、通用输入/输出设备(GPIO)、比较器、温度传感器、复用器、中继器等等。结果是,这些集成电路可能变得相当庞大。因此,许多实现使用多个集成电路而不是单个集成电路,其中,每个集成电路执行有限的功能集。
发明内容
描述了用于为集成电路提供高集成的并且可配置的输入/输出(IO)端口的技术,所述输入/输出(IO)端口可以被单独配置用于多种通用数字或模拟功能,例如多通道的模数转换器(ADC)、多通道的数模转换器(DAC)、复用器、通用输入/输出设备(GPIO)、模拟开关、开关和复用器、数字逻辑电平变换器、比较器、温度传感器以及中继器等等。可配置IO的端口的单独配置可以通过配置寄存器来设置,所述配置寄存器例如可以指定端口的功能和电压范围而不影响其它端口。在实施例中,还可以定义端口顺序序列的逻辑映射。可以包括数据寄存器来存储来自例如用作ADC输入端口的端口的转换结果。这些能力可以与多范围的高电压和高电流能力相组合以向集成电路提供通用的功能。
提供该概要仅仅是为了介绍将在具体实施方式和附图中全面描述的主题。相应地,不应当将该概要视为描述必要特征或者用于确定权利要求的范围。
附图说明
参照附图来描述具体实施方式。在附图中,参考数字的最左面的数字标识该参考数字第一次出现的附图。在说明书和附图中在不同实例中对相同参考数字的使用指示类似的或相同的项目。
图1是根据本公开内容的示例性实现的集成电路的示意图。
图2是根据本公开内容的示例性实现的用作单端ADC输入端的ADC配置端口的示意图。
在图3的示意图中,根据本公开内容的示例性实现,两个端口被配置为用作差分ADC输入端。
在图4A和4B的示意图中,根据本公开内容的示例性实现,两个端口被配置为用作伪差分ADC输入端。
在图5的示意图中,根据本公开内容的示例性实现,一个端口被配置为用作模拟DAC输出端。
在图6的示意图中,根据本公开内容的示例性实现,一个端口被配置为用作具有ADC回读功能的模拟DAC输出端。
在图7的示意图中,根据本公开内容的示例性实现,两个端口向GPIO和单向逻辑电平变换提供中断端口。
图8的流程图示出了根据本公开内容的示例性实现对包括在集成电路中的IO端口进行配置的方法。
图9的流程图示出了根据本公开内容的示例性实现用于操作集成电路的方法,其允许通过使用寄存器来对各个IO端口进行配置。
具体实施方式
概述
用于自动化和控制的集成电路设计通常是庞大的并且复杂的,这是因为这些应用使用大量的IO端口来支持不同的功能,例如,复用、数模转换等等。结果是,这些领域的产品制造商有时接受庞大的或者具有不使用的端口的芯片。此外,这些制造商通常采用多个芯片来适应所选功能。后面的方法与单个芯片相比消耗更多的功率,并且可能更难以集成到产品中。
相应地,描述了用于提供高度集成的IO端口的技术、集成电路和方法,所述高度集成的IO端口能够被单独地配置用于模拟输入端、模拟输出端、数字输入端、数字输出端以及通用用途。可以使用片上寄存器来选择端口的功能从而设置端口的配置。端口是可配置的,以支持通用的模数功能,包括多通道的模数转换器(ACD)、多通道的数模转换器(DAC)、复用器、GPIO、模拟开关、开关和复用器、数字逻辑电平变换器、比较器、温度传感器以及中继器。
示例性集成电路
图1示出了根据本公开内容的实施例的集成电路100。虽然集成电路100可以用于或被配置用于各种目的,但是在实施例中,集成电路100被配置为包括在用在自动化过程中的、用于电源热管理的、用于功率放大偏置等等的设备中。
如所示的,集成电路100包括端口管理器102,其对可配置的多个端口进行配置。例如,端口管理器102被示为对可独立配置的二十(20)个端口104进行配置。仅仅是为了方便的目的,将这20个端口标识为端口[0:19]。根据惯例,各个端口将被称为端口01、端口02、端口03等等。因而,可以对任意一个端口配置进行设置,而不考虑被端口管理器102配置的其它端口104的配置。例如,可以对端口01进行设置,而不考虑其它剩余端口(例如,端口02、端口03、端口04等)104中的任何一个的配置。虽然描述了二十(20)个端口的配置,但是应当理解的是,端口的数量和配置可以基于芯片的预期用途、客户规范等进行改变。
各个端口104可以用于多种通用的模拟或数字功能。例如,端口01可以用于独立于被端口管理器102配置的其它端口104中的任何一个所承载的信号,而发送DAC输出。被端口管理器102配置的剩余端口104同样是可配置的,而不考虑端口01是如何设置的。
端口104可以用于支持通用的模拟或数字功能。例如,被端口管理器102配置的端口104中的任何一个可以支持DAC 106,而不影响包括在多个端口104中的任意其它端口104是否可以被设置为传递DAC输出或任何其它功能。用这种方式,客户(例如制造商)可以经由寄存器设置端口104的功能,而不是具有由于集成电路设计而施加的固定配置。这种能力能够节省板空间,消除不使用的端口(例如,与客户的规范相比,被不良配置的端口)等。
参考图1,可以使用包括在适当存储器中的寄存器来设置端口104的配置。在实施例中,寄存器包括配置寄存器(例如个性寄存器)和数据寄存器。例如,配置寄存器对端口的功能及其电压范围进行设置。例如,寄存器可以对端口104进行设置以支持包括但不限于以下的功能:模数转换、数模转换、通用输入端(GPI)、通用输出端(GPO)、复用器或比较器、或者模拟开关。示例性的电压范围包括正、负或双极性。示例性的电压范围可以是零到十伏特(0V到10V)、负五到正五伏特(-5V到+5V)以及负十到零伏特(-10V到0V)。虽然端口104的电压范围和功能可以被设置/重置,但是在实施例中,这些电压范围可以由客户或类似的用户进行设置。因而,在初始上电时,并未对端口104进行配置(例如,被设置成高阻抗状态或高-Z),使得当客户设置寄存器时,通过配置寄存器器来给端口分配功能和电压范围。配置寄存器的设置是可以使用软件进行编程的。虽然DAC 106和ADC 108被示为分别具有十二(12)位的输出端和十二(12)位的输入端(以用作十二(12)位的伺服循环来进行温度监测和其它系统功能),但是也可以预料到其它的配置。
在实施例中,可以使用多种存储器设备来保存配置寄存器。示例性的存储器设备包括D触发器、静态随机存取存储器(SRAM)、其它非易失性存储器等。这种存储器可以集成在集成电路100上的任何结构中。
数据寄存器设置电压,例如在所述电压处DAC 106进行驱动。例如,使用配置寄存器中的零到十伏特(0-10V)的电压范围来对端口03进行设置,以支持DAC 106。在运行过程中,DAC 106基于来自微控制器的输入以三个半的伏特(3.5V)驱动端口03。在例子中,微控制器设置电压,在所述电压处DAC 106输出端通过经由微控制器接口110以及串行接口和数字控制112将所述电压写入数据寄存器而进行驱动。微控制器可以进行这种操作,例如以作为使用温度定序器114以及一个或多个温度传感器(统称为远程和本地温度传感器116)来监督电源热管理的一部分。
提供以上电源热管理的例子仅仅是为了说明的目的,而并不旨在限制图1中所示的实施例。应当理解的是,在该实施例中,集成电路100用作微控制器的从机。
微控制器接口110可以被配置为具有多种配置。示例性的微控制器接口110包括但不必限于:串行外围接口(SPI)或I2C接口(I平方C)接口。因而,在I2C接口中DAC106以3.5V驱动端口03的例子中,使用了SCL和SDA端口,并且AD1和AD0端口用于I2C的地址以标识集成电路100的唯一标识,例如在多个芯片的情况中。相反,对于SPI接口,使用CSB、DOUT、SCLK和DIN来执行写入操作。
可以使用配置寄存器来进行逻辑到物理的映射。例如,在物理端口端口01、端口03和端口05被设置成DAC配置端口的情况中,寄存器可以将这些端口的虚拟地址设置成DAC1、2和3。在对这些端口进行时间定序的过程中可以使用这种虚拟寻址。用这种方式,定序器仅仅进行到与其正定序的功能相对应的端口。
DAC 106和ADC 108通信地耦合到多个端口104。在实施例中,ADC 108和DAC 106单独地耦合到被端口管理器102配置的各个端口以及耦合到串行接口和数字控制112。因而,每个端口单独地连接到DAC 106和ADC 108。如所示的,DAC 106通过针对每个端口的单个通信线路进行耦合,而ADC 108可以通过针对每个端口的一个或两个线路进行耦合,这取决于配置。
在实施例中,针对被端口管理器102配置的端口,实现单个的DAC 106和单个的ADC108。使用单个的DAC 106和单个的ADC 108允许对信号进行时间复用。用这种方式,端口管理器102对各个端口的配置可以通过配置寄存器来设置,并进行时间复用,以在给端口分配功能的过程中提供灵活性。
参考复用信号分别耦合到DAC外部参考120、ADC内部参考122和ADC外部参考124。参考复用器118和DAC 106还可以通过来自内部接口128的DAC内部参考进行连接。DAC外部参考120、ADC内部参考122和ADC外部参考124可以使用单独的端口进行耦合,以传递各个信号。在实施例,可以改变DAC外部参考端120和ADC外部参考端124的电压,以调整对被端口管理器102配置的相关端口进行驱动的电压。
如图1中所示的,集成电路100包括用于针对内部参考128建立预定的电流/电压的主偏压126。内部参考128耦合到DAC 106、Ref Mux 118,以为DAC参考120和ADC内部参考122建立电流/电压。
如所示的,集成电路100还包括时钟产生器130。时钟产生器130用作整个集成电路100的时钟源。
如所示的,ADC定序器132包括在ADC 108和被端口管理器102配置的端口之间。ADC定序器132对具有ADC功能的端口(例如,仅仅是为了说明的目的,物理端口端口01、端口03和端口05)进行定序。ADC定序器132可以用多种方式来执行这种定序。例如,ADC定序器132可以调度从最低虚拟地址到最高虚拟地址的ADC转换,并将转换结果写入相应的数据寄存器。随后,ADC定序器132停止。在另一模式中,ADC定序器132可以执行无限循环,在所述无限循环中,其围绕着ADC配置端口无限期地进行转换并将转换结果写入数据寄存器进行循环。在其它模式中,ADC定序器132可以对端口进行多次转换,并且随后将平均的转换结果写入到相应的数据寄存器。例如,ADC定序器132可以被配置为在端口01处进行八次ADC转换,在端口03处进行三次,并且在端口05处进行两次,并且对于这些端口报告中的每一个,将平均值写入数据寄存器。
如图1的实施例中所示的,DAC定序器134包括在DAC 106和端口管理器102之间,以用于以时间复用的方式来对DAC输出进行定序。用这种方式,可以根据寄存器设置将不同的输出分发给端口104。因而,各个端口的配置独立于其它端口的配置,这是因为其信号是基于时间复用的,而不是由物理架构定义的。在实施例中,DAC定序器134以时控的方式对输出进行定序,从而允许对单个DAC 106进行共享。例如,使用跟踪和保存功能来对端口值进行设置,以所述电压保存所述端口值直到该端口被再次定序为止。
在集成电路被配置用于热监测和控制的实施例中,温度定序器114以及一个或多个温度传感器(统称为116)可以包括在集成电路100中。温度传感器116表示可以用于监测温度以防止电源或其它组件过热的传感器。各个传感器可以是片上传感器,或者通过端口进行耦合以用于远程感测。在这种配置中,集成电路可以用作伺服循环来进行温度管理。
如图1中所示的,端口管理器102还包括用于GPIO端口的处于端口管理器102与串行接口和数字控制112之间的通信线路。如所示的,导线包括二十个通用的进入通信线路和二十个通用的外出通信线路,以允许任意一个端口用作通用的输入端或输出端。应当理解的是,导线的数量可以基于被端口管理器102配置的端口的数量进行改变。
还示出了中断线路136。当在芯片中发生某个事件时(例如,温度达到设定的温度之上,或者端口是过电流的),使用中断。在该实例中,中断端口可以进行变化,例如从1变化到0,随后其被置入中断寄存器。微控制器可以检查中断寄存器并解析该事件。可以使用中断掩码来屏蔽或隐藏发生的但不需要微控制器注意的事件。
继续参考图1,集成电路100还包括偏压产生器138,其耦合到端口管理器102。偏压产生器138对被端口管理器102配置的各个端口进行偏压,以为各个端口建立稳定的偏移电压。
图2一般地示出了实施例200,在实施例200中,ADC配置端口用作单端ADC输入端。图2的实施例200包括该端口的示例性电压范围以及调整块的调整选择。在用户可以改变外部参考时,例如使用外部参考端口,内部参考被设置为2.5V,例如ADC_INT_REF是2.5V。在所示的例子中,该端口可以用作去往单端ADC的模拟输入端。该端口能够使用内部或外部参考电压实现各种输入范围。如图1的实施例,可以经由SPI或I2C接口耦合微控制器。
图3一般地示出了实施例300,在实施例300中,两个端口被配置为用作差分ADC输入端。虽然引用了端口1和2,但是可以对任意两个端口进行配置以提供这种功能。所述端口能够实现多种输入范围,并选择内部或外部参考电压。如图1的实施例,可以经由SPI或I2C接口耦合微控制器。
图4A和4B一般地示出了实施例400,在实施例400中,两个端口被配置为用作伪差分ADC输入端。虽然引用了端口1和2,但是可以被端口管理器(例如端口管理器102)配置的任意两个端口可以被配置为提供这种功能。所述端口能够使用内部或外部参考电压来实现多种输入范围。ADC输入端可以共享公共的DC偏压点。可以经由SPI或I2C接口耦合微控制器。
图5一般地示出了实施例500,在实施例500中,一个端口被配置为用作模拟DAC输出端。DAC例如可以以25mA对端口进行驱动,并将电流限制为50mA。所述端口可以被配置为在三个范围(例如0V到10V、-5V到+5V或者-10V到0V)内进行运行。
图6一般地示出了实施例600,在实施例600中,一个端口被配置为用作具有ADC回读功能的模拟DAC输出端。在所示的实施例中,DAC和ADC可以被设置为相同的参考电压。可以使用这种配置来经由ADC提供校正和校准。
图7一般地示出了实施例700,在实施例700中,两个端口向GPIO和单向逻辑电平变换提供中断端口。被端口管理器配置的任意两个端口都可以用这种配置运行。如所示的,在实施例中,GPI可以经历±30mV的滞后。可以通过微控制器对GPI输入端的阈值电压进行编程。GPO具有50mA的电流限制,并且可以通过微控制器对GPO所产生的逻辑1电平进行编程。并不对这种功能进行时钟控制,并且GPO功能基本上可以随着GPI活动的变化而立即变化。GPO输出端和GPO输入端也可以反过来。
应当理解的是,虽然已经用某种具体的程度来描述了集成电路100,但是可以基于所选择的特定实现来进行各种改变或修改。例如,虽然将集成电路100描述为从机,但是在其它实施例中,在某种程度上可以将功能包括在集成电路中,以提供某种程度的自治。本说明书的意图是涵盖并包括这样的修改。虽然描述了各种实施例,但是应当明白的是,其它配置也是可能的。例如,两个端口可以被配置成双向逻辑电平变换器。在该实施例中,两个相邻的端口用作任意开漏逻辑驱动器的双向逻辑电平变换器。在该实施例中,外部上拉电阻器和外部逻辑电源应当由用户提供。并不对这种功能进行时钟控制,所以两个端口中的任何一个基本上可以立即将另一个端口拉低。
示例性方法
以下描述可以使用上述系统、技术、方法、架构和模块实现的方法。这些方法中的每一个的方案可以用硬件、固件、或软件、或者其组合来实现。所述方法被示为指定所执行的操作的一组方框,并且不必限于所示的由相应方块执行所述操作的顺序。在以下讨论的多个部分中,将参考上面所描述的图1中的集成电路100。
图8示出了对包括在集成电路中的IO端口进行配置的方法800。在实施例中,端口可以被配置,而不考虑其它端口的配置。因而,各个端口的通用的模拟或数字功能并不限于特定的端口配置。
如所示的,建立寄存器(方框802)。例如,在存储器中建立配置寄存器,以保存被端口管理器配置的端口的配置或个性数据。配置数据可以包括端口的功能、逻辑地址、电压范围等等。在所示的实施例中,建立寄存器包括在易失性存储器中建立数据寄存器,例如以保存来自ADC配置端口的读数以及与DAC配置输出端口相关联的DAC输出端电压设置。
提供ADC和DAC定序器(方框804)。在实施例中,ADC和DAC定序器针对被端口管理器配置的端口而支持单个的DAC和单个的ADC。DAC和ADC定序器允许单个的DAC和单个的ADC对被端口管理器配置的IO端口中的每个进行时间复用。
将配置设置写入配置寄存器(方框806)。例如,可以对端口的功能和电压范围进行配置。用这种方式,端口可以由客户或其它用户配置。以上配置可以在对端口进行配置的过程中提升高度集成和灵活性。
图9示出了对集成电路(例如包括配置和数据寄存器的集成电路)进行操作的方法900,所述集成电路被构造得允许通过使用寄存器来配置各个输入/输出端口。用这种方式,客户可以基于客户的规范来定制端口。这可以最小化集成电路的板的大小,避免使用多个集成电路并最小化不使用的端口。
如所示的,在配置寄存器中设置端口的功能和电压范围(方框902)。可以使用软件将通用的模拟数字功能和电压分为设置到存储器中。
将ADC转换结果写入到数据寄存器(方框904)。例如,ADC定序器可以对来自ADC配置端口的输入电压进行转换,并将转换结果写入数据寄存器。例如,微控制器可以发出经由串行接口和数字控制进行传递的命令,以写入特定端口的DAC输出端DAC码。随后,DAC将输出端驱动到该DAC码。
更新数据寄存器(方框906)。可以基于微控制器命令(例如用于报告温度感测操作的本地或远程温度)来更新包括在数据寄存器中的值,或者ADC定序器可以将ADC的转换结果写入数据寄存器。因而,可以基于ADC和GPI读数以及针对DAC和GPO端口的微控制器命令来更新寄存器。
结论
虽然已经用特定于结构特征和/或过程操作的语言描述了主题,但是应当理解的是,所附权利要求书中定义的主题未必限于上述特定的特征或动作。相反,上述特定特征和动作是作为实现权利要求的示例性形式而进行公开的。
Claims (20)
1.一种集成电路设备,包括:
多个端口,所述多个端口中的各个端口基于片上寄存器设置可配置为用作输入端或输出端来传递数字信号或模拟信号中的至少一个;
单个的模数转换器,其被时间复用到所述多个端口;以及
单个的数模转换器,其被时间复用到所述多个端口。
2.如权利要求1所述的集成电路设备,其中,所述多个端口中的各个端口是可单独配置的。
3.如权利要求1所述的集成电路设备,其中,所述多个端口中的各个端口能够用作模拟输入端、模拟输出端、数字输入端或者数字输出端中的至少一个。
4.如权利要求1所述的集成电路设备,还包括:
被配置为存储配置寄存器的存储器,所述配置寄存器被构造成存储端口配置设置和电压范围。
5.如权利要求4所述的集成电路设备,还包括:
存储在易失性存储器中的数据寄存器,用于存储与相应端口相关联的DAC码。
6.如权利要求4所述的集成电路设备,其中,所述多个端口中的每个端口可单独配置为接受电压范围。
7.如权利要求1所述的集成电路设备,其中,所述多个端口中的每个端口被配置用于通用的模拟功能或数字功能。
8.一种集成电路设备,包括:
端口管理器,用于用输入配置或输出配置对多个端口进行配置,所述多个端口中的每个端口可单独配置为支持数字信号或模拟信号;
单个的模数转换器,其通过模数转换器定序器通信地耦合到所述多个端口;
单个的数模转换器,其通过数模转换器定序器通信地耦合到所述多个端口;以及
包括在所述集成电路中的存储器,用于存储寄存器,所述寄存器被配置成接受用户对所述模数转换器定序器或所述数模转换器定序器中的至少一个所使用的序列进行的选择。
9.如权利要求8所述的集成电路设备,其中,所述单个的模数转换器和所述单个的数模转换器分别是通信地耦合到端口的仅有的模数转换器和仅有的数模转换器。
10.如权利要求8所述的集成电路设备,其中,所述多个端口中的每个端口可配置为用作通用的模拟功能或数字功能。
11.如权利要求10所述的集成电路设备,其中,通用的模拟功能或数字功能是下述中的至少一个:多通道的模数转换器(ADC)、多通道的数模转换器(DAC)、复用器、GPIO、模拟开关、开关和复用器、数字逻辑电平变换器、比较器、温度传感器以及中继器。
12.如权利要求8所述的集成电路设备,还包括:
被配置为包含数据寄存器的易失性存储器,所述数据寄存器被构造为包含与所述多个端口中的每个端口相关联的ADC转换结果。
13.如权利要求8所述的集成电路设备,其中,所述多个端口中的每个端口初始被设置为处于高阻抗模式(High-Z)。
14.一种集成电路设备,包括:
端口管理器,用于用输入配置或输出配置对多个端口进行配置,所述多个端口中的每个端口可单独配置为支持数字信号或模拟信号;
模数转换器,其通过模数转换器定序器通信地耦合到所述多个端口;
数模转换器,其通过数模转换器定序器通信地耦合到所述多个端口;以及
包括在所述集成电路中的存储器,用于存储寄存器,所述寄存器被配置成接受用户对所述模数转换器定序器或所述数模转换器定序器中的至少一个所使用的序列进行的选择。
15.如权利要求14所述的集成电路设备,其中,所述多个端口中的各个端口是可单独配置的。
16.如权利要求14所述的集成电路设备,其中,所述多个端口中的各个端口能够用作模拟输入端、模拟输出端、数字输入端或者数字输出端中的至少一个。
17.如权利要求14所述的集成电路设备,其中,所述寄存器包括配置寄存器,所述配置寄存器被构造为存储端口配置设置和电压范围。
18.如权利要求17所述的集成电路设备,其中,所述寄存器还包括数据寄存器,所述数据寄存器用于存储与相应端口相关联的转换结果。
19.如权利要求18所述的集成电路设备,其中,所述多个端口中的每个端口可单独配置为接受电压范围。
20.如权利要求14所述的集成电路设备,其中,所述多个端口中的每个端口被配置用于通用的模拟功能或数字功能。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361830206P | 2013-06-03 | 2013-06-03 | |
US61/830,206 | 2013-06-03 | ||
US14/190,311 | 2014-02-26 | ||
US14/190,311 US9148147B2 (en) | 2013-06-03 | 2014-02-26 | Programmable mixed-signal input/output (IO) |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104218938A CN104218938A (zh) | 2014-12-17 |
CN104218938B true CN104218938B (zh) | 2019-03-12 |
Family
ID=51984418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410203172.9A Active CN104218938B (zh) | 2013-06-03 | 2014-05-14 | 可编程混合信号输入/输出(io) |
Country Status (2)
Country | Link |
---|---|
US (2) | US9148147B2 (zh) |
CN (1) | CN104218938B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10140242B2 (en) | 2015-09-10 | 2018-11-27 | Qualcomm Incorporated | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network |
US9829356B1 (en) * | 2016-06-20 | 2017-11-28 | Exar Corporation | Method and apparatus for multi-channel sensor interface with programmable gain, offset and bias |
US10432730B1 (en) * | 2017-01-25 | 2019-10-01 | United States Of America As Represented By The Secretary Of The Air Force | Apparatus and method for bus protection |
US10296477B2 (en) | 2017-03-30 | 2019-05-21 | United States of America as represented by the Secretary of the AirForce | Data bus logger |
WO2023277895A1 (en) * | 2021-06-30 | 2023-01-05 | Hewlett-Packard Development Company, L.P. | Electronic device for remote access to a computer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744376B1 (en) * | 1998-08-26 | 2004-06-01 | The Johns Hopkins University | Remote input/output (RIO) smart sensor analog-digital chip |
CN101499053A (zh) * | 2008-01-31 | 2009-08-05 | 上海普芯达电子有限公司 | 实现微控制器可配置性的方法和可配置的微控制器 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3925501A1 (de) * | 1988-07-30 | 1990-02-01 | Samsung Electronics Co Ltd | Mehrfachbildschirm-erzeugungsschaltkreis |
US6055145A (en) * | 1990-12-28 | 2000-04-25 | Eaton Corporation | Overcurrent protection device with visual indicators for trip and programming functions |
US5349676A (en) * | 1991-02-11 | 1994-09-20 | General Electric Company | Data acquisition systems with programmable bit-serial digital signal processors |
US5563526A (en) * | 1994-01-03 | 1996-10-08 | Texas Instruments Incorporated | Programmable mixed-mode integrated circuit architecture |
US6516204B1 (en) * | 1996-10-01 | 2003-02-04 | Sierra Wireless, Inc. | Combination internal modem and PC card radio operable in multiple modes |
US6373954B1 (en) * | 1997-10-14 | 2002-04-16 | Cirrus Logic, Inc. | Single-chip audio circuitry, method, and systems using the same |
US6560734B1 (en) * | 1998-06-19 | 2003-05-06 | Texas Instruments Incorporated | IC with addressable test port |
US8176296B2 (en) * | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US6507215B1 (en) * | 2001-04-18 | 2003-01-14 | Cygnal Integrated Products, Inc. | Programmable driver for an I/O pin of an integrated circuit |
US6509758B2 (en) * | 2001-04-18 | 2003-01-21 | Cygnal Integrated Products, Inc. | IC with digital and analog circuits and mixed signal I/O pins |
US7308608B1 (en) * | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US20060191401A1 (en) * | 2003-04-14 | 2006-08-31 | Hiromu Ueshima | Automatic musical instrument, automatic music performing method and automatic music performing program |
US20050226446A1 (en) * | 2004-04-08 | 2005-10-13 | Unitron Hearing Ltd. | Intelligent hearing aid |
US7034546B2 (en) * | 2004-05-28 | 2006-04-25 | Agilent Technologies, Inc. | Method and apparatus for measuring insertion loss of a conductor |
US7084664B1 (en) * | 2004-06-14 | 2006-08-01 | Alter Corporation | Integrated circuits with reduced interconnect overhead |
US20080079148A1 (en) * | 2006-09-30 | 2008-04-03 | Silicon Laboratories Inc. | Package for mixed signal mcu with minimal pin count |
US7622950B2 (en) * | 2007-01-03 | 2009-11-24 | Apple Inc. | GPIO mux/dynamic port configuration |
US7411538B1 (en) * | 2007-03-31 | 2008-08-12 | Silicon Laboratories Inc. | SAR analog to digital converter having multiplexable ground sense pin |
US7958323B1 (en) * | 2007-05-09 | 2011-06-07 | Marvell Israel (M.I.S.L.) Ltd. | Multithreading implementation for flops and register files |
US7768832B2 (en) * | 2008-04-07 | 2010-08-03 | Micron Technology, Inc. | Analog read and write paths in a solid state memory device |
US20110156839A1 (en) * | 2009-12-31 | 2011-06-30 | Silicon Laboratories Inc. | Capacitive sensor with variable corner frequency filter |
US8941394B2 (en) * | 2008-06-25 | 2015-01-27 | Silicon Laboratories Inc. | Capacitive sensor system with noise reduction |
US7684278B1 (en) * | 2008-08-26 | 2010-03-23 | Xilinx, Inc. | Method and apparatus for implementing FIFOs using time-multiplexed memory in an integrated circuit |
US8601254B1 (en) * | 2009-04-30 | 2013-12-03 | Cypress Semiconductor Corp. | Configurable reset pin for input/output port |
US8908701B2 (en) * | 2011-03-14 | 2014-12-09 | Broadcom Corporation | Stream path selection within convergent networks |
US8675908B2 (en) * | 2011-05-09 | 2014-03-18 | Harold D. Pierce | Low cost programmable sound recording and playback device and method for communicating with, and recharging of, the device |
US9252769B2 (en) * | 2011-10-07 | 2016-02-02 | Microchip Technology Incorporated | Microcontroller with optimized ADC controller |
US8536896B1 (en) * | 2012-05-31 | 2013-09-17 | Xilinx, Inc. | Programmable interconnect element and method of implementing a programmable interconnect element |
US9116043B2 (en) * | 2013-03-18 | 2015-08-25 | Apple Inc. | Ambient light sensors with photodiode leakage current compensation |
-
2014
- 2014-02-26 US US14/190,311 patent/US9148147B2/en active Active
- 2014-05-14 CN CN201410203172.9A patent/CN104218938B/zh active Active
-
2015
- 2015-09-28 US US14/867,981 patent/US9525420B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744376B1 (en) * | 1998-08-26 | 2004-06-01 | The Johns Hopkins University | Remote input/output (RIO) smart sensor analog-digital chip |
CN101499053A (zh) * | 2008-01-31 | 2009-08-05 | 上海普芯达电子有限公司 | 实现微控制器可配置性的方法和可配置的微控制器 |
Also Published As
Publication number | Publication date |
---|---|
US20140354328A1 (en) | 2014-12-04 |
US9525420B2 (en) | 2016-12-20 |
US9148147B2 (en) | 2015-09-29 |
US20160020770A1 (en) | 2016-01-21 |
CN104218938A (zh) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104218938B (zh) | 可编程混合信号输入/输出(io) | |
CN109313434B (zh) | 实验室样品分配系统和操作实验室样品分配系统的方法 | |
US20040199674A1 (en) | Interface circuit for process connections | |
CN108090010A (zh) | 总线装置、处理方法、设置方法和设置系统 | |
US7369078B2 (en) | Flexible converter interface for use in analog-to-digital and digital-to-analog systems | |
US9940285B2 (en) | Configurable IO-channel system with embedded microcontroller | |
CN203038273U (zh) | 多功能数据采集卡 | |
DE102012016266A1 (de) | Elektronisches Sensorgerät mit einem Funkslave-Speicherbauelement | |
CN103259542B (zh) | 用于模数转换器的低延时模间触发器串行接口 | |
CN103365723B (zh) | 带有可编程块和模拟电路控制的集成电路器件 | |
CN106445857A (zh) | 主从式系统及其总线地址的配置方法、从站 | |
CN102693196B (zh) | 存储器控制器地址与数据管脚多路复用 | |
CN102591506B (zh) | 触控感测装置 | |
CN115516388A (zh) | 提供高空间效率输入/输出接口的可编程逻辑控制器 | |
CN202661519U (zh) | 多重交错采样式示波器 | |
CN202339398U (zh) | 一种用于vxi总线数字测试系统的老化模块 | |
CN106160890A (zh) | 一种射频集成电路测试设备 | |
CN208459818U (zh) | 多源信号采集卡 | |
US20150339252A1 (en) | Embedded Extensible Instrumentation Bus | |
CN103229158A (zh) | 内部整合电路总线控制电路和控制方法 | |
EP2525276B1 (en) | Drive system adaptable to a matrix scanning device | |
CN205809628U (zh) | 基于pd3.0协议的usb功率组态设定装置 | |
KR101675952B1 (ko) | 아날로그-디지털 변환 모듈 | |
CN203746396U (zh) | 具阵列式显示复用算法的数码管显示及按键控制芯片 | |
CN107003966B (zh) | 写入许可电路、访问切换电路以及模拟数字变换单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |