CN103365723B - 带有可编程块和模拟电路控制的集成电路器件 - Google Patents

带有可编程块和模拟电路控制的集成电路器件 Download PDF

Info

Publication number
CN103365723B
CN103365723B CN201210556928.9A CN201210556928A CN103365723B CN 103365723 B CN103365723 B CN 103365723B CN 201210556928 A CN201210556928 A CN 201210556928A CN 103365723 B CN103365723 B CN 103365723B
Authority
CN
China
Prior art keywords
adc
circuit
block
programmable
converter circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210556928.9A
Other languages
English (en)
Other versions
CN103365723A (zh
Inventor
吉恩-保罗·凡尼泰格姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN201710140057.5A priority Critical patent/CN107092577B/zh
Publication of CN103365723A publication Critical patent/CN103365723A/zh
Application granted granted Critical
Publication of CN103365723B publication Critical patent/CN103365723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Abstract

本发明涉及带有可编程块和模拟电路控制的集成电路器件。集成电路器件可以包括多个模拟块，至少第一模拟块包括数据转换器电路，每个模拟块包括耦合至到该集成电路器件的多个外部连接件的可编程切换路径；和多个可编程数字块，至少一个可编程数字块可配置为控制可编程切换路径来将外部连接件通过不同于第一模拟块的模拟块耦合至数据转换器电路。

Description

带有可编程块和模拟电路控制的集成电路器件
技术领域
本公开一般涉及具有可编程块的集成电路器件，更特别地涉及具有固定模拟功能的器件。
背景技术
传统的系统和集成电路器件可以包括模拟功能和数字处理的混合。在一些系统级芯片器件中，可以包括逐次逼近寄存器型数字模拟转换器（SARDAC）以及中央处理单元（CPU）。CPU可以配置SARDAC并且然后从SARDAC接收转换值。如需要，CPU可以根据需要重新配置SARDAC。
这种传统的器件在性能上会具有局限，尤其是在需要高采样频率的情况下。在这种应用中，SARDAC控制会消耗大量的CPU资源。结果，CPU执行其他任务的能力下降，反应延迟会增加，功率消耗会很高。在足够高的频率下，CPU负载会如此之高以至于它不再能完成主要任务。另外，配置器件来响应于如此的高频率会需要更复杂的配置/操作码（即，固件），因此需要额外的存储器资源。
附图说明
图1是根据一实施方案的集成电路（IC）器件的示意框图。
图2是根据一实施方案的具有模拟数字转换器（ADC）作为固定功能模拟电路的IC器件的示意框图。
图3是显示根据一实施方案的采样操作的时序图。
图4A是传统ADC采样过程的时序图。
图4B是根据一实施方案的ADC的采样过程的时序图。
图5是根据一实施方案的ADC采样操作的时序图。
图6是根据一实施方案的系统级芯片IC器件的示意框图。
图7是根据一实施方案的逐次逼近寄存器型（SAR）ADC电路的示意框图。
图8是实施方案中可包括的SAR多路复用器电路的示意框图。
图9是实施方案中可包括的可编程模拟块的示意框图。
图10是根据一特定实施方案的ADC定序器的示意框图。
图11是根据一实施方案的方法的流程图。
图12是根据另一实施方案的方法的流程图。
具体实施方式
现将描述各种实施方案，其示出了集成电路器件、具有处理器和一个或多个带有固定功能模拟电路的模拟块的系统和方法。该固定功能模拟电路可以独立于该处理器用专门的定序器电路和/或用可编程数字电路块进行配置和/或控制。相应地，该固定功能模拟电路可以进行操作而不消耗处理器资源。
在以下实施方案中，类似的项目通过相同的参考符号表示，但是前导数字（leading digit）对应图的编号。
图1是根据一实施方案的集成电路器件100的示意框图。集成电路器件100可以包括处理器部分102、一个或多个可编程数字块（以下“数字块”）104、可编程模拟块（以下“模拟块”）106-0至-n、可编程输入/输出（I/O）结构108、和到该IC器件100的多个外部连接件110。
处理器部分102可以包括能执行所保存的指令的一个或多个中央处理单元（CPU）。处理器部分102可以包括适合的处理器资源，包括但不限于非易失存储器、易失性存储器、中断控制、时钟资源和功率控制电路。在所示实施方案中，处理器部分102可以与数字块104经由总线112进行通信。在一些实施方案中，处理器部分102可以具有到模拟块（106-0至-n）的一些信号路径，例如中断等。这种信号路径可以经由可编程信号路径或专门的信号路径。
模拟块（106-0至-n）可以通过配置数据（CFG）是可编程的，以提供各种模拟电路功能。一个或多个模拟块（106-0至106-n）可以包括执行预定模拟电路功能的固定功能模拟电路。这种固定功能模拟电路可以包括但不限于数据转换器，包括模拟-数字转换器（ADC）和数字-模拟转换器（DAC）；比较器；运算放大器；模拟参考电路（例如，模拟参考电压/电流的发生器）；电容传感电路；显示器驱动电路（例如LCD驱动器）；充电泵(charge pump)电路；模拟过滤器；和温度传感电路。可以理解的是，固定功能模拟电路可以具有能够通过数字值进行设置/控制的不同配置和/或操作模式。
在所示实施方案中，各模拟块（106-0至-n）可以具有可编程切换部分（以下“切换部分”）（114-0至-n）。各切换部分（114-0至-n）可以使得在模拟块（106-0至-n）自身之间和/或在模拟块（106-0至-n）和可编程I/O结构108之间产生各种可编程信号路径的任一种。可以理解的是，这种模拟信号路径的产生可以是静态的（例如，通过配置数据CFG）或动态的。在所示的特定实施方案中，模拟信号路径可以通过数字块104进行控制。
这种布置可以使得待切换到模拟电路116的输入的数目扩大。这种扩大可以是静态的（由配置数据CFG确立）和/或动态的（例如，通过可编程数字块104）。相应地，信号至模拟块的路由可以是灵活的和可扩展的。
在图1中，模拟块106-0显示为包括固定功能模拟电路（以下“模拟电路”）116。模拟电路116可以包括模拟部分116-0和定序器部分116-1。模拟部分116-0可以包括用于执行一个或多个模拟功能的模拟电路。定序器部分116-1可以自动地配置和控制模拟部分116-0。相应地，可以执行预定的模拟功能而无需处理器部分102的大量（或任何）资源。
在特别的实施方案中，定序器部分116-1还可以处理由模拟电路116产生的数据值。可以将经处理的数据（data_out）提供给数字块104和/或处理器部分102。这可以进一步释放处理器部分102的资源来执行其他任务。
仍参考图1，在所示实施方案中，模拟电路116还可以由一个或多个数字块104进行控制。即，数字块104可以具有到模拟电路116的信号路径（直接和/或经由切换结构），并且可以配置成能够控制模拟电路116的电路。在图1中，这由从数字块104输出至模拟电路116的信号ablk_cfg和ablk_ctrl示出。相应地，数字块104可以补充定序器部分116-1提供的配置和/或控制或可以完全取代定序器部分116-1。
仍进一步地，数字块104可以配置成对模拟电路116产生的数据进行额外的处理。相应地，根据需要，数字块104可以承担处理任务来空出处理器部分102的资源。因此，对于给定的应用，可以在处理器部分102和数字部分104的资源之间做出权衡来实现合乎需要的性能（例如，处理速度、功率消耗等）。
可编程I/O结构108能够实现IC器件100的外部连接件110和模拟块（106-0至-n）之间的各种模拟信号路径。在所示实施方案中，可以用配置数据（CFG）来建立路径。然而，在其他实施方案中，可以动态地控制（例如，通过数字块104）所有或部分这种到模拟块（106-0至-n）的模拟信号路径。外部连接件110可以是到集成电路器件的任何适合的物理连接，包括但不限于：引线、焊盘、突起等。
注意到，在一些实施方案中，可编程I/O结构（未示出）可以将外部连接件连接到数字块104。
在一些实施方案中，图1中示出的IC器件100的各个部分可以在同一个集成电路基底上形成。即，IC器件100可以是单片IC器件。然而，在备选实施方案中，IC器件100可以是单个集成电路封装，其中多个IC互相连接（例如，多芯片模块）。在另一些实施方案中，处理器部分102可以与包括可编程模拟块和数字块的集成电路器件分离。
图2是根据另一实施方案的IC器件200的示意框图，其中固定功能模拟电路可以为ADC。类似图1中那些的IC器件200的部分可以具有类似的功能，并且具有参考图1所提到的相同的变化。
图2与图1不同之处在于其示出了可编程数字互联（I/C）218。数字I/C218可以提供可编程数字块（204-0至-m）自身之间和这种块和处理器部分202之间的可编程信号路径。
进一步地，数字块204-0显示为被配置成ADC控制电路，并且包括ADC配置部分226-0、采样控制部分226-1、结果处理部分226-2和端口控制部分226-3。ADC配置部分226-0可以将配置值应用到ADC216-0。这种配置值可以确立ADC216-0的操作，并且包括但不限于：分辨率、范围（可以转换的电压的范围）、转换速度/准确度，等等。采样控制部分226-1可以控制采样操作，包括但不限于：采样速率和采样时长。结果处理部分226-2可以对从ADC216-0输出的样本数据执行预定的算术/逻辑运算。这种运算可以使得能够独立于处理器部分202来处理样本数据。然后可以将经处理的样本数据提供给处理器部分202。
端口控制部分226-3可以控制切换到ADC216-0的信号路径。如所示，端口控制部分226-3可以控制其他模拟块（206-1至-n）的切换部分（214-1至-n）的信号路径，以使得物理输入（端口）的各种组合能够被切换作为到ADC216-0的输入。如将在以下进行更具体地描述，这种能力可以使得ADC216-0的多个端口能够扩张超过通过ADC定序器部分216-1所接入的那些。进一步地，这种能力可以使得能够基本上任意地选择到ADC的输入。这与传统器件形成对比，传统器件可能限制到相邻引线的模拟转换输入。
在一些实施方案中，ADC216-0和数字部分204-0之间的信号可以独立于ADC定序器部分216-1。然而，在其他实施方案中，这种信号路径可以穿过ADC定序器部分216-1。
可以理解的是，虽然图2示出了一个数字块204-0编程为ADC控制电路，这种控制电路可以通过引入更多的数字块（即，204-1至-m）被扩大，因为这种数字块可以通过可编程数字I/C218相互连接。即，ADC216-0的更复杂的控制和ADC数据的更精细的处理可以根据需要通过使用额外的数字块（204-0至204-n）被扩大。
模拟块206-0可以包括固定功能ADC电路216和ADC MUX214-0。ADC电路216可以包括ADC定序器部分216-1和ADC216-0。ADC定序器部分216-1可以独立于数字块（即，204-0）的控制来配置和控制ADC216-0。在所示的特定实施方案中，ADC MUX214-0可以具有专门的输入224，但是也可以具有来自其他模拟块的输入。
ADC电路216可以包括任何合适的ADC电路，但是在特定的实施方案中，可以为逐次逼近寄存器型ADC（SARADC）。在备选实施方案中，ADC电路216可以具有其他形式，包括但不限于集成型ADC或电阻梯（闪存（flash））型ADC。在后种情况下，ADC电路可以连接到外部电路组件（例如，电容器，电阻器）。
在特定的实施方案中，ADC定序器部分216-1可以控制ADC MUX214-0的切换，以将输入切换到ADC216-0中。然而，仅利用ADC MUX214-0会限制可能的输入的数量/组合。与单独由ADC定序器部分216-1控制的端口数量相比，包括端口控制部分（例如，226-3）可以大大地扩大可能的输入选项和输入的数量。
参考图2，在所示的特定实施方案中，模拟总线220可以将各个模拟块（206-0至–n）相互连接。进一步地，模拟总线220可以为到ADC MUX214-0的输入。相应地，到一些模拟块（即，206-1至–n）的各种输入可以连接到其他块（即，206-0）的模拟电路上。
在图2中，显示可编程I/O结构208通过配置数据被编程为端口组228-0至-x。各端口组（228-0至–x）可以将一组物理连接210连接至模拟块（206-0至–n）。在一些实施方案中，这种连接可以是静态的，其通过配置数据确立。然而，在其他实施方案中，这种连接可以是动态的，由IC器件其他电路部分（例如，数字块204-0至-m）控制。通过将连接通过其他模拟块（206-1至–n）路由至各个端口，可被ADC216-0访问的端口可以根据需要进行扩展。
图3是示出根据一实施方案的ADC操作的时序图。图3示出了由ADC（显示为ADC）执行的动作和由ADC控制器独立于处理器部分执行的动作，例如，由ADC定序器部分和/或编程为ADC控制器的数字块（显示为ADC定序器/数字块）执行的那些动作。
ADC可以采样端口（采样P0）。在端口采样完成后，ADC可以激活下一个指示（下一个）并开始将所采样的模拟值转换为数字值（转换P0）。在这一时间期间，响应于激活的下一个指示，ADC控制器（独立于任何处理器控制）可以以指定的顺序切换至下一个端口（切换到P1）。
一旦样本的转换完成，ADC可以采样下一个端口，并且操作可以以相同的方式继续，切换到下一个端口同时转换前一个端口值。
应该理解的是，虽然图3示出了包括一个ADC的IC器件的转换，在其他实施方案中，可以包括多个ADC，使得能够在端口之间进行更快的切换。
另外或作为选择，虽然图3示出了ADC的操作，可以将相同的操作应用到其他固定功能模拟电路中。
图4A是显示传统样本求平均值操作的时序图。在一些具有ADC电路的传统系统中，ADC可以能够对连续的样本求平均值。在图4A中，传统ADC使第一个样本（样本0）紧跟以第二个（样本1）。然后可以对这种相邻的样本值求平均值以产生平均样本值。
图4B是显示根据一实施方案的样本求平均值操作的时序图。在所示实施方案中，可以控制ADC以在重复的扫描操作（扫描0、扫描1、扫描2、扫描3）中顺序地采样不同的信道（例如，端口A、B、C、D）。定序器电路（或编程的数字块）可以将样本结果分配给信道和扫描，然后将相同的信道对于多个扫描进行平均。因此，如图4B所示，对应于信道A的样本0、4和8可以进行平均。可以理解的是，各种样本分组/处理中的任一种可以用定序器电路或被编程以作为ADC控制器和/或ADC数据处理器操作的一个或多个数字块来完成。这与图4A中示出的受限的传统特征形成鲜明的对比。
如上所述，包括定序器部分和/或编程为控制器的数字块可以使得能够对固定功能模拟电路进行动态控制。在特定的实施方案中，可以响应于来自这种电路的输出来改变固定功能模拟电路的操作。此外，这种动作可以独立于处理器控制。这种操作的一个实例在图5中示出。
图5是显示ADC的采样操作的时序图。尤其地，在所采样值接近目标水平时，ADC可以提高采样速率。相应地，当初始采样值远离目标水平时，采样可以以第一速率（速率0）发生。
当所采样值进入目标水平的一定范围内时，采样速率可以提高（速率1）。这种行为可以包括ADC控制器从ADC接收所采样的值，并且作为响应，产生提高ADC的采样速率的新的控制值。这种ADC控制器可以包括ADC定序器部分、一个或多个编程的数字块、或其组合。
当所采样的值接近目标水平时，ADC可以切换到快的采样速率（速率2）。当所采样的值偏离目标水平，采样速率可以减慢（返回至图5中的速率1）。
图6是根据另一实施方案的IC器件600的示意框图。IC器件600可以为可编程系统级芯片（SoC），其具有中央处理单元（CPU）、可编程数字块、可编程模拟块和各个部分和I/O引线之间的可编程互联。在所示实施方案中，IC器件600可以包括处理器部分602、可编程部分630、可编程I/O结构608和系统资源632。
处理器部分602可以包括通过系统互联640相互连接的CPU634、随机存取存储器（RAM）636和非易失存储器638。非易失存储器638可以存储由CPU634执行的指令以及用于对可编程部分630进行编程的配置信息。
可编程部分630可以包括各种可编程电路和互联，包括可编程模拟块（其可以包括固定功能模拟电路）、可编程数字块和其他固定功能电路。在所示实施方案中，可编程部分630可以包括模拟部分606、数字部分604、比较器部分642、电容感应部分644、液晶显示器（LCD）驱动器部分646、调制器部分648、串行通信部分650、通用I/O（GPIO）路径652、I/O定序器部分654、RF通信部分654，以及数字系统互联（DSI）618和可编程I/O608。
模拟部分606可以包括可编程模拟块（606-0、606-1、606–n），其可以为本文所示的那些形式的任一种，或等同物。模拟块606-0可以为SARADC块，并且可以包括固定功能SARADC616，固定功能SARADC616可以包括如本文所述的ADC定序器部分和SARADC部分，或等同物。进一步地，SARMUX614-0可以提供到SARADC的可切换输入。在一个非常特定的实施方案中，模拟块606-1可以为连续时间块，该连续时间块包括运算放大器（op amps）和相应的比较器电路。模拟部分606还可以包括模拟路由614，该模拟路由614使得能够对模拟块（606-0至–n）之间的模拟信号进行额外的路由。
数字部分604可以包括可编程数字块（604-0至–m），该可编程数字块（604-0至-m）可以为本文所述的那些形式中的任一种，或等同物。在所示实施方案中，数字块604-0被编程为SARADC控制器。
比较器部分642可以是提供模拟比较器的另一个模拟块。电容感应（capsense）部分642可以包括用于感测I/O引线（即，对于触摸感应应用等）上的电容的电容感测电路。LCD驱动器部分646可以产生用于控制LCD显示器的信号。调制部分647可以提供各种调制功能的任何一种。仅作为一个实例，调制部分647可以进行脉冲宽度调制。
串行通信部分648可以根据一个或多个串行通信标准提供串行化、去串行化、编码和解码。在特定的实施方案中，串行通信部分648可以根据以下标准中的任一种实现通信：控制器局域网（CAN）、I2C、通用串行总线（USB）和/或IEEE1394。
GPIO路径650可以使得外部连接件（I/O引线）610能够作为数字或模拟输入，以使得信号的路由的灵活性更大。
I/O定序器652可以提供到IC器件600内的模拟块的一组外部连接件610的顺序连接。例如，I/O定序器652可以使得能够对电容感应阵列进行自动扫描。
RF通信部分654可以包括无线通信电路以使得能够与其他器件进行无线通信。
外围互联结构656可以使可编程部分630的所有各个部分能够互相通信。另外，数字系统互联（DSI）618和可编程I/O结构608可以使可编程部分630的一些部分能够互相通信。
可编程I/O结构608还可以如所示使得在外部连接件610和各个电路之间实现可编程互联。在所示实施方案中，可编程I/O结构608可以包括高速矩阵658，该高速矩阵658可以在外部连接件和IC器件600内的其他电路之间实现高速通信。
系统资源632可以包括功率控制电路660和时钟电路662。功率控制电路660可以选择性地将IC器件的不同部分设置为较低功率消耗模式。在一些实施方案中，功率控制电路660可以将处理器部分202设置为较低功率（例如，睡眠）模式而同时模拟块206-0可以产生数据。一旦这些数据准备好，处理器部分202就可以切换到较高功率模式。时钟电路662可以产生供IC器件600使用的定时信号。
在一个实施方案中，IC器件600可以具有两个操作模式。在第一种操作模式下，SARADC电路616可以独立于CPU634根据ADC定序器进行操作。在这种模式下，根据可编程I/O结构606的配置，通过ADC定序器（未示出，除了SARADC电路616的一部分）的操作，可以经由SARMUX614-0将外部连接件610连接到ADC电路616的输入。ADC定序器还可以处理采样的结果。
在第二种操作模式下，SARADC电路616可以根据数字块604-0进行操作。进一步地，外部连接件610可以通过SARMUX614-0和其他模拟块（例如，606-1）两者连接到ADC电路616的输入。相应地，更多数量的输入和/或输入的不同组合可以连接到SARADC电路616。仍进一步地，数字块604-0可以在比单独的ADC定序器的情况下更大的程度上处理来自SARADC电路616的结果。
如上所述，在备选实施方案中，SARADC616的操作可以由ADC定序器和编程的数字块两者来控制。
在一个非常特定的实施方案中，IC器件600可以来自可编程嵌入式系统级芯片器件的系列，其由美国加利福尼亚圣荷西市的赛普拉斯半导体公司生产。
图7是根据一个实施方案的SARADC电路764的示意框图。图7可以是图6中所示SARADC电路的一个特定实现，并且相应的部分通过相同的参考符号表示，但是前导数字为“7”。
SARADC电路764可以包括处理器部分702、数字系统互联（DSI）718、可编程数字块704、ADC定序器706-1、SARADC706-0、SARMUX714-0、模拟块（706-1至–n）、可编程I/O结构708和外部连接件（例如，引线710）。处理器部分702可以经由系统总线740连接到DSI718。
在所示实施方案中，ADC定序器706-1可以从DSI718接收SARADC配置数据（SAR_config）。这种配置数据可以源于处理器部分702或数字块704。当从数字块704接收时，这种配置数据可以使得SARADC能够独立于处理器部分702进行重配置。
在所示实施方案中，ADC定序器706-1可以向DSI718输出信号，包括采样_完成(sample_done)，其可以表示采样操作完成；channel_id_valid，其可以表示正在传输的信道id是有效的；channel_id，其可以为样本标识信道；sar_data_valid，其可以表示正在传输的数据是有效的样本数据；和sar_data，其可以是样本数据。可以经由DSI718将这些输出信号路由至数字块704。处理器部分702可以经由系统总线740从数字块704获取样本数据。将这些数值传输至数字块704可以使得ADC采样结果能够独立于处理器部分702被处理。在备选实施方案中，处理器部分702可以独立于数字块704访问ADC定序器706-1。在一些实施方案中，ADC定序器还可以控制ADC电路的输入电压范围。即，通过ADC定序器706-1的操作（或数字块的控制），ADC可以取得两个电压电平之间的数值（即，一个输入并非必须接地）。
ADC定序器706-1可以输出控制信号以控制SARADC706-0的操作。在所示实施方案中，ADC定序器706-1能够向SARADC706-0输出信号，包括：分辨率（resolution），其可以确立SARADC706-0的比特分辨率；sample_w，其可以确立样本宽度；和ref_ctrl，其可以设置SARADC706-0内的参考电压和/或电流。在图7中，ADC定序器706-1可以从SARADC706-0接收信号，包括数据输出（data_out），其可以为样本数据；以及下一个（next），其可以表示一个样本完成（并且因此可以触发如图3所示的信道变化）。进一步地，ADC定序器706-1可以向处理器部分702提供一个或多个中断sar_int。
ADC定序器706-1还可以控制端口至SARADC706-0的切换。在所示实施方案中，ADC定序器706-1可以用控制信号SARMUX_ctrl控制SARMUX714-0。另外，可以从ADC定序器706-1输出信号Port_en和Pin_sel，以使得信号能够经由其他模拟块（例如，706-1至–n）被路由。
在所示的特定实施方案中，第一模拟总线SARBUS720-0可以使得来自其他模拟块（706-1至–n）的信号能够被路由到SARMUX714-0中（并因此路由到SARADC706-0中）。另外，第二模拟总线ABUS720-1可以使得信号能够在所有模拟块（706-0至–n）之间被路由，包括路由到SARMUX714-0中。可选地，SARMUX714-0和SARADC706-0之间的信号可穿过另一组模拟路由740。
可编程I/O结构708可以使外部连接件710能够连接到各模拟块（706-0至–n），并因此作为到SARADC706-0的输入端口。
应该理解的是，从ADC定序器706-1输出的任何控制信号可以通过ADC定序器706-1内的状态机产生，或可以响应于来自一个或多个数字块704的控制信号而产生。
图8是可以包括在实施方案中的可编程I/O结构808的一部分和SARMUX电路814-0的示意框图。图8可以是图7中显示为714-0的SARMUX和图7中显示为708的I/O结构的一部分的一个特定实现。
图8示出了I/O结构808的一部分，该I/O结构808的一部分可以通过切换元件（一个显示为878）的操作将外部连接件(引线0至引线j)810选择性地连接至模拟总线（ABUS）820-1的线路。在一个非常特定的实施方案中，I/O结构部分808的切换元件（例如，878）的状态可以通过来自DSI（未示出）的信号或配置信息来确立。外部连接件810可以具有到SARMUX I/O876的直接连接。
在SARMUX814内，SARMUX I/O876或模拟总线820-0/1的线路可以通过切换结构870连接至SARADC输入880。切换结构870可以包括切换元件（一个显示为882）。在一个非常特定的实施方案中，一些切换元件（例如，882）的状态可以通过来自DSI（未示出）的信号或配置信息来确立，而切换元件（例如，882）中的其它切换元件可以进一步由ADC定序器（未示出）进行控制。
图8还示出了可以连接至SARADC输入808中的任一个的温度传感器电路872，和可以连接至SARADC的(-)输入的参考VSS。
这样，各个总线和引线可以通过以下当中的任一个动态地连接至SARADC的输入880：ADC定序器；由数字块产生的来自DSI的信号；或配置数据。前者能够实现这种切换的动态控制。
图9是可以包括在实施方案中的可编程I/O结构908的一部分和模拟块906-1的示意框图。图9可以是图7中显示为706-1的模拟块和图7中显示为708的I/O结构的一部分的一个特定实现。
图9示出了I/O结构908的一部分，该I/O结构908的一部分可以选择性地通过操作切换元件（一个显示为978）将外部连接件(Pin0至Pinj)910连接至模拟总线（ABUS）920-1的线路。在一个非常特定的实施方案中，I/O结构部分908的切换元件（例如，978）的状态可以通过来自DSI（未示出）的信号或配置信息来确立。外部连接件910也可以直接连接到块I/O976。
在模拟块906-1内，块I/O976可以通过切换结构970-0连接至块总线921。切换结构970-0可以包括切换元件（一个显示为982）。在一个非常特定的实施方案中，一些切换元件（例如，982）的状态可以通过来自DSI（未示出）的信号或配置信息来确立，而切换元件（例如，982）中的其他切换元件可以进一步由ADC定序器（未示出）进行控制。
同样，在模拟块906-1内，块总线921的线路可以通过切换结构970-1连接到模拟总线（SARBUS）920-0。切换结构970-1可以包括切换元件（一个显示为983），该切换元件具有通过来自DSI（未示出）的信号、配置信息、或来自ADC定序器（未示出）的信号而确立的状态。
在图9的特定实施方案中，模拟块906也可以包括运算放大器（op amp）电路990-0/1，其可以通过切换结构991-0连接到块总线921并通过切换结构991-1连接到参考电压输入。还示出了偏置电流复制器电路992，其可以向运算放大器电路990-0/1提供偏置电流。然而，应该理解的是，具有其他功能类型（即，不是运算放大器块）的模拟块可能包括类似的可编程路由，以实现到某个固定功能模拟电路（例如，SARADC）的输入的扩展。
这样，各个总线和引线可以通过其他模拟块的切换结构凭借来自以下当中任一个的信号动态地连接至SARADC的输入：ADC定序器；DSI（由数字块产生）；或配置数据。前者能够实现这种切换的动态控制。
图10是示出可以包括在实施方案中的ADC定序器1006-0和SARADC1006-0的示意框图。图10可以是图7中显示为706-0/1的SARADC和ADC定序器的一个特定实现。
ADC定序器1006-1可以包括控制部分1003、信道配置部分1005、定序器逻辑和状态机（定序器逻辑）1007、算术/逻辑（ALU）部分1009、信道工作部分1011、中断屏蔽1013和中断发生器1015。
控制部分1003可以接收用于控制定序器逻辑1007的操作并因此控制ADC定序器1006-1的操作的数值。在一个实施方案中，根据配置数据，从定序器逻辑1007输出的控制值可以由定序器逻辑1007产生，或从经过DSI1018接收到的信号产生。信道配置部分1005可以为SARADC1006-0扫描的每个信道提供配置数据。因此，可以将样本值分配给信道和/或可以对信道相互不同地进行处理。
定序器逻辑1007可以根据其自身电路，或根据经过DSI1018接收的信号（其可以从可编程数字块产生）来控制SARADC1006-0的操作。这种信号显示为ADC_Ctrl/Cfg。在所示实施方案中，定序器逻辑1007可以用控制值SAR_CTRL/CFG控制和配置SARDAC1006-0。定序器逻辑1007还可以向DSI输出指令，以使得能够对采样操作进行监控和/或器件的其他部分能接收到采样结果。在所示的特定实施方案中，这种值可以包括图7中所述的那些（即，采样_完成(sample_done)、channel_id_valid、channel_id、sar_datavalid）。
ALU部分1009可以接收来自SARADC1006-0的样本数据（SAR_DATA），并且可以对这些数据进行算术和/或逻辑运算。这些运算可以根据从定序器逻辑1007输出的控制数据来进行。算术/逻辑运算可以包括但不限于：值的累计、值的求平均、将符号应用到值、扩展值的大小，或值的移位。当然，根据来自定序器逻辑1007的输出，ALU部分1009可以不对样本数据进行运算。可以将从ALU部分1009输出的经处理的（或未处理的）样本数据提供给DSI1018（sar_data）和提供给信道工作部分1011。
信道工作部分1011可以在系统总线1040上输出（经处理的）样本值以供处理器部分等使用。另外，信道工作部分1011可以经过系统总线1040接收中断屏蔽数据。中断发生器1015可以根据定序器逻辑1007的状态产生中断。根据中断屏蔽1013，可以激活中断（sar_int）。
以上实施方案已经示出了器件和相应的操作方法。现将参考流程图描述另外的方法实施方案。
图11是根据一个实施方案的方法1100的流程图。方法1100可以包括根据编程的数字块或固定的定序器电路将器件输入连接至固定功能模拟电路，1121。编程的数字块可以是用配置数据编程以产生控制信号的可编程数字块，其中控制信号能够实现到器件输入的连接。在一个非常特定的实施方案中，固定功能模拟电路可以是ADC电路。
可以独立于处理器处理来自固定功能模拟电路的多个输出结果，1123。这种行为可以包括利用不同于相同器件上包括的中央处理单元的电路来处理数据。
图12是根据另一个实施方案的方法1200的流程图。方法1200可以包括设置ADC的控制值，1225。这种行为可以包括用配置数据对器件进行编程，或向器件提供预定输入。如果该控制值表示定序器控制（来自1227的“是”），那么ADC的操作可以用定序器电路来控制，1229。
然而，如果该控制值不表示定序器控制（来自1227的“否”），那么模拟块I/O开关可以配置为到ADC的输入，1231。这种行为可以实现ADC和器件的外部连接件之间的静态和/或动态的连接。方法1200可进一步包括用编程的数字块控制模拟块I/O开关，1233。ADC的操作可以用编程的数字块进行控制，1235。
应该理解的是，整个本说明书中涉及的“一个实施方案”或“实施方案”意指在关于该实施方案描述的特定特征、结构或特点包括在本发明的至少一个实施方案中。因此，强调的是并且应该理解的是，本说明书的各个部分中提到的“实施方案”或“一个实施方案”或“备选实施方案”中的两个或多个不一定都指代相同的实施方案。进一步地，特定特征、结构或特点可以在本发明的一个或多个实施方案中适当地组合。
同样，应该理解的是，在以上本发明的示例性实施方案的描述中，本发明的各种特征有时在一个单独的实施方案、附图或其描述中被组合在一起，目的是精简公开内容以协助理解各个发明方面的一个或多个。然而，所公开的方法不能理解为反映权利要求需要比各个权利要求中清楚叙述的特征更多的特征的意图。相反，创造性的方面在于少于单个前述公开的实施方案的所有特征。因此，具体描述之后的权利要求在此清楚地合并到本具体描述中，每个权利要求独立地作为本发明的单独的实施方案。

Claims (17)

1.一种集成电路器件，包括：
多个模拟块，至少第一模拟块包括数据转换器电路和包括多个可编程模拟块，该多个可编程模拟块通过配置数据是可编程的，以提供不同的模拟功能，每个模拟块包括耦合至所述集成电路器件的多个外部连接件的可编程切换路径；和
多个可编程数字块，至少一个可编程数字块可配置为控制所述可编程切换路径以将外部连接件通过不同于所述第一模拟块的模拟块耦合至所述数据转换器电路。
2.根据权利要求1所述的集成电路器件，还包括：
耦合至所述至少一个可编程数字块的至少一个处理器元件，所述处理器元件与所述模拟块和所述数字块在相同的基底上形成；和
所述第一模拟块包括定序器电路，该定序器电路配置为独立于所述处理器元件控制所述数据转换器电路。
3.根据权利要求2所述的集成电路器件，还包括：
所述可编程数字块中的至少一个配置为控制所述定序器电路的操作。
4.根据权利要求1所述的集成电路器件，其中：
所述数据转换器电路包括模拟-数字转换器ADC。
5.根据权利要求4所述的集成电路器件，还包括：
ADC定序器电路，其配置为对所述ADC的多个转换结果执行算术-逻辑运算。
6.根据权利要求1所述的集成电路器件，还包括：
功率控制电路；和
配置为在从所述数据转换器电路接收到信号时从低功率模式转变到高功率模式的至少一个处理器元件。
7.一种集成电路器件，包括：
包括数据转换器电路的至少一个模拟块；
耦合至所述数据转换器电路的定序器电路；
多个可编程数字块，其中，所述数据转换器电路能够由所述可编程数字块中配置成控制器电路的至少一个可编程数字块或所述定序器电路中的任一个进行控制；
至少一个处理器元件，其中，所述数据转换器电路配置为独立于所述处理器元件进行操作，并且其中，配置成控制器电路的所述可编程数字块被配置为独立于所述处理器元件来操作所述数据转换器电路。
8.根据权利要求7所述的集成电路器件，还包括：
所述模拟块包括多个第二可编程模拟块，每个第二可编程模拟块包括耦合在所述集成电路器件的外部连接件和所述数据转换器电路之间的可编程切换电路；和
可配置为控制所述可编程切换电路的至少一个可编程数字块。
9.根据权利要求7所述的集成电路器件，其中：
所述数据转换器电路包括模拟-数字转换器ADC；和
所述定序器电路配置为向所述ADC提供配置值以改变所述ADC如何转换模拟值。
10.根据权利要求7所述的集成电路器件，其中：
所述至少一个模拟块包括多个可编程模拟块，该多个可编程模拟块通过配置数据是可编程的，以提供不同的模拟功能。
11.根据权利要求9所述的集成电路器件，其中：
所述定序器电路配置为进行选自以下项中的至少一个操作：累计样本值、对样本值求平均值、为样本值分配极性符号、响应于来自所述ADC的数据来更改所述ADC的采样速率、更改参考电压、改变所述ADC的分辨率和改变所述ADC的输入电压范围。
12.根据权利要求9所述的集成电路器件，其中：
所述至少一个模拟块包括ADC多路复用器，所述ADC多路复用器响应于MUX控制信号选择性地将模拟输入连接至所述ADC；和
所述定序器电路配置为产生所述MUX控制信号。
13.一种用于处理数据转换器电路的输出的方法，包括：
根据选自以下项的控制电路来控制所述数据转换器电路的操作：定序器电路和配置成所述控制电路的可编程数字块；
用所述控制电路处理来自所述数据转换器电路的输出结果，其中，处理来自所述数据转换器电路的输出结果包括独立于处理器元件来处理这些结果；和
将来自所述控制电路的处理结果提供给所述处理器元件；
其中，所述控制电路与可编程模拟块在相同的集成电路基底上形成。
14.根据权利要求13所述的用于处理数据转换器电路的输出的方法，其中：
将集成电路器件的外部连接件耦合至所述数据转换器电路，包括：
确定配置值，和
如果所述配置值具有一个值，则通过所述定序器电路的操作在所述外部连接件和所述数据转换器电路之间实现信号路径，和
如果所述配置值具有另一个值，则通过所述可编程数字块的操作在所述外部连接件和所述数据转换器电路之间实现信号路径。
15.根据权利要求13所述的用于处理数据转换器电路的输出的方法，其中：
所述数据转换器电路包括模拟-数字转换器ADC。
16.根据权利要求13所述的用于处理数据转换器电路的输出的方法，其中：
控制所述数据转换器电路的操作包括响应于所述数据转换器电路的输出结果更改所述数据转换器电路的配置。
17.根据权利要求15所述的用于处理数据转换器电路的输出的方法，还包括：
控制所述ADC的操作包括执行多个扫描操作，其中每个扫描操作对多个不同的端口进行采样，并且每个端口对应于不同的输入组合；和
处理输出结果包括对来自多个不同扫描操作的至少一个端口的值求平均值。
CN201210556928.9A 2012-04-06 2012-12-20 带有可编程块和模拟电路控制的集成电路器件 Active CN103365723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710140057.5A CN107092577B (zh) 2012-04-06 2012-12-20 带有可编程块和模拟电路控制的集成电路器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261621139P 2012-04-06 2012-04-06
US61/621,139 2012-04-06
US13/630,876 US8416113B1 (en) 2012-04-06 2012-09-28 Integrated circuit device with programmable blocks and analog circuit control
US13/630,876 2012-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710140057.5A Division CN107092577B (zh) 2012-04-06 2012-12-20 带有可编程块和模拟电路控制的集成电路器件

Publications (2)

Publication Number Publication Date
CN103365723A CN103365723A (zh) 2013-10-23
CN103365723B true CN103365723B (zh) 2017-04-12

Family

ID=47999234

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210556928.9A Active CN103365723B (zh) 2012-04-06 2012-12-20 带有可编程块和模拟电路控制的集成电路器件
CN201710140057.5A Active CN107092577B (zh) 2012-04-06 2012-12-20 带有可编程块和模拟电路控制的集成电路器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710140057.5A Active CN107092577B (zh) 2012-04-06 2012-12-20 带有可编程块和模拟电路控制的集成电路器件

Country Status (2)

Country Link
US (2) US8416113B1 (zh)
CN (2) CN103365723B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9575619B2 (en) * 2012-01-18 2017-02-21 Texas Instruments Incorporated Data capture design tool for designing and configuring systems with analog front ends
US8416113B1 (en) * 2012-04-06 2013-04-09 Cypress Semiconductor Corporation Integrated circuit device with programmable blocks and analog circuit control
US9634667B2 (en) * 2014-08-29 2017-04-25 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem
US9972536B2 (en) * 2014-10-08 2018-05-15 Taiyo Yuden Co., Ltd. Reconfigurable semiconductor device
US9473144B1 (en) * 2014-11-25 2016-10-18 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem
US9887652B2 (en) * 2016-06-17 2018-02-06 Semiconductor Components Industries, Llc Controlling lead angle using a single motor integrated circuit pin
US10084469B1 (en) * 2017-12-19 2018-09-25 Silicon Laboratories Inc. Control system and method for a configurable analog to digital converter
CN109067398B (zh) * 2018-07-16 2022-04-01 珠海一微半导体股份有限公司 一种具备多路通道信号的adc电路的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224918A (ja) * 1992-08-31 1994-08-12 Toshiba Corp Ｌａｎ間接続装置
US6329936B1 (en) * 1998-10-30 2001-12-11 Agilent Technologies Inc. Statistical adjustment of A/D non-linearities to correct intensity ARI
US7916051B1 (en) * 2009-10-02 2011-03-29 Texas Instuments Incorporated Bandwidth mismatch estimation for time interleaved ADCs
CN102301602A (zh) * 2009-02-11 2011-12-28 瑞典信号处理设备公司 用于使信号数字化的装置和方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851838A (en) 1987-12-18 1989-07-25 Vtc Incorporated Single chip successive approximation analog-to-digital converter with trimmable and controllable digital-to-analog converter
US5051799A (en) 1989-02-17 1991-09-24 Paul Jon D Digital output transducer
US5200751A (en) * 1989-06-26 1993-04-06 Dallas Semiconductor Corp. Digital to analog converter using a programmable logic array
US5410186A (en) * 1991-12-19 1995-04-25 International Business Machines Company Programmable digital to analog converter
US5570090A (en) * 1994-05-23 1996-10-29 Analog Devices, Incorporated DAC with digitally-programmable gain and sync level generation
US6356224B1 (en) * 1999-10-21 2002-03-12 Credence Systems Corporation Arbitrary waveform generator having programmably configurable architecture
EP1220108A3 (en) * 2000-10-26 2005-01-12 Cypress Semiconductor Corporation Programmable circuit
US7265694B2 (en) 2004-03-25 2007-09-04 Texas Instruments Incorporated System and method for successive approximation
JP4547198B2 (ja) * 2004-06-30 2010-09-22 富士通株式会社 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体
DE602006007551D1 (de) 2005-02-24 2009-08-13 Microchip Tech Inc A/d-wandler mit austausch von auflösungen durch mehrere probe- und haltekanäle
US7411538B1 (en) 2007-03-31 2008-08-12 Silicon Laboratories Inc. SAR analog to digital converter having multiplexable ground sense pin
US7956787B2 (en) 2008-12-19 2011-06-07 Silicon Laboratories Inc. SAR analog-to-digital converter having differing bit modes of operation
DE102009005770B4 (de) 2009-01-23 2012-01-26 Texas Instruments Deutschland Gmbh SAR-ADC und Verfahren mit INL-Kompensation
US9448964B2 (en) * 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US9612987B2 (en) * 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
US7952507B2 (en) * 2009-07-09 2011-05-31 Intersil Americas Inc. Programmable segmented digital-to-analog converter (DAC)
US8212697B2 (en) * 2010-06-15 2012-07-03 Csr Technology Inc. Methods of and arrangements for offset compensation of an analog-to-digital converter
US8416113B1 (en) * 2012-04-06 2013-04-09 Cypress Semiconductor Corporation Integrated circuit device with programmable blocks and analog circuit control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224918A (ja) * 1992-08-31 1994-08-12 Toshiba Corp Ｌａｎ間接続装置
US6329936B1 (en) * 1998-10-30 2001-12-11 Agilent Technologies Inc. Statistical adjustment of A/D non-linearities to correct intensity ARI
CN102301602A (zh) * 2009-02-11 2011-12-28 瑞典信号处理设备公司 用于使信号数字化的装置和方法
US7916051B1 (en) * 2009-10-02 2011-03-29 Texas Instuments Incorporated Bandwidth mismatch estimation for time interleaved ADCs

Also Published As

Publication number Publication date
CN107092577B (zh) 2020-11-03
CN107092577A (zh) 2017-08-25
CN103365723A (zh) 2013-10-23
US8816890B1 (en) 2014-08-26
US8416113B1 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
CN103365723B (zh) 带有可编程块和模拟电路控制的集成电路器件
US10725954B2 (en) Microcontroller programmable system on a chip
US10097185B2 (en) System level interconnect with programmable switching
US20170286344A1 (en) Dynamically Reconfigurable Analog Routing and Multiplexing Architecture on a System on a Chip
US7552370B2 (en) Application specific distributed test engine architecture system and method
EP1220108A2 (en) Programmable circuit
US7034569B1 (en) Programmable system on a chip for power-supply voltage and current monitoring and control
US20080263334A1 (en) Dynamically configurable and re-configurable data path
US20080263319A1 (en) Universal digital block with integrated arithmetic logic unit
US9880536B1 (en) Autonomous control in a programmable system
US8990455B1 (en) Offloading tasks from a central processing unit to peripheral function engines
CN111611195A (zh) 可软件定义存算一体芯片及其软件定义方法
CN103532562B (zh) 用于混合信号接口电路的装置和相关方法
US6650266B1 (en) Digital to analog converter using control signals and method of operation
CN112650973B (zh) 三角函数计算装置及电子设备
US20180003770A1 (en) Mixed-Signal Integrated Circuit
Faura et al. FIPSOC: A field programmable system on a chip
KR20080064307A (ko) 클록 게이팅을 이용한 절전회로 및 그 설계방법
CN114741021A (zh) 存算一体芯片
Thirer et al. Parallel Processing for a DSP Application using FPGA
CN117439379A (zh) 多路电源输出电压设置方法、上下电控制方法及装置
CN117498657A (zh) 多路电源输出电压设置方法、上下电控制方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant