CN104218918A - 实现asic音频处理功能的直流滤波电路 - Google Patents

Abstract

本发明涉及一种实现ASIC音频处理功能的直流滤波电路，所述直流滤波电路包括一个输入功能处理模块和一个输出功能反馈模块，所述输入功能处理模块用以将所述直流滤波电路的输入信号延迟反相后与所述直流滤波电路的输入信号共同输出，所述输出功能反馈模块用以将所述直流滤波电路的输出延迟信号截取高位字段并反相后与所述输入功能处理模块的输出信号、所述直流滤波电路的输出延迟信号加和。采用本发明的实现ASIC音频处理功能的直流滤波电路，可以去除ASIC音频信号中的直流分量，并且将乘法器进行优化，大幅度降低了处理的硬件资源消耗，将原本占总资源70%的资源减少到30%以下，电路结构简单实用，工作性能更稳定，适用范围更广泛。

Description

实现ASIC音频处理功能的直流滤波电路

技术领域

本发明涉及信号处理领域，尤其涉及一种直流滤波电路，具体是指一种实现ASIC音频处理功能的直流滤波电路。

背景技术

在ASIC音频电路处理电路中，输入信号可能会有接近直流的分量的存在，或者在音频信号的音效处理过程中可能会引入的接近直流的分量，在电路输出前都需要去除这部分直流信号。通常的去除方式是将信号通过一个IIR滤波电路，该IIR滤波电路结构如图1所示，这样的一个滤波电路中包括一个乘法器、两个加法器、一个反相器和两个延迟器。

由于该去除1Hz以下直流分量的IIR滤波器中存在乘法器，在电路运行过程中，对资源的消耗较大，其中乘法器即占到整个滤波器70%左右的资源，造成对资源的过度占用。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种可将原本占总资源70%的资源减少到30%以下、结构简单实用、工作性能稳定可靠、适用范围广泛的的实现ASIC音频处理功能的直流滤波电路。

为了实现上述目的，本发明的实现ASIC音频处理功能的直流滤波电路具有如下构成：

输入功能处理模块，所述输入功能处理模块的输入端与所述直流滤波电路的信号输入端相连接，用以将所述直流滤波电路的输入信号延迟反相后与所述直流滤波电路的输入信号共同输出；

输出功能反馈模块，连接于所述输入功能处理模块的信号输出端和所述直流滤波电路的信号输出端之间，用以将所述直流滤波电路的输出延迟信号截取高位字段并反相后与所述输入功能处理模块的输出信号、所述直流滤波电路的输出延迟信号加和。

该实现ASIC音频处理功能的直流滤波电路中，所述输入功能处理模块包括：

第一延迟器，所述第一延迟器的输入端与所述直流滤波电路的信号输入端相连接；

第一反相器，所述第一反相器的输入端与所述第一延迟器的输出端相连接；

第一加法器，所述第一加法器的输入端分别与所述直流滤波电路的信号输入端、所述第一反相器的输出端相连接，所述第一加法器的输出端与所述输出功能反馈模块的信号输入端相连接。

该实现ASIC音频处理功能的直流滤波电路中，所述输出功能反馈模块包括：

第二加法器，所述第二加法器的第一输入端与所述输入功能处理模块的信号输出端相连接，所述第二加法器的输出端与所述直流滤波电路的信号输出端相连接；

第二延迟器，所述第二延迟器的输入端与所述第二加法器的输出端相连接；

第一高位移位寄存器，所述第一高位移位寄存器的输入端与所述第二延迟器的输出端相连接，用以按照系统预设位数截取输出延迟信号的高位字段；

减法器，所述减法器的第一输入端与所述第二延迟器的输出端相连接，所述减法器的第二输入端与所述第一高位移位寄存器的输出端相连接，所述减法器的输出端与所述第二加法器的第二输入端相连接。

该实现ASIC音频处理功能的直流滤波电路，所述直流滤波电路还可以具有如下结构：

该实现ASIC音频处理功能的直流滤波电路中，所述输入功能处理模块包括：

第三延迟器，所述第三延迟器的输入端与所述直流滤波电路的信号输入端相连接；

第二反相器，所述第二反相器的输入端与所述第三延迟器的输出端相连接；

数据选择器，所述数据选择器的第一输入端与所述直流滤波电路的信号输入端相连接，所述数据选择器的第二输入端与所述第二反相器的输出端相连接。

该实现ASIC音频处理功能的直流滤波电路中，所述输出功能反馈模块包括：

第三加法器，所述第三加法器的第一输入端与所述数据选择器的输出端相连接；

触发器，所述触发器的输入端与所述第三加法器的输出端相连接，所述触发器的输出端分别与所述第三加法器的第二输入端、所述直流滤波电路的信号输出端相连接；

第四延迟器，所述第四延迟器的输入端与所述触发器的输出端相连接，所述第四延迟器的输出端与所述数据选择器的第四输入端相连接；

第二高位移位寄存器，所述第二高位移位寄存器的输入端与所述第四延迟器的输出端相连接，用以按照系统预设位数截取输出延迟信号的高位字段；

第三反相器，连接于所述第二高位移位寄存器和所述数据选择器的第三输入端之间。

该实现ASIC音频处理功能的直流滤波电路中，所述系统预设位数为10、11、12或13。

采用了本发明中的实现ASIC音频处理功能的直流滤波电路，可以去除ASIC音频信号中的直流分量，并且将乘法器进行优化，大幅度降低了处理的硬件资源消耗，将原本占总资源70%的资源减少到30%以下，电路结构简单实用，增强了工作性能的稳定性，具有更广泛的适用范围。

附图说明

图1是现有技术中的直流滤波电路示意图。

图2是本发明第一实施例为实现ASIC音频处理功能的直流滤波电路示意图。

图3是本发明第二实施例为实现ASIC音频处理功能的直流滤波电路示意图。

图4是上述图3的直流滤波电路的具体示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明中该实现ASIC音频处理功能的直流滤波电路包括：

输入功能处理模块，所述输入功能处理模块的输入端与所述直流滤波电路的信号输入端相连接，用以将所述直流滤波电路的输入信号延迟反相后与所述直流滤波电路的输入信号共同输出；

输出功能反馈模块，连接于所述输入功能处理模块的信号输出端和所述直流滤波电路的信号输出端之间，用以将所述直流滤波电路的输出延迟信号截取高位字段并反相后与所述输入功能处理模块的输出信号、所述直流滤波电路的输出延迟信号加和。

如图2所示，为本发明中优化乘法器后第一种实施例的电路图，在本实施例中，采用了减法器和高位移位寄存器替代乘法器。

在第一种实施例中，该实现ASIC音频处理功能的直流滤波电路中，所述输入功能处理模块包括：

第一延迟器102，所述第一延迟器102的输入端与所述直流滤波电路的信号输入端101相连接；

第一反相器103，所述第一反相器103的输入端与所述第一延迟器102的输出端相连接；

第一加法器104，所述第一加法器104的输入端分别与所述直流滤波电路的信号输入端101、所述第一反相器103的输出端相连接，所述第一加法器104的输出端与所述输出功能反馈模块的信号输入端相连接。

在第一种实施例中，该实现ASIC音频处理功能的直流滤波电路中，所述输出功能反馈模块包括：

第二加法器201，所述第二加法器201的第一输入端与所述输入功能处理模块的信号输出端205相连接，所述第二加法器201的输出端与所述直流滤波电路的信号输出端205相连接；

第二延迟器204，所述第二延迟器204的输入端与所述第二加法器201的输出端相连接；

第一高位移位寄存器203，所述第一高位移位寄存器203的输入端与所述第二延迟器204的输出端相连接，用以按照系统预设位数截取输出延迟信号的高位字段；

减法器202，所述减法器202的第一输入端与所述第二延迟器204的输出端相连接，所述减法器202的第二输入端与所述第一高位移位寄存器203的输出端相连接，所述减法器202的输出端与所述第二加法器201的第二输入端相连接。

在采样率在8kHz～48kHz之间的音频信号源的处理电路中，需要滤除小于1Hz的直流信号，音频信号精度可达24bits，经Matlab设计出的图1所示的滤波器，其乘法器相乘的系数均为接近0.999～0.9999之间的小数，经工程师分析，均可以用1-(1/2)ⁿ表示，设n为第一高位移位寄存器的系统预设位数。此时截止频率最大为1.2Hz，只有当n值分别为10、11、12或13时，1-(1/2)ⁿ的值落在0.999～0.9999之间，所以系统预设位数可以为10、11、12或13。

如图3所示，为本发明中优化乘法器后第二种实施例的电路图，在本实施例中，采用加法器、反相器和高位移位寄存器替代乘法器。

在第二种实施例中，该实现ASIC音频处理功能的直流滤波电路中，所述输入功能处理模块包括：

第三延迟器302，所述第三延迟器302的输入端与所述直流滤波电路的信号输入端301相连接；

第二反相器303，所述第二反相器303的输入端与所述第三延迟器302的输出端相连接；

数据选择器304，所述数据选择器304的第一输入端与所述直流滤波电路的信号输入端301相连接，所述数据选择器304的第二输入端与所述第二反相器303的输出端相连接；

在第二种实施例中，该实现ASIC音频处理功能的直流滤波电路中，所述输出功能反馈模块包括：

第三加法器406，所述第三加法器406的第一输入端与所述数据选择器304的输出端相连接；

触发器405，所述触发器405的输入端与所述第三加法器406的输出端相连接，所述触发器405的输出端分别与所述第三加法器406的第二输入端、所述直流滤波电路的信号输出端404相连接；

第四延迟器403，所述第四延迟器403的输入端与所述触发器405的输出端相连接，所述第四延迟器403的输出端与所述数据选择器304的第四输入端相连接；

第二高位移位寄存器402，所述第二高位移位寄存器402的输入端与所述第四延迟器403的输出端相连接，用以按照系统预设位数截取输出延迟信号的高位字段；

第三反相器401，连接于所述第二高位移位寄存器402和所述数据选择器304的第三输入端之间。

其中，如图4所示，为第二种实施例的实现ASIC音频处理功能的直流滤波电路的具体实现电路结构图。电路中各器件均可用工具在lib库中调用，具体说明如下：

输入音频信号从直流滤波电路的信号输入端301输入；

所述第三延迟器302由第一D触发器306、第一时钟信号305、加1计数器309、第二时钟信号310共同构成；

所述数据选择器304由数据选择单元311、第二D触发器420、第三时钟信号412、加1计数器309、第二时钟信号310共同构成；

所述第二高位移位寄存器402由ABS取绝对值410、第三D触发器409、第四时钟信号408和移位器407共同构成了第二高位移位寄存器402。

所述第四延迟器403由第五D触发器417、第五时钟信号418、第四D触发器414、第六时钟信号415共同构成。

输出音频信号从输出端404输出。

所述触发器405由第五D触发器417、第五时钟信号418、加1计数器309、第二时钟信号310共同构成。

各个元器件在电路中所起的作用如下：

在实际电路中，时钟信号一般是输入信号的几十乃至上百倍，为了更好满足硬件电路时序要求，增加第一D触发器306；为了实现流水线计算的过程，增加第三D触发器409和第四D触发器414，这三个D触发器有一个时钟周期的延迟。第一D触发器306和第五D触发器417通过时钟信号和控制信号共同作用，分别实现将输入和输出数据延迟一个音频信号采样周期，同时第五D触发器417将输出保持一个音频信号采样周期，保持输入输出的时序的一致性。

第二反相器303和第三反相器401是取其输入数据的相反数后输出；

由加1计数器309进行逻辑控制，在当前的输入数据计算结束后，将保持的输入数据锁存到第一D触发器306的输出端，直到下一个输入数据的整个计算结束后再更新，即实现输入数据的延迟；

ABS是取绝对值逻辑410，ABS计算结果在第三D触发器409延迟一个时钟周期后，根据系统预设位数n,右移n位，本电路中移位采用取高位的方式是，负数取其相反数后取高位再还原为相反数的补码输出，正数直接取高位输出，并通过第三反相器401取相反数后输出，作为4选1数据选择311的一个输入。

该直流滤波电路的具体工作过程如下：

在音频处理芯片中，处理电路Clk频率为采样频率的上百乃至上千倍。所以将输入端301输入的音频数据信号、输入音频数据信号取反计算后的前一个数据信号307、输出端404输出的音频数据信号反馈的前一个输出数据信号411、前一次输出数据信号411根据n值选择经过取高位后取反的输出信号，四个数据依次锁存至数据选择311。

4选1数据选择单元311的选择信号由加1计数器309进行逻辑控制，选择逻辑分别选择4个输入信号中的一个并由第二D触发器420锁存输出，成为第三加法器406的相加数据信号419；

加法器输出信号416经第五D触发器417锁存每次相加的结果作为加法器的相加数据信号413；

第三加法器406实现数据相加计算。经过第三加法器406的累加后，结果由加法器输出信号416锁存输出，成为输出音频数据信号。其中D触发器的个数及第三加法器406的位数由输入数据位宽m决定。

第五D触发器417由加1计数器309逻辑控制锁存当前输入数据参与整个去直流计算后的值，即输出音频数据信号，直到下一个输入数据计算结束后再更新，其输出将用于下一个输入数据的去直流计算中，即实现了对输出数据的延迟。

在采样率在8kHz～48kHz之间的音频信号源的处理电路中，需要滤除小于1Hz的直流信号，音频信号精度可达24bits，经Matlab设计出的图1所示的滤波器，其乘法器相乘的系数均为接近0.999～0.9999之间的小数，经工程师分析，均可以用1-(1/2)ⁿ表示，设n为第一高位移位寄存器的系统预设位数。此时截止频率最大为1.2Hz，只有当n值分别为10、11、12或13时，1-(1/2)ⁿ的值落在0.999～0.9999之间，所以系统预设位数可以为10、11、12或13。

采用了上述的实现ASIC音频处理功能的直流滤波电路，可以去除ASIC音频信号中的直流分量，并且将乘法器进行优化，大幅度降低了处理的硬件资源消耗，将原本占总资源70%的资源减少到30%以下，电路结构简单实用，增强了工作性能的稳定性，具有更广泛的适用范围。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (6)

1.一种实现ASIC音频处理功能的直流滤波电路，其特征在于，所述直流滤波电路包括：

输入功能处理模块，所述输入功能处理模块的输入端与所述直流滤波电路的信号输入端相连接，用以将所述直流滤波电路的输入信号延迟反相后与所述直流滤波电路的输入信号共同输出；

输出功能反馈模块，连接于所述输入功能处理模块的信号输出端和所述直流滤波电路的信号输出端之间，用以将所述直流滤波电路的输出延迟信号截取高位字段并反相后与所述输入功能处理模块的输出信号、所述直流滤波电路的输出延迟信号加和。

2.根据权利要求1所述实现ASIC音频处理功能的直流滤波电路，其特征在于，所述输入功能处理模块包括：

第一延迟器，所述第一延迟器的输入端与所述直流滤波电路的信号输入端相连接；

第一反相器，所述第一反相器的输入端与所述第一延迟器的输出端相连接；

第一加法器，所述第一加法器的输入端分别与所述直流滤波电路的信号输入端、所述第一反相器的输出端相连接，所述第一加法器的输出端与所述输出功能反馈模块的信号输入端相连接。

3.根据权利要求1所述实现ASIC音频处理功能的直流滤波电路，其特征在于，所述输出功能反馈模块包括：

第二加法器，所述第二加法器的第一输入端与所述输入功能处理模块的信号输出端相连接，所述第二加法器的输出端与所述直流滤波电路的信号输出端相连接；

第二延迟器，所述第二延迟器的输入端与所述第二加法器的输出端相连接；

第一高位移位寄存器，所述第一高位移位寄存器的输入端与所述第二延迟器的输出端相连接，用以按照系统预设位数截取输出延迟信号的高位字段；

减法器，所述减法器的第一输入端与所述第二延迟器的输出端相连接，所述减法器的第二输入端与所述第一高位移位寄存器的输出端相连接，所述减法器的输出端与所述第二加法器的第二输入端相连接。

4.根据权利要求1所述实现ASIC音频处理功能的直流滤波电路，其特征在于，所述输入功能处理模块包括：

第三延迟器，所述第三延迟器的输入端与所述直流滤波电路的信号输入端相连接；

第二反相器，所述第二反相器的输入端与所述第三延迟器的输出端相连接；

数据选择器，所述数据选择器的第一输入端与所述直流滤波电路的信号输入端相连接，所述数据选择器的第二输入端与所述第二反相器的输出端相连接。

5.根据权利要求1所述实现ASIC音频处理功能的直流滤波电路，其特征在于，所述输出功能反馈模块包括：

第三加法器，所述第三加法器的第一输入端与所述数据选择器的输出端相连接；

触发器，所述触发器的输入端与所述第三加法器的输出端相连接，所述触发器的输出端分别与所述第三加法器的第二输入端、所述直流滤波电路的信号输出端相连接；

第四延迟器，所述第四延迟器的输入端与所述触发器的输出端相连接，所述第四延迟器的输出端与所述数据选择器的第四输入端相连接；

第二高位移位寄存器，所述第二高位移位寄存器的输入端与所述第四延迟器的输出端相连接，用以按照系统预设位数截取输出延迟信号的高位字段；

第三反相器，连接于所述第二高位移位寄存器和所述数据选择器的第三输入端之间。

6.根据权利要求3或5所述实现ASIC音频处理功能的直流滤波电路，其特征在于，所述系统预设位数为10、11、12或13。