CN104218078B - 具有漏极在顶部的功率晶体管及其形成方法 - Google Patents
具有漏极在顶部的功率晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104218078B CN104218078B CN201310220296.3A CN201310220296A CN104218078B CN 104218078 B CN104218078 B CN 104218078B CN 201310220296 A CN201310220296 A CN 201310220296A CN 104218078 B CN104218078 B CN 104218078B
- Authority
- CN
- China
- Prior art keywords
- layer
- source electrode
- body layer
- drain
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000007943 implant Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims 2
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Abstract
一种具有漏极在顶部的功率晶体管及其形成方法，该形成方法包括先形成一主体层，接着于主体层的上面形成一磊晶层，然后形成一栅极沟槽，位于主体层与磊晶层内，接着，形成一栅极结构，位于一栅极沟槽内，然后形成一漏极掺杂层，位于磊晶层内部，接着形成一源极，接触到主体层，最后形成一漏极，接触到漏极掺杂层。本发明将漏极设计在顶部，可与新型高效的封装设计相结合，因此可以大大提高功率半导体的效率。
Description
技术领域
本发明涉及一种功率晶体管，尤其涉及一种漏极在顶部的功率晶体管及其形成方法。
背景技术
现如今移动电子装置面积缩小，使得内部的功率半导体除需具高效率也需要有效设计整个结构，以配合开发设计出更高效率与高密度的封装方式。但传统沟槽式功率半导体因为漏极（Drain）在底部，造成元件不太容易和新型高效封装设计相结合。
发明内容
有鉴于上述问题，本发明的目的在于公开一种具有漏极在顶部的功率晶体管及其形成方法，该功率晶体管可方便与新型高效封装设计相结合。
为达到上述目的，本发明提供一种具有漏极在顶部的功率晶体管，包括：一主体层；一磊晶层，位于主体层的上面；一栅极沟槽，位于主体层与磊晶层内；一栅极结构，位于一栅极沟槽内；一漏极掺杂层，位于磊晶层内部；一源极，接触到主体层；以及一漏极，接触到漏极掺杂层。
在本发明一实施例中，更包括一第一遮蔽层，位于栅极沟槽内且位于栅极结构的上面。
在本发明一实施例中，更包括一源极沟槽，位于主体层与磊晶层内，且一导电结构位于源极沟槽内，使得源极通过导电结构接触到主体层。
在本发明一实施例中，导电结构位于主体层内。
在本发明一实施例中，更包括一第二遮蔽层，位于源极沟槽内且位于导电结构上面。
在本发明一实施例中，更包括一源极沟槽，位于主体层与一基材层内，基材层位于主体层下面，且一导电结构位于源极沟槽，使源极经导电结构接触到主体层。
本发明并提供一种具有漏极在顶部的功率晶体管的形成方法，包括：形成一主体层；形成一磊晶层，位于主体层的上面；形成一栅极沟槽，位于主体层与磊晶层内；形成一栅极结构，位于一栅极沟槽内；形成一漏极掺杂层，位于磊晶层内部；形成一源极，接触到主体层；以及形成一漏极，接触到漏极掺杂层。
在本发明一实施例中，形成栅极结构步骤后更包括：形成一遮蔽层，位于栅极沟槽内且位于栅极结构的上面。
在本发明一实施例中，形成漏极掺杂层步骤后，更包括形成一源极沟槽，位于主体层与磊晶层内，并以一导电结构填入源极沟槽内，使源极经导电结构接触到主体层。
在本发明一实施例中，源极沟槽填入导电结构之前，更包括形成一P型导电层与一N型导电层于主体层内。
在本发明一实施例中，导电结构位于主体层内。
在本发明一实施例中，填入导电结构位于主体层内后，更包括形成一第二遮蔽层，位于源极沟槽内且位于导电结构上面。
在本发明一实施例中，更包括形成一源极沟槽，位于主体层与一基材内，基材位于主体层下面，并以一导电结构填入源极沟槽，使源极经导电结构接触到主体层。
在本发明一实施例中，形成主体层步骤，包括依序形成一第一P型导电层、一第一N型导电层以及一第二P型导电层。
本发明公开的具有漏极在顶部的功率晶体管及其形成方法，将功率晶体管的漏极设计在顶部，并将源极作各种不同设计以接触到主体层，例如以源极沟槽或直接接触方式，并配合遮蔽层的结合下，可有效改善在逆向偏压操作时将利用此沟槽氧化区（TrenchOxide）的电场夹挤效应，形成电荷平衡（Charge balance）与电场舒缓效果（RESURF），借此利用较少空间而更有效率的获得更高的崩溃电压（Breakdown Voltage）及更低的电阻（Ronsp）特性表现，进而降低元件导通损失。
以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明的保护范围。而有关本发明的其他目的与优点，将在后续的说明与附图中加以阐述。
附图说明
图1A～图1H为本发明一实施例的具有漏极在顶部的功率晶体管的形成方法步骤示意图；
图2A为本发明另一种具有漏极在顶部的功率晶体管的实施例；
图2B为本发明另一种具有漏极在顶部的功率晶体管的实施例；
图3A为本发明另一种具有漏极在顶部的功率晶体管的实施例；
图3B为本发明另一种具有漏极在顶部的功率晶体管的实施例；
图4A～图4E为本发明另一实施例的具有漏极在顶部的功率晶体管的形成方法步骤示意图；
图5图为本发明另一种具有漏极在顶部的功率晶体管的实施例；
图6A～图6D为本发明多种具有漏极在顶部的功率晶体管的实施例。
【主要元件附图标记說明】
具体实施方式
本发明的主要技术特征在于将功率晶体管的漏极设计在顶部，并将源极作各种不同设计以接触到主体层，例如以源极沟槽或直接接触方式，并配合遮蔽层的结合下，可有效改善在逆向偏压操作时将利用此沟槽氧化区（Trench Oxide）的电场夹挤效应，形成电荷平衡（Charge balance）与电场舒缓效果（RESURF），借此利用较少空间而更有效率的获得更高的崩溃电压（Breakdown Voltage）及更低的电阻（Ronsp）特性表现，进而降低元件导通损失。
图1A～图1H为本发明一实施例的具有漏极在顶部的功率晶体管形成方法步骤示意图。
如图1A所示，依序形成一基材层10、一主体层12以及一磊晶层14，其中主体层12位于基材层10上面，磊晶层14位于主体层12上面。其中主体层12例如由第一P型导电层（P-Body Layer,PBL）16、第一N型导电层18以及第二P型导电层20所构成。
接着如图1B所示，形成一栅极沟槽21位于主体层12与磊晶层14内，其形成的方式例如使用一光罩进行部分蚀刻而形成栅极沟槽21，然后在栅极沟槽21内部形成一栅极氧化层22。
接着，如图1C所示，沉积如多晶硅（Poly）材料于栅极沟槽21内，以形成栅极结构24，然后再沉积氧化层于栅极结构24上面及靠近栅极沟槽21侧壁上，以形成一内部介电层26。
接着，如图1D所示，在位于栅极沟槽21内且栅极结构24的上面形成一遮蔽层28，然后再沉积一氧化层30覆盖到遮蔽层28与磊晶层14上面。
接着，如图1E所示，进行离子植入形成一漏极掺杂层32，例如在此为N+的漏极掺杂层32，其位于遮蔽层28外围的磊晶层14内部。
接着，如图1F所示，形成一源极沟槽34，位于主体层12与磊晶层14内，在此我们设计源极沟槽34底部开到主体层12的第二P型导电层20，然后在源极沟槽34以氧化物形成间隙壁36，以作为隔离效果。
接着，如图1G所示，源极沟槽34往下蚀刻延伸到主体层12内部，使得P型导电层16、第一N型导电层18以及第二P型导电层20也暴露出来，甚至蚀刻到基材层10，然后再以一导电结构38填入到源极沟槽34内，导电结构38例如使用钨材料。
接着，如图1H所示，对N+的漏极掺杂层32上面的氧化层30作部分蚀刻以形成接触窗口，然后在接触窗口上形成一漏极40，而导电结构38上面也形成一源极42，其中源极42通过导电结构38接触到主体层12。另外在基材层10下面部分的接触层44可在1H图才形成，或于图1A时先与基材层10先作堆栈后再进行后续程序。
在图1H中，源极42通过导电结构38接触到主体层12，且与漏极40位于同一侧上，例如同在顶部。如图2A所示，图2A为本发明另一种具有漏极在顶部的功率晶体管的实施例，此实施例的源极（即接触层44）与漏极40位于不同侧上。其结构上将源极沟槽48设计位于主体层12与一基材层10内，基材层10位于主体层12下面或相对于磊晶层14的另一侧，并于一导电结构填入源极沟槽48，然后利用接触层44作为源极，使源极（即接触层44）经导电结构接触到主体层12。当然在外围部分我们可以设计一隔离层46来达到任两个元件之间的隔离效果。
如图2B所示，图2B为本发明另一种具有漏极在顶部的功率晶体管的实施例，在该实施例中，源极沟槽50除位于主体层12与磊晶层14内，还贯穿基材10，使得源极沟槽50内部填入的导电结构连接到源极42与接触层44，形成两侧都有源极的结构。
如图3A所示的本发明另一种具有漏极在顶部的功率晶体管的实施例，其中基材层10与主体层12并非限定如图1A的方式，如图3A所示，主体层12包括第一P型导电层54、第一N型导电层56（在此浓度例如为N++）以及第二P型导电层58，第一P型导电层54介于基材层10与磊晶层14之间，并位于基材层10、第一N型导电层56、第二P型导电层58堆栈的外围，至于栅极结构24则位于第一N型导电层56、第二P型导电层58之内，源极沟槽52的导电结构一端接触到第一P型导电层54与第一N型导电层56，另一端则与作为源极的接触层44连接。
如图3B所示，图3B为本发明另一种具有漏极在顶部的功率晶体管的实施例，其结构与图3A所示实施例的相同之处不再重复说明，不同之处在作为源极的接触层44直接连接到第一P型导电层54与基材层10，而不需要源极沟槽，即源极只要有接触到主体层即可。
如图4A～4E所示，图4A～4E为本发明另一实施例的具有漏极在顶部的功率晶体管的形成方法步骤示意图。首先如图4A所示，依序形成一基材层100、一主体层102以及一磊晶层104。接着如图4B所示，形成一栅极沟槽位于主体层102与磊晶层104内，然后于栅极沟槽内形成栅极结构106与遮蔽层108，并在遮蔽层108与磊晶层104上形成一氧化层110，然后进行离子植入于磊晶层104以形成一漏极掺杂层112。
接着，如图4C所示，形成一源极沟槽114，位于主体层102与磊晶层104内，然后进行P++离子植入于接触于源极沟槽114的主体层102内部，以形成P++的第二P型导电层116，相异于主体层102（或称第一P型导电层）。
接着，如图4D所示，对部分第二P型导电层116蚀刻，并进一步往下蚀刻到部分基材层100，然后进行一N++离子植入以形成第一N型导电层118。
最后，如图4E所示，先填入一导电结构120于第二P型导电层116与N型导电层118之内，其中导电结构120接触到源极，在此为部分剖面图，在设计上例如别处再连接到顶部或底部的源极125，接着再填入氧化层124于源极沟槽内，最后于上面形成一金属层来作为一漏极122，与漏极掺杂层112形成接触。
此外，如图5所示的本发明另一种具有漏极在顶部的功率晶体管的实施例，其直接接续图4C的形成P++的第二P型导电层116之后，先形成氧化层所构成一间隙壁126，然后对部分第二P型导电层116蚀刻，并进一步往下蚀刻到部分基材层100，然后进行一N++离子植入以形成第一N型导电层118。最后将导电结构128填入到源极沟槽内，并接触到上面源极130，使得源极130与漏极132位于同一侧。
如图6A～6D所示的本发明多种具有漏极在顶部的功率晶体管的实施例。其中图6A与图4E差异之处在于，图6A在栅极结构150与遮蔽层152可设计连接一起，且在导电结构120上可形成一遮蔽层154。接着，图6B与图6A差异之处在于，图6B导电结构120上直接以氧化物作为隔离层156而无遮蔽层154，而栅极结构150与遮蔽层152设计连接一起。在图6C中，则是栅极结构150与遮蔽层152为隔离状态，且在导电结构120上形成一遮蔽层154。在图6D中，只有导电结构120上形成一遮蔽层154，而栅极结构150并无遮蔽层152。
本发明具有漏极在顶部的功率晶体管的及其形成方法，将漏极设计在顶部可与新型高效封装设计相结合，因此可以大大提高功率半导体的效率。
然而，上述所公开的仅为本发明的较佳实施例，本领域技术人员应理解的是，所述实施例仅用于描绘本发明，而不应解读为限制本发明。应注意的是，举与该实施例等效的变化与置换，均应涵盖于本发明的保护范围内。
Claims (12)
1.一种具有漏极在顶部的功率晶体管，其特征在于，包括：
一主体层，该主体层内包括至少一P型导电层与至少一N型导电层；
一磊晶层，位于该主体层的上面；
一栅极沟槽，位于该主体层与该磊晶层内；
一栅极结构，位于该栅极沟槽内；
一漏极掺杂层，位于该磊晶层内部；
一源极，接触到该主体层；以及
一漏极，接触到该漏极掺杂层。
2.如权利要求1所述的具有漏极在顶部的功率晶体管，其特征在于，还包括一第一遮蔽层，位于该栅极沟槽内且位于该栅极结构的上面。
3.如权利要求1所述的具有漏极在顶部的功率晶体管，其特征在于，还包括一源极沟槽，位于该主体层与该磊晶层内，且一导电结构位于该源极沟槽内，使得该源极通过该导电结构接触到该主体层。
4.如权利要求3所述的具有漏极在顶部的功率晶体管，其特征在于，该导电结构位于该主体层内。
5.如权利要求4所述的具有漏极在顶部的功率晶体管，其特征在于，还包括一第二遮蔽层，位于该源极沟槽内且位于该导电结构上面。
6.如权利要求1所述的具有漏极在顶部的功率晶体管，其特征在于，还包括一源极沟槽，位于该主体层与一基材层内，该基材层位于该主体层下面，且一导电结构位于该源极沟槽，使该源极经该导电结构接触到该主体层。
7.一种具有漏极在顶部的功率晶体管的形成方法，其特征在于，包括：
形成一主体层；
形成一磊晶层，位于该主体层的上面；
形成一栅极沟槽，位于该主体层与该磊晶层内；
形成一栅极结构，位于一栅极沟槽内；
形成一漏极掺杂层，位于该磊晶层内部；
形成一源极，接触到该主体层；以及
形成一漏极，接触到该漏极掺杂层；
其中，形成该漏极掺杂层步骤后，还包括形成一源极沟槽，位于该主体层与该磊晶层内，并以一导电结构填入该源极沟槽内，使该源极经该导电结构接触到该主体层，且该源极沟槽填入该导电结构之前，还包括形成一P型导电层与一N型导电层于该主体层内。
8.如权利要求7所述的形成方法，其特征在于，形成该栅极结构步骤后还包括：
形成一遮蔽层，位于该栅极沟槽内且位于该栅极结构的上面。
9.如权利要求8所述的形成方法，其特征在于，该导电结构位于该主体层内。
10.如权利要求9所述的形成方法，其特征在于，填入该导电结构位于该主体层内后，还包括形成一第二遮蔽层，位于该源极沟槽内且位于该导电结构上面。
11.如权利要求7所述的形成方法，其特征在于，还包括形成一源极沟槽，位于该主体层与一基材内，该基材位于该主体层下面，并以一导电结构填入该源极沟槽，使该源极经该导电结构接触到该主体层。
12.一种具有漏极在顶部的功率晶体管的形成方法，其特征在于，包括：
形成一主体层，其中，形成该主体层步骤，包括依序形成一第一P型导电层、一第一N型导电层以及一第二P型导电层；
形成一磊晶层，位于该主体层的上面；
形成一栅极沟槽，位于该主体层与该磊晶层内；
形成一栅极结构，位于一栅极沟槽内；
形成一漏极掺杂层，位于该磊晶层内部；
形成一源极，接触到该主体层；以及
形成一漏极，接触到该漏极掺杂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310220296.3A CN104218078B (zh) | 2013-06-05 | 2013-06-05 | 具有漏极在顶部的功率晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310220296.3A CN104218078B (zh) | 2013-06-05 | 2013-06-05 | 具有漏极在顶部的功率晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104218078A CN104218078A (zh) | 2014-12-17 |
| CN104218078B true CN104218078B (zh) | 2017-11-07 |
Family
ID=52099399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310220296.3A Expired - Fee Related CN104218078B (zh) | 2013-06-05 | 2013-06-05 | 具有漏极在顶部的功率晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104218078B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870220B2 (en) * | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses |
| US7126166B2 (en) * | 2004-03-11 | 2006-10-24 | Semiconductor Components Industries, L.L.C. | High voltage lateral FET structure with improved on resistance performance |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| CN100573909C (zh) * | 2005-12-06 | 2009-12-23 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US7449762B1 (en) * | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
-
2013
- 2013-06-05 CN CN201310220296.3A patent/CN104218078B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN104218078A (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298941B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| US8933534B2 (en) | Isolation structure of high-voltage driving circuit | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN107403839A (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| CN108321203A (zh) | 半导体器件及其制造方法 | |
| CN110310994A (zh) | 半导体装置及其制造方法 | |
| CN108288645A (zh) | 高压元件及其制造方法 | |
| CN102738001B (zh) | 具有超级介面的功率晶体管的制作方法 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| TWI524525B (zh) | 具有汲極在頂部的功率電晶體及其形成方法 | |
| CN103151380A (zh) | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 | |
| CN104218078B (zh) | 具有漏极在顶部的功率晶体管及其形成方法 | |
| CN103066102B (zh) | 提升崩溃电压的沟槽式功率半导体元件及其制造方法 | |
| CN209461470U (zh) | Mosfet 终端结构 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 | |
| CN103515414A (zh) | 晶体管装置及其制造方法 | |
| CN103839998B (zh) | Ldmos器件及其制造方法 | |
| CN104425628A (zh) | 半导体功率元件及其半导体结构 | |
| CN104201203A (zh) | 高耐压ldmos器件及其制造方法 | |
| CN107731732A (zh) | 一种深沟槽隔离结构 | |
| CN103996708B (zh) | 高电压半导体元件及其制造方法 | |
| CN102938414B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| CN104064596A (zh) | Nldmos器件及其制造方法 | |
| CN103187435B (zh) | 高压隔离n型ldmos器件及其制造方法 | |
| CN102983060B (zh) | 能够改善等离子体诱导损伤的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171107 Termination date: 20180605 |