CN104215843B - 提高芯片同测的芯片排布方法 - Google Patents

提高芯片同测的芯片排布方法 Download PDF

Info

Publication number
CN104215843B
CN104215843B CN201310222516.6A CN201310222516A CN104215843B CN 104215843 B CN104215843 B CN 104215843B CN 201310222516 A CN201310222516 A CN 201310222516A CN 104215843 B CN104215843 B CN 104215843B
Authority
CN
China
Prior art keywords
chip
chipset
chips
different
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310222516.6A
Other languages
English (en)
Other versions
CN104215843A (zh
Inventor
武建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310222516.6A priority Critical patent/CN104215843B/zh
Publication of CN104215843A publication Critical patent/CN104215843A/zh
Application granted granted Critical
Publication of CN104215843B publication Critical patent/CN104215843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明公开了一种提高芯片同测的芯片排布方法，包括：1）将硅片上的芯片按映射的方式进行芯片放置；2）将相邻芯片的PAD连接在一起，形成一个芯片组；3）探针扎针时，只扎构成步骤2）的芯片组中的其中一个芯片；4）将一个芯片组中的每个芯片地址线设定不同的电平；5）通过芯片的不同地址信息，对构成同一芯片组中的不同芯片进行测试；6）通过划片，将划片槽中的连接线划断，分离，形成独立芯片。本发明可以解决小芯片探卡制作的难题，并能提高小芯片硅片的同测数量以及提高测试效率、降低测试成本等。

Description

提高芯片同测的芯片排布方法
技术领域
本发明涉及一种半导体领域中的芯片排布方法，特别是涉及一种提高芯片同测的芯片排布方法。
背景技术
随着芯片技术的发展，一张硅片上的芯片数量越来越多、也越来越小。然而，传统芯片在硅片中放置的方式，如图1所示，都是一个方向。因此，会造成测试时间越来越长，而探针卡也越来越难制作，因为探针间隔过小将无法排针。
另外，碰到小芯片的情况，一般通过减少同测数量来降低制作探卡的难度，但这也造成了测试时间更加变长。
发明内容
本发明要解决的技术问题是提供一种提高芯片同测的芯片排布方法。通过该方法，可解决对小芯片测试探卡制作的困难以及提高同测数量。
为解决上述技术问题，本发明的提高芯片同测的芯片排布方法，包括步骤：
1）将硅片上的芯片按映射的方式进行芯片放置；
2）将相邻芯片的PAD连接在一起，形成一个芯片组；
3）探针扎针时，只扎构成步骤2）的芯片组中的其中一个芯片；
4）将一个芯片组中的每个芯片地址线设定不同的电平；
5）通过芯片的不同地址信息，对构成同一芯片组中的不同芯片进行测试；
6）通过划片，将划片槽中的连接线划断，分离，形成独立芯片。
所述步骤1）中，映射的方式为对称旋转的方式。
所述步骤4）中，芯片地址线以不同的连接方式进行连接。
所述步骤5）中，对构成同一芯片组中的2-4个相邻芯片进行测试。
所述步骤5）中，还包括：将测试结果通过分BIN（失效内容编号）来复原出原始的芯片图。
本发明通过改变芯片的排布以及芯片间的连接，来实现将2个或四个芯片合并成一个芯片，即将相邻芯片映射放置，以便于芯片之间的PAD连接。因此，本发明可以解决小芯片探卡制作的难题，并能提高小芯片硅片的同测数量以及提高测试效率、降低测试成本等。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是传统芯片在硅片中放置的方式示意图；
图2是本发明的芯片放置方式示意图；
图3是本发明的芯片间连线方式示意图。其中，a0、a1、a2为地址线，clk为时钟线，sda为数据线，vdd为电源线。
具体实施方式
本发明的提高芯片同测的芯片排布方法，包括步骤：
1）将硅片上的芯片按映射的方式（如对称旋转的方式）进行芯片放置（如图2所示）；
2）将相邻芯片的PAD连接在一起，形成一个芯片组，例如，如图3所示，通过两个芯片的连线，将该两个芯片组成一个芯片组；
3）探针卡只要将连接在一起的芯片组作为一个整体芯片（大芯片），探针扎针时，只扎构成步骤2）的芯片组中的其中一个芯片；
4）将一个芯片组中的每个芯片地址线设定不同的电平，并且芯片地址线连接不同的连接（即芯片地址线以不同的连接方式进行连接）；
5）通过芯片的不同地址信息（即根据不同的地址线设定），发送不同的指令，从而对构成同一芯片组中的不同芯片进行测试，如可对构成同一芯片组中的2-4个相邻芯片进行测试；
另外，还可将测试结果通过分BIN（失效内容编号）来复原出原始的芯片图；
6）通过划片，将划片槽中的连接线划断，从而将构成的芯片组（大芯片）分离，形成独立芯片。
按照上述方法，能减小制作探针卡的难度与提高同测芯片的数量，从而能有效降低测试成本和提高测试效率。

Claims (4)

1.一种提高芯片同测的芯片排布方法，其特征在于，包括步骤：
1）将硅片上的芯片按映射的方式进行芯片放置；
2）将相邻芯片相对应的PAD连接在一起，形成一个芯片组；
3）探针扎针时，只扎构成步骤2）的芯片组中的其中一个芯片；
4）将一个芯片组中的每个芯片地址线设定不同的电平，并且芯片地址线以不同的连接方式进行连接；
5）通过芯片的不同地址信息，对构成同一芯片组中的不同芯片进行测试；
6）通过划片，将划片槽中的连接线划断，分离，形成独立芯片。
2.如权利要求1所述的方法，其特征在于：所述步骤1）中，映射的方式为对称旋转的方式。
3.如权利要求1所述的方法，其特征在于：所述步骤5）中，对构成同一芯片组中的2-4个相邻芯片进行测试。
4.如权利要求1所述的方法，其特征在于：所述步骤5）中，还包括：将测试结果通过分失效内容编号BIN来复原出原始的芯片图。
CN201310222516.6A 2013-06-05 2013-06-05 提高芯片同测的芯片排布方法 Active CN104215843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310222516.6A CN104215843B (zh) 2013-06-05 2013-06-05 提高芯片同测的芯片排布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310222516.6A CN104215843B (zh) 2013-06-05 2013-06-05 提高芯片同测的芯片排布方法

Publications (2)

Publication Number Publication Date
CN104215843A CN104215843A (zh) 2014-12-17
CN104215843B true CN104215843B (zh) 2017-08-08

Family

ID=52097548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310222516.6A Active CN104215843B (zh) 2013-06-05 2013-06-05 提高芯片同测的芯片排布方法

Country Status (1)

Country Link
CN (1) CN104215843B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108535621B (zh) * 2018-04-11 2021-01-22 上海华虹宏力半导体制造有限公司 分立器件芯片的晶圆测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661136A (en) * 1979-10-25 1981-05-26 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor test equipment
CN1469451A (zh) * 2002-07-15 2004-01-21 萧正杰 用于集成电路上的芯片间晶片级信号传输方法
US7299388B2 (en) * 2005-07-07 2007-11-20 Infineon Technologies, Ag Method and apparatus for selectively accessing and configuring individual chips of a semi-conductor wafer
CN100501434C (zh) * 2005-12-08 2009-06-17 上海华虹Nec电子有限公司 同步通讯芯片并行测试方法
CN101165502B (zh) * 2006-10-18 2011-06-22 上海华虹Nec电子有限公司 测试仪同测方法
CN101901116A (zh) * 2010-07-26 2010-12-01 邓昕岳 一种将小容量nand flash芯片扩展成大容量模块的方法

Also Published As

Publication number Publication date
CN104215843A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
CN106920795B (zh) 存储器结构及其制备方法、存储器的测试方法
CN108511008A (zh) 层叠式半导体器件
US8183688B2 (en) Semiconductor device
US9508615B2 (en) Clock tree synthesis for low cost pre-bond testing of 3D integrated circuits
US20120018723A1 (en) Structure and method for testing through-silicon via (tsv)
TWI451106B (zh) 晶圓測試系統及其測試方法
CN108333500A (zh) 一种基于ddr的测试装置
CN107068661A (zh) 半导体装置
CN103117263A (zh) 一种集成电路封装
CN104215843B (zh) 提高芯片同测的芯片排布方法
CN104701204B (zh) Sram芯片引脚焊接不良的检测方法及系统
CN101304020B (zh) 一种用于检测芯片制成缺陷的测试机构及其制作方法
CN103778966B (zh) 堆叠芯片模块及其制造和维修方法
CN104899123B (zh) 一种主板上dimm插槽的地址设置信号的连接测试装置与方法
CN104465617A (zh) 半导体测试结构
CN203397348U (zh) 一种新型的内存条测试治具
CN203910786U (zh) 一种半导体测试结构
CN104199779B (zh) 一种嵌入式模块组合测试的方法及系统
CN106601645A (zh) 一种测试结构及其布设方法
CN107046020A (zh) 一种测试结构及其布设方法
CN105760558B (zh) Fpga芯片中多输入查找表的布局方法
CN206489250U (zh) 一种可快速定位并测量缺陷的高密度测试芯片
CN103558426B (zh) 十字型探针卡
KR101482683B1 (ko) 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법
CN206532778U (zh) 版图布局优化的集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant