CN104205346A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN104205346A CN104205346A CN201380014865.7A CN201380014865A CN104205346A CN 104205346 A CN104205346 A CN 104205346A CN 201380014865 A CN201380014865 A CN 201380014865A CN 104205346 A CN104205346 A CN 104205346A
- Authority
- CN
- China
- Prior art keywords
- layer
- district
- fixed charge
- bandgap layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 289
- 238000010276 construction Methods 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 80
- 230000010287 polarization Effects 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 12
- 230000002269 spontaneous effect Effects 0.000 claims description 9
- 230000007812 deficiency Effects 0.000 claims description 7
- 230000006698 induction Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 15
- 238000004146 energy storage Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 442
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 229910002704 AlGaN Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体装置(10)，包括：层叠结构(100)，所述层叠结构(100)包括具有第一接合部(151、153)和第二接合部(152、154)的双接合结构，在第一接合部(151、153)处宽带隙层(102、104)和窄带隙层(101、103、105)彼此层叠，在第二接合部(152、154)处窄带隙层(101、103、105)和宽带隙层(102、104)彼此层叠；以及接合至层叠结构中的每一层的电极半导体层(110、120)。每个双接合结构均包括由具有负固定电荷的第一区(131、133)和具有正固定电荷的第二区(132、134)构成的对。第一区较靠近第一接合部而较不靠近宽带隙层的中心。第二区较靠近第二接合部而较不靠近宽带隙层的中心。在每个接合部处均形成2DEG或2DHG。半导体装置用作电能存储设备例如电容器。
Description
技术领域
本发明涉及一种半导体装置。具体地，本发明涉及形成于半导体基板中的半导体装置，例如电容器等。
背景技术
日本公开特许公报第2005-19598号(JP 2005-19598A)描述了一种在通过电容绝缘膜隔离的半导体层中积累电荷的电容器。为了在不增加电容器在半导体基板的平面区域中占据的面积的情况下增加电容器的电容，JP 2005-19598A沿半导体基板的深度方向设置了积累电荷的部分。
在如JP 2005-19598A中的通过电容绝缘膜隔离的半导体层中积累电荷的电容器中，电容绝缘膜、半导体膜等的构造需要制作成薄膜构造以便于进一步减小电容器的尺寸并且增加电容器的电容。然而，如果构造变薄，则绝缘膜和/或半导体层中的缺陷变得更容易发生。因而，不容易得到小尺寸和高容量的电容器。
发明内容
根据本发明的第一方面的半导体装置包括：层叠结构，其中交替地层叠有至少一个窄带隙层和至少一个宽带隙层，所述至少一个窄带隙层由与沿第一方向或与第一方向相反的方向与所述窄带隙层相邻的层的材料相比具有较窄的带隙的材料形成，所述至少一个宽带隙层由与沿第一方向或与第一方向相反的方向与所述宽带隙层相邻的层的材料相比具有较宽的带隙的材料形成，所述层叠结构包括至少一个双接合结构，所述双接合结构具有第一接合部和第二接合部，在第一接合部处宽带隙层和窄带隙层沿第一方向依次层叠并彼此接合，在第二接合部处窄带隙层和宽带隙层沿第一方向依次层叠并彼此接合，并且所述至少一个双接合结构中的每一个均包括至少一个由具有负固定电荷的第一区和具有正固定电荷的第二区构成的对；第一导电型的第一电极半导体层，所述第一电极半导体层沿与第一方向相交的第二方向延伸并且接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层；以及第二导电型的第二电极半导体层，所述第二电极半导体层沿与第一方向相交的第三方向延伸并且接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层，其中第一区沿第一方向较靠近第一接合部而较不靠近宽带隙层的中心位置，并且第二区沿第一方向较靠近第二接合部而较不靠近宽带隙层的中心位置。
根据本发明的第二方面的半导体装置包括：层叠结构，其中交替地层叠有至少一个窄带隙层和至少一个宽带隙层，所述至少一个窄带隙层由与沿第一方向或与第一方向相反的方向与窄带隙层相邻的层的材料相比具有较窄的带隙的材料形成，并且所述至少一个宽带隙层由与沿第一方向或与第一方向相反的方向与宽带隙层相邻的层的材料相比具有较宽的带隙的材料形成，所述层叠结构包括至少一个双接合结构，所述双接合结构具有第一接合部和第二接合部，在第一接合部处宽带隙层和窄带隙层沿第一方向依次层叠并彼此接合，在第二接合部处窄带隙层和宽带隙层沿第一方向依次层叠并彼此接合，并且包括有至少一个由具有负固定电荷的第一区和具有正固定电荷的第二区构成的对；肖特基电极层，所述肖特基电极层沿与第一方向相交的第二方向延伸并且肖特基接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层；以及电极半导体层，所述电极半导体层沿与第一方向相交的第三方向延伸并且接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层，其中第一区沿第一方向较靠近第一接合部而较不靠近宽带隙层的中心位置，并且第二区沿第一方向较靠近第二接合部而较不靠近宽带隙层的中心位置。
在本发明的上述方面中，由负固定电荷诱导的空穴的浓度与由正固定电荷诱导的电子的浓度之间的差为如下浓度差：所述浓度差使得当在第一电极半导体层和第二电极半导体层之间施加电压时只有空穴或只有电子缺失。
在上述方面中，半导体装置可以为电能存储半导体装置。
在上述方面中，第一区可以通过将负固定电荷掺杂到在第一接合部处接合的宽带隙层中来形成，以及第二区可以通过将正固定电荷掺杂到在第二接合部处接合的宽带隙层中来形成。
在上述方面中，第一区的负固定电荷和第二区的正固定电荷可以包括通过自发极化和压电极化中至少之一产生的极化电荷。
在上述方面中，第一区的负固定电荷和第二区的正固定电荷可以包括被掺杂的固定电荷和通过自发极化和压电极化中至少之一产生的极化电荷两者。
在上述方面中，半导体装置还可以包括第三区，第三区设置在设置于所述至少一个双接合结构中之一中的第一区与第二区之间，或者第三区设置在设置于所述至少一个双接合结构中的两个相互相邻的双接合结构中之一中的第一区与设置在所述至少一个双接合结构中的所述两个相互相邻的双接合结构中另一个中的第二区之间，与第一区和第二区相比第三区具有较低浓度的正固定电荷或负固定电荷。
在上述方面中，第三区可以具有：具有负固定电荷的区和具有正固定电荷的区，并且所述具有负固定电荷的区较靠近第二区而较不靠近所述具有正固定电荷的区。
在上述方面中，第三区可以设置在设置于所述至少一个双接合结构中之一中的所述层中的具有最低耐受电压的层中。
在上述方面中，第一电极半导体层可以通过将第一导电型杂质掺杂到所述层叠结构中的每一个层中来形成。
在上述方面中，第二电极半导体层可以通过将第二导电型杂质掺杂到所述层叠结构中的每一个层中来形成。
在上述方面中，第一电极半导体层或第二电极半导体层可以由与包括在所述层叠结构中的所述层中的具有最窄带隙的层相同的材料形成，并且形成为单个半导体层。
根据本发明的上述方面，可以实现小尺寸的半导体装置。
附图说明
下面将参照附图描述本发明的示例性实施方案的特征、优点以及技术和产业意义，在附图中相似的附图标记指代相似的元件，并且其中：
图1为示意性示出根据本发明第一实施方案的半导体装置的截面结构的图；
图2为示意性示出根据本发明第二实施方案的半导体装置的截面结构的图；
图3为示意性示出根据本发明第三实施方案的半导体装置的截面结构的图；
图4为示意性示出根据本发明第四实施方案的半导体装置的截面结构的图；
图5为示意性示出根据本发明第五实施方案的半导体装置的截面结构的图；
图6为示意性示出根据本发明第六实施方案的半导体装置的截面结构的图；
图7为示意性示出根据本发明第七实施方案的半导体装置的截面结构的图。
具体实施方式
本发明的半导体装置可以适合用作电能存储半导体装置例如电容器等。根据本发明的第一半导体装置包括：层叠有至少三个半导体层的层叠结构；沿与第一方向相交的第二方向延伸并且接合至层叠结构的每一层的第一导电型电极半导体层；以及沿与第一方向相交的第三方向延伸并且接合至层叠结构的每一层的第二导电型电极半导体层。根据本发明的第二半导体装置包括：层叠有至少三个半导体层的层叠结构；沿与第一方向相交的第二方向延伸并且肖特基接合至层叠结构的每一层的肖特基电极层；以及沿与第一方向相交的第三方向延伸并且接合至层叠结构的每一层的电极半导体层。
在本发明的半导体装置中，层叠结构通过层叠带隙不同的半导体层来形成。带隙不同的半导体层的组合的示例包括晶体材料、同位素材料和晶体结构材料中的两种或更多种材料的组合。更具体地，晶体材料的可能组合为多种元素的组合，例如：包含一种或更多种第III族原子和一种或更多种第V族原子的第III-V族半导体化合物的组合，例如AlGaN和GaN的组合、AlGaAs和GaAs的组合、InAlGaAsP和InGaP的组合等；包含一种或更多种第II族原子和一种或更多种第VI族原子的第II-VI族半导体化合物的组合，例如ZnMgO和ZnO的组合等；包含组成比彼此不同的一种或更多种第IV族原子的第IV族半导体化合物的组合，例如SiGeC、SiGeSi和Ge的组合等；第II-IV-VI族半导体化合物的组合，例如CdS和CZTS的组合等；等。注意关于以上所列的化合物，省略了表示组成比的下标，并且在应用中，可以使用具有恰当组成比的这样的化合物。同位素材料的组合的示例包括13C和12C的组合以及28Si、29Si和30Si的组合。晶体结构材料的组合的示例包括纤锌矿结构GaN和闪锌矿结构GaN的组合以及单晶GaN和多晶GaN的组合。对于带隙不同的半导体层的组合，组合可以为具有大的带隙差和小的晶格常数差的组合以及具有大的带隙差和大的自发极化系数及大的压电极化系数的组合。每个半导体层均具有高热导率、高迁移率、高饱和速度和低缺陷密度的特性。此外，组合可以为具有大的带隙差、小的晶格常数差以及大的自发极化和压电极化的系数的组合，例如AlGaN和GaN的组合等。
形成层叠结构的半导体层层叠为使得窄带隙层和宽带隙层沿第一方向(例如，从半导体装置的反表面一侧至正表面一侧的方向)彼此交替。每个窄带隙层均由与沿第一方向或相反方向与窄带隙层相邻的层的材料相比具有较窄的带隙的材料形成。每个宽带隙层均由与沿第一方向或相反方向与宽带隙层相邻的层的材料相比具有较宽的带隙的材料形成。附带地，窄带隙层和宽带隙层中的每一层均可以为本征半导体层。
因为层叠结构具有至少三个半导体层，所以层叠结构包括至少一个第一接合部和至少一个第二接合部(在下文中，包括由第一接合部和第二接合部构成的连接结构将称为“双接合结构”)，在该至少一个第一接合部处宽带隙层和窄带隙层沿第一方向依次层叠并彼此接合，在该至少一个第二接合部处窄带隙层和宽带隙层沿第一方向依次层叠并彼此接合。在每个双接合结构中，第一接合部和第二接合部可以沿第一方向依次层叠。将示出并具体描述具有三层的层叠结构的示例。在沿第一方向依次布置有窄带隙层、宽带隙层和窄带隙层的层叠结构中，第二接合部和第一接合部沿第一方向依次布置。相反地，在沿第一方向依次布置有宽带隙层、窄带隙层和宽带隙层的层叠结构中，第一接合部和第二接合部沿第一方向依次布置。
层叠结构包括一个双接合结构或沿第一方向层叠的多个双接合结构。如果将一个窄带隙层和一个宽带隙层添加到层叠结构中，则层叠结构中的双接合结构的数量增加一个。例如，在由于依次层叠窄带隙层和宽带隙层而总共具有五层的层叠结构中，层叠结构中的双接合结构的数量为二。
在层叠有带隙不同的半导体层中的三种或更多种半导体层的层叠结构中，接合部的窄带隙层和宽带隙层的组合可以对于每个接合部而不同。具体地，例如，可以依次层叠Al1-xGaxAs/GaAs/Al1-yGayAs(其中x≠y)的层，或者可以依次层叠29Si/28Si/30Si的层。此外，双接合结构中的第一接合部的窄带隙层和宽带隙层与第二接合部的窄带隙层和宽带隙层的组合对于每个双接合结构可以不同。例如，可以依次层叠Al1-xGaxAs/GaAs/Al1-yGayAs/GaAs/Al1-xGaxAs，或者还可以依次层叠Al1-xGaxAs/GaAs/Al1-xGaxAs/GaAs/Al1-yGayAs GaAs/Al1-yGayAs。在前述组成式中，0＜x＜1，0＜y＜1且x≠y。
层叠结构中的每个双接合结构均包括至少一个由具有负固定电荷的第一区和具有正固定电荷的第二区构成的对。第一区包含在第一接合部处接合的宽带隙层中并且位于该层的沿第一方向较靠近第一接合部而较不靠近宽带隙层的中心位置的一侧中。第二区包含在第二接合部处接合的宽带隙层中并且位于该层的沿第一方向较靠近第二接合部而较不靠近宽带隙层的中心位置的一侧中。
在本发明的半导体装置中，因为在第一接合部处，宽带隙层部分包含具有负固定电荷的第一区，所以在第一接合部处与宽带隙层接合的窄带隙层中形成2DHG区。此外，因为在第二接合部处，宽带隙层部分包含具有正固定电荷的第二区，所以在第二接合部处与宽带隙层接合的窄带隙层中形成2DEG区。因为2DHG区和2DEG区积累电荷，所以本发明的半导体装置可以用作电能存储半导体装置例如电容器等。
下面将作为示例示出并描述第一导电型的电极半导体层为p层并且第二导电型的电极半导体层为n层的第一半导体装置。在没有电势差给到半导体装置的无偏压期间，2DHG区电连接到p层，但未电连接到n层。2DEG区电连接到n层，但未电连接到p层。因此，2DHG区和2DEG区积累电荷。当将反向偏置电压施加到半导体装置时(在反向偏压期间)，耗尽层在p层与2DHG区之间以及n层与2DEG区之间延伸，使得耐受电压得以保持。可以通过调整构成层叠结构的各个层的带隙和厚度来保持期望的耐受电压。下面将作为示例示出并且更具体地描述每个宽带隙层的材料为AlGaN并且每个窄带隙层的材料为GaN的构造。当宽带隙层与窄带隙层之间的界面处的电荷浓度(极化电荷和掺杂电荷的总和)为1.0×1013cm-2时，如果宽带隙层的厚度D和窄带隙层的厚度d两者均大于或等于100nm，则可以得到约1V的耐受电压。在半导体装置中可以积累浓度与前述的界面处的电荷浓度大约相同的电荷。根据本发明的半导体装置，电荷在2DHG区和2DEG区中积累，使得可以实现小尺寸的半导体装置。
在本发明的第一半导体装置中，负固定电荷在第一接合部或第二接合部中诱导的载流子(空穴)的浓度(2DHG区中的载流子浓度)与正固定电荷在第一接合部或第二接合部中诱导的载流子(电子)的浓度(在2DEG区中的载流子浓度)的差可以为如下浓度差：该浓度差使得当在第一导电型的电极半导体层(第一电极半导体层)和第二导电型的电极半导体层(第二电极半导体层)之间施加电压时只有空穴或只有电子缺失。在本发明的第二半导体装置中，负固定电荷在第一接合部或第二接合部中诱导的空穴的浓度与正固定电荷在第一接合部或第二接合部中诱导的电子的浓度的差可以为如下浓度差：该浓度差使得当在肖特基电极层与电极半导体层之间施加电压时只有空穴或只有电子缺失。
如果2DEG区和2DHG区之间的载流子浓度差超过预定浓度差(例如，20％)，则当2DHG区中的载流子浓度和2DEG区中的载流子浓度通过将反向偏置电压施加到第一导电类型的电极半导体层以及第二半导体类型的电极半导体层(向其施加具有使得2DHG区中的载流子浓度和2DEG区中的载流子浓度降低的极性的电压)时，具有两个区中较低载流子浓度的2DHG区或2DEG区首先消失并且2DHG区和2DEG区中的另一区继续存在。在这种情况下，电场在继续存在的载流子层的端部中聚集，耐受电压降低。因此，负固定电荷诱导的载流子层(2DHG区)与正电荷诱导的载流子层(2DEG区)之间的载流子浓度差可以为等于或小于20％的浓度差，其为“使得当在第一电极半导体层与第二电极半导体层之间施加电压时只有空穴或只有电子缺失的浓度差”。附带地，使得当在第一导电类型的第一电极半导体层与第二导电类型的第二电极半导体层之间施加电压时只有空穴或只有电子消失的浓度差的数值上的具体范围不限于等于或小于20％的上述浓度。该数值上的范围的上限值根据用在半导体装置中的半导体材料的特性(电容率等)、半导体装置的结构(第一导电型电极半导体层与第二导电型电极半导体层之间的距离等)等而改变，并且有时变为5％或更小、或者50％或更小。
2DHG区和2DEG区中只有一个区缺失的情况包括以下两种情况。一种情况为2DHG区和2DEG区共存的情况。在这种情况下，电极区域大。因此，这种情况对于作为电容器的半导体装置的尺寸减小是有效的。第二种情况为2DHG区和2DEG区一起消失的情况。在这种情况下，只有固定电荷继续存在，并且部分电压通过固定电荷之间的电场被保留。因此，这种情况对于作为高耐受电压半导体装置的半导体装置的尺寸减小是有效的。
在本发明的半导体装置中，正固定电荷或负固定电荷可以为极化电荷或掺杂电荷。只要半导体装置包含极化电荷和掺杂电荷中至少之一就足够了。半导体装置可以包含极化电荷和掺杂电荷两者。如果包含极化电荷和掺杂电荷两者，则正固定电荷或负固定电荷为极化电荷和掺杂电荷的总和。极化电荷分为通过自发极化产生的极化电荷和通过压电极化产生的极化电荷。例如，如果使用AlGaN和GaN的组合，则极化电荷可以用作该说明书中所描述的正固定电荷或负固定电荷。此外，例如，如果使用AlGaAs和GaAs，Si和Ge，13C和12C，28Si、29Si和30Si的组合中的任一组合，则由于不能使用极化电荷而必需掺杂说明书中所描述的正固定电荷或负固定电荷。即使对于允许利用极化电荷的材料，也可以进一步掺杂电荷以用作正固定电荷或负固定电荷。
在将正固定电荷或负固定电荷掺杂在层叠结构的半导体层中的情况下，掺杂的电荷可以分布为使得电荷沿层叠结构的半导体层的平面方向(法向量位于沿第一方向的平面方向)均匀地存在并且存在于等于几个至几十个原子的总厚度(即，小于或等于约10nm)的深度。在本文中，“沿平面方向均匀地”分布不限于原子沿平面方向均匀地分布的状态(所谓的δ掺杂状态)而且还包括几个原子形成点形状或线形状集合并且原子的这样的集合沿平面方向以基本相等的间隔均匀地分布的状态。
层叠结构还可以包括与第一区和第二区相比具有更低的固定电荷浓度的第三区。第三区可以设置在双接合结构中的第一区与第二区之间。此外，如果层叠结构具有两个或更多个双接合结构，则第三区可以设置在两个相邻双接合结构中之一中的第一区与两个相邻双接合结构中另一个中的第二区之间。
第三区的固定电荷可以为负固定电荷和正固定电荷中的仅一种电荷，也可以为负固定电荷和正固定电荷两者。在第三区具有负固定电荷和正固定电荷两者的情况下，第三区中具有负固定电荷的区与第三区中具有正固定电荷的区距第二区相比可以较靠近第二区。就是说，具有正固定电荷的区与具有负固定电荷的区距第一区相比可以较靠近第一区。
第三区可以设置在窄带隙层中，或者也可以设置在宽带隙层中。为了增加半导体装置的耐受电压，第三区可以设置在双接合结构中的层中的具有最低耐受电压(峰值反向电压)的层中。
本发明的第一半导体装置中的第一导电型电极半导体层和第二导电型电极半导体层可以为多层结构或单层结构。如果第一导电型电极半导体层和第二导电型电极半导体层两者均具有单层结构，则电极半导体层可以通过使用与构成层叠结构的窄带隙层的材料相同的材料而非通过使用与构成层叠结构的宽带隙层的材料相同的材料来形成。在这种情况下，各个电极半导体层可以通过使用与其带隙在层叠结构中最窄的层的材料相同的材料来形成为单个半导体层。第一导电型电极半导体层和第二导电型电极半导体层可以为除构成层叠结构的半导体层之外的半导体层，并且可以彼此接合。在第一导电型电极半导体层和第二导电型电极半导体层中的每个电极半导体层均为多层层叠结构时，第一导电型电极半导体层和第二导电型电极半导体层可以通过将第一导电型杂质和第二导电型杂质分别注入层叠结构来形成。
半导体装置的第一导电型电极半导体层和第二导电型电极半导体层可以在第一导电型电极半导体层和第二导电型电极半导体层的表面等处接合至金属电极等使得电压经由金属电极施加到电极半导体层。
在本发明的第二半导体装置中，根据与电极半导体层配对的肖特基电极层的材料，电极半导体层可以为第一导电型电极半导体层或者也可以为第二导电型电极半导体层。第二半导体装置的电极半导体层可以设置为与第一半导体装置的第一导电型电极半导体层的构造或第一半导体装置的第二导电型电极半导体层的构造基本相同的构造。
肖特基电极层可以为多层层叠结构或单层结构。在AlGaN和GaN的组合或AlGaAs和GaAs的组合用作层叠结构的材料的情况下，Al、Pt、Au、Ni或Pd的金属层或通过将这些金属中的任意两种或更多种金属的层进行层压而形成的金属层层叠结构可以适合用作肖特基电极层。因为AlGaN和GaN的组合以及AlGaAs和GaAs的组合具有宽带隙，故而以上述组合中的任一组合使用的这些金属材料形成相对于空穴和相对于电子两者的肖特基接合。
根据本发明，可以不仅通过层叠结构中的正固定电荷或负固定电荷有利地实现增加的耐受电压而且由于在构成层叠结构的本征半导体层中存在载流子层(2DHG区和2DEG区)而实现减小的损失。因此，可以在半导体装置中实现增加的耐受电压和减小的损失两者并且减小半导体装置的尺寸。
第一实施方案
如图1所示，半导体装置10包括层叠结构100、p型电极半导体层110、n型电极半导体层120、接合到p型电极半导体层110的表面的第一电极191以及接合到n型电极半导体层120的表面的第二电极192。层叠结构100包括：材料为GaN的均为本征半导体层的窄带隙层101、103和105；以及材料为AlGaN的均为本征半导体层的宽带隙层102和104。窄带隙层101、103和105以及宽带隙层102和104沿第一方向(沿着图1中的箭头Y的正方向)以窄带隙层105、宽带隙层104、窄带隙层103、宽带隙层102、窄带隙层101的次序层叠。宽带隙层102和104中的每一个由与沿第一方向与宽带隙层102或104分别相邻的窄带隙层101或103的材料相比具有较宽的带隙的材料形成。窄带隙层103和105中的每一个均由与沿第一方向与窄带隙层103或105分别相邻的宽带隙层102或104的材料相比具有较窄的带隙的材料形成。窄带隙层101由带隙比沿与第一方向相反的方向与窄带隙层101相邻的宽带隙层102的材料的带隙更窄的材料形成。
窄带隙层101和宽带隙层102在第一接合部151处彼此接合。宽带隙层102和窄带隙层103在第二接合部152处彼此接合。窄带隙层103和宽带隙层104在第一接合部153处彼此接合。宽带隙层104和窄带隙层105在第二接合部154处彼此接合。层叠结构100具有包括第一接合部151和第二接合部152的双接合结构以及包括第一接合部153和第二接合部154的双接合结构。就是说，层叠结构100具有沿第一方向依次布置有第二接合部和第一接合部的双接合结构。
电极半导体层110沿第二方向(沿着图1中所示的箭头X的负方向)从层叠结构100延伸。就是说，电极半导体层110沿第二方向相邻于层叠结构100。电极半导体层120沿第三方向(沿着图1中所示的箭头X的正方向)从层叠结构100延伸。就是说，电极半导体层120沿第三方向相邻于层叠结构100。第二方向和第三方向与第一方向正交。电极半导体层110和电极半导体层120在层叠结构100的相对侧上，并且沿X方向彼此面对。
p型电极半导体层110包括：材料为GaN的均为p型半导体层的p层111、113和115；以及材料为AlGaN的均为p型半导体层的p层112和114。n型电极半导体层120包括：材料为GaN的均为n型半导体层的n层121、123和125；以及材料为AlGaN的均为n型半导体层的n层122和124。p层111、窄带隙层101和n层121通过一系列GaN材料层形成。p层112、宽带隙层102和n层122通过一系列AlGaN材料层形成。p层113、窄带隙层103和n层123通过一系列GaN材料层形成。p层114、宽带隙层104和n层124通过一系列AlGaN材料层形成。p层115、窄带隙层105和n层125通过一系列GaN材料层形成。p层111至115和n层121至125可以通过以下步骤形成：层叠作为本征半导体层的宽带隙层102和104或也作为本征半导体层的窄带隙层101、103和105，并且然后将p型杂质和n型杂质中的每一种注入到层叠的层的两个相反端部中的相应部分中。
宽带隙层102包括具有负固定电荷的第一区131和具有正固定电荷的第二区132。在将GaN材料与AlGaN材料进行组合的情况下，第一区131和第二区132由于极化而形成。包含在宽带隙层102中的第一区131在沿第一方向较靠近第一接合部151而较不靠近宽带隙层102的中心位置的一侧中。包含在宽带隙层102中的第二区132在沿第一方向较靠近第二接合部152而较不靠近宽带隙层102的中心位置的一侧中。更具体地，包含在宽带隙层102中的第一区131靠近第一接合部151，并且包含在宽带隙层102中的第二区132靠近第二接合部152。类似地，宽带隙层104包括具有负固定电荷的第一区133和具有正固定电荷的第二区134。在将GaN材料与AlGaN材料进行组合的情况下，第一区133和第二区134由于极化而形成。包含在宽带隙层104中的第一区133在沿第一方向较靠近第一接合部153而较不靠近宽带隙层104的中心位置的一侧中。包含在宽带隙层104中的第二区134在沿第一方向较靠近第二接合部154而较不靠近宽带隙层104的中心位置的一侧中。更具体地，包含在宽带隙层104中的第一区133靠近第一接合部153，并且包含在宽带隙层104中的第二区134靠近第二接合部154。
当在半导体装置10的电极半导体层110和电极半导体层120之间未施加电压时(没有偏压时)，在第一接合部151和153处接合的窄带隙层101和103中分别形成2DHG区141和143。此外，在第二接合部152和154处接合的窄带隙层103和105中分别形成2DEG区142和144。2DHG区141和143分别电连接到p层111和113，但未电连接到n层121和123。2DEG区142和144分别电连接到n层123和125，但未电连接到p层113和115。因此，2DHG区141和143以及2DEG区142和144积累电荷。当在电极半导体层110与电极半导体层120之间给定电势差时，如图1所示第一电极191处于较低电势一侧并且第二电极192处于较高电势一侧(在反向偏压时)，耗尽层在电极半导体层110与2DHG区141和143之间以及电极半导体层120与2DEG区142和144之间延伸，使得保持耐受电压。附带地，2DHG区141和143与2DEG区142和144之间的载流子浓度差为如下浓度差：该浓度差使得当在肖特基电极层与电极半导体层之间施加电压时只有空穴或只有电子缺失。可以通过调整构成层叠结构100的各个层的厚度或带隙来保持期望的耐受电压。根据半导体装置10，因为电荷通过2DHG区141和143以及2DEG区142和144积累，所以可以实现小尺寸的半导体装置。
第二实施方案
在根据本发明的第二实施方案的半导体装置中，正固定电荷或负固定电荷为掺杂电荷。如图2所示，当使用Al1-xGaxAs(0＜x＜1)和GaAs的组合时，不能利用极化电荷并且因而正固定电荷或负固定电荷被掺杂以在每个宽带隙层中形成第一区和第二区。
在图2中所示的半导体装置20中，GaAs的层设置为替代半导体装置10中通过使用GaN材料形成的层，并且Al1-xGaxAs的层设置为替代半导体装置10中通过使用AlGaN形成的层。层叠结构200包括窄带隙层201、203和205以及宽带隙层202和204。p型电极半导体层210包括p层211至215。n型电极220包括n层221至225。
宽带隙层202具有：具有负固定电荷的第一区23l和具有正固定电荷的第二区232。第一区231和第二区232通过分别将负固定电荷和正固定电荷δ掺杂到宽带隙层202中来形成。宽带隙层204具有：具有负固定电荷的第一区233和具有正固定电荷的第二区234。第一区233和第二区234通过分别将负固定电荷和正固定电荷δ掺杂到宽带隙层204中来形成。半导体装置20的其他具体构造与第一实施方案的半导体装置10的构造基本相同。只要通过阅读半导体装置10的描述的同时假设将每个附图标记的百位中的1用2代替就可以理解半导体装置20的其他具体构造。
如通过第二实施方案所示，即使在具有均具有不能利用极化电荷的宽带隙层(202、204)和窄带隙层(201、203、205)的组合的仅一个或更多个双接合结构的层叠结构中，通过掺杂固定电荷可以在每个宽带隙层(202、204)中形成第一区(231、233)和第二区(232、234)。此外，在半导体装置20中，形成2DHG区241和243以及2DEG区242和244，使得可以在2DHG区241和243以及2DEG区242和244中积累电荷。在无偏压时和在反向偏压时实现的操作和效果与在半导体装置10中无偏压时和在反向偏压时实现的操作和效果基本相同。
第三实施方案
在图3中所示的半导体装置11中，窄带隙层103具有：具有负固定电荷的第三区135。第三区135通过将负固定电荷掺杂到窄带隙层103中而形成。第三区135中负固定电荷的浓度低于第一区131和133中的负固定电荷的浓度以及第二区132和134中的正固定电荷的浓度。第三区135设置在具有第一接合部151和第二接合部152的双接合结构的第二区132与具有第一接合部153和第二接合部154的双接合结构的第一区133之间。半导体装置11的其他具体构造与第一实施方案的半导体装置10的构造基本相同。
附带地，在固定电荷通过掺杂形成的情况下，形成固定电荷的位置的自由度高，使得第一区和第二区可以不仅在第一接合部或第二接合部的宽带隙层一侧附近形成而且可以在第一接合部或第二接合部的窄带隙层一侧附近形成。还可以通过在宽带隙层一侧处形成的异质结附近的固定电荷形成2DHG区和2DEG区。
因为半导体装置11设置有具有负固定电荷的第三区135，所以窄带隙层103的带在反向偏压时升高。因此，2DHG区143与2DEG区142之间的电子的沟道电流减小，并且2DHG区143与2DEG区142之间的耐受电压提高。在无偏压时和在反向偏压时实现的其他操作和效果与在半导体装置10中无偏压时和在反向偏压时实现的操作和效果基本相同。
第四实施方案
可以在层叠结构中形成具有负固定电荷的第三区和具有正固定电荷的第三区两者。在图4中所示的半导体装置12中，窄带隙层103具有：具有负固定电荷的第三区137和具有正固定电荷的第三区138。第三区137和138通过分别将负固定电荷和正固定电荷掺杂到宽带隙层103中来形成。第三区137中的负固定电荷的浓度和第三区138中正固定电荷的浓度低于第一区131和133中的负固定电荷的浓度和第二区132和134中的正固定电荷的浓度。第三区137和138设置在具有第一接合部151和第二接合部152的双接合结构的第二区132与具有第一接合部153和第二接合部154的双接合结构的第一区133之间。半导体装置12的其他具体构造与第一实施方案的半导体装置10的构造基本相同。
因为半导体装置12设置有第三区137和138，所以与半导体装置11的情况一样，窄带隙层103的带在反向偏压时升高。因此，在2DHG区143与2DEG区142之间，电子的沟道电流和正空穴的沟道电流减小。因此，与第三实施方案相比2DHG区143与2DEG区142之间的耐受电压进一步提高。在无偏压时和在反向偏压时实现的其他操作和效果与在半导体装置10中无偏压时和在反向偏压时实现的操作和效果基本相同。
第五实施方案
如图5所示，半导体装置30包括层叠结构300、p型电极半导体层310、n型电极半导体层320、接合到p型电极半导体层310的表面的第一电极391以及接合到n型电极半导体层320的表面的第二电极392。层叠结构300包括：材料为Al1-xGaxAs(0＜x＜1)的均为本征半导体层的宽带隙层301、303和305；以及材料为GaAs的均为本征半导体层的窄带隙层302和304。宽带隙层301、303和305以及窄带隙层302和304沿第一方向(沿着图5中的箭头Y的正方向)以宽带隙层305、窄带隙层304、宽带隙层303、窄带隙层302、宽带隙层301的次序层叠。窄带隙层302和304由与沿第一方向与窄带隙层302和304相邻的宽带隙层301和303的材料相比具有较窄的带隙的材料形成。宽带隙层303和305由与沿第一方向与宽带隙层303和305相邻的窄带隙层302和304的材料相比具有较宽的带隙的材料形成。宽带隙层301由与沿与第一方向相反的方向与宽带隙层301相邻的窄带隙层302的材料相比具有更宽的的带隙材料形成。
宽带隙层301和窄带隙层302在第二接合部352处彼此接合。窄带隙层302和宽带隙层303通过第一接合部351接合。宽带隙层303和窄带隙层304在第二接合部354处接合。窄带隙层304和宽带隙层305在第一接合部353处接合。层叠结构300具有包括第一接合部351和第二接合部352的双接合结构以及包括第一接合部353和第二接合部354的双接合结构。层叠结构300具有沿第一方向依次布置有第一接合部和第二接合部的双接合结构。
电极半导体层310沿第二方向(沿着图5中所示的箭头X的负方向)从层叠结构300延伸。电极半导体层320沿第三方向(沿着图5中所示的箭头X的正方向)从层叠结构300延伸。第二方向和第三方向与第一方正交。电极半导体层310和电极半导体层320位于层叠结构300的沿X方向的两个相对端上并且彼此面对。
p型电极半导体层310包括：材料为Al1-xGaxAs的均为p型半导体层的p层311、313和315；以及材料为GaAs的均为p型半导体层的p层312和314。n型电极半导体层320包括：材料为Al1-xGaxAs的均为n型半导体层的n层321、323和325；以及材料为GaAs的均为n型半导体层的n层322和324。p层311、宽带隙层301和n层321通过一系列Al1-xGaxAs材料层形成。p层312、窄带隙层302和n层322通过一系列GaAs材料层形成。p层313、宽带隙层303和n层323通过一系列Al1-xGaxAs材料层形成。p层314、窄带隙层304和n层324通过一系列GaAs材料层形成。p层315、宽带隙层305和n层325通过一系列Al1-xGaxAs材料层形成。p层311至315和n层321至325可以通过以下步骤形成：层叠作为本征半导体层的窄带隙层302和304或也作为本征半导体层的宽带隙层301、303和305，并且然后将p型杂质或n型杂质中的每一种注入到每个层叠的层的两个相反端部中的相应部分中。
宽带隙层301包括具有负固定电荷的第二区332。宽带隙层303包括具有负固定电荷的第一区331和具有正固定电荷的第二区334。宽带隙层305包括具有负固定电荷的第一区333。第一区331和333以及第二区332和334通过将负固定电荷或正固定电荷合适地δ掺杂到宽带隙层301、303和305中而形成。包含在宽带隙层303中的第一区331在沿第一方向较靠近第一接合部351而较不靠近宽带隙层303的中心位置的一侧中。包含在宽带隙层301中的第二区332在沿第一方向较靠近第二接合部352而较不靠近宽带隙层301的中心位置的一侧中。更具体地，宽带隙层303中的第一区331包含在靠近第一接合部351的位置中，并且宽带隙层301中的第二区332包含在靠近第二接合部352的位置中。包含在宽带隙层305中的第一区333在沿第一方向较靠近第一接合部353而较不靠近宽带隙层305的中心位置的一侧中。包含在宽带隙层303中的第二区334在沿第一方向较靠近第二接合部354而较不靠近宽带隙层303的中心位置的一侧中。更具体地，宽带隙层305中的第一区333包含在靠近第一接合部353的位置中，并且宽带隙层303中的第二区334包含在靠近第二接合部354的位置中。
窄带隙层302具有：具有负固定电荷的第三区335和具有正固定电荷的第三区336。窄带隙层304具有：具有负固定电荷的第三区337和具有正固定电荷的第三区338。第三区335、336、337和338通过将负固定电荷和正固定电荷掺杂到窄带隙层302和304中的每一个中来形成。第三区335和337中的负固定电荷的浓度以及第三区336和338中的正固定电荷的浓度低于第一区331和333中的负固定电荷的浓度以及第二区332和334中的正固定电荷的浓度。第三区335和336设置在包括在具有第一接合部351和第二接合部352的双接合结构中的第一区331与第二区332之间。第三区337和338设置在包括在具有第一接合部353和第二接合部354的双接合结构中的第一区333与第二区334之间。
在半导体装置30的无偏压的情况下，在第一接合部处351和第二接合部353处接合的窄带隙层302中形成2DHG区341和2DEG区342。此外，在第一接合部353和第二接合部354处接合的窄带隙层304中形成2DHG区343和2DEG区344。2DHG区341和343分别电连接到p层311和313，但未电连接到n层321和323。此外，2DEG区342和344分别电连接到n层323和325，但未电连接到p层313和315。因此，2DHG区341和343以及2DEG区342和344积累电荷。如图5所示，在反向偏压时，耗尽层在电极半导体层310与2DHG区341和343之间以及电极半导体层320与2DEG区342和344之间延伸，使得保持耐受电压。可以通过调整构成层叠结构300的各个层的厚度或带隙来保持期望的耐受电压。根据半导体装置30，因为2DHG区341和343以及2DEG区342和344积累电荷，所以可以实现小尺寸的半导体装置。
此外，因为半导体装置30设置有第三区335至338，所以与在半导体装置11和12中一样，窄带隙层302和304的带在反向偏压时升高。因此，电子的沟道电流和正空穴的沟道电流在2DHG区341与2DEG区342之间以及2DHG区343与2DEG区344之间减小。因此，2DHG区343与2DEG区342之间以及2DHG区343与2DEG区344之间的耐受电压提高。
第六实施方案
在图6中所示的半导体装置31中，宽带隙层303具有：具有负固定电荷的第三区339和具有正固定电荷的第三区340。第三区339和340通过将负固定电荷和正固定电荷掺杂到宽带隙层303中而形成。第三区339中负固定电荷的浓度和第三区340中正固定电荷的浓度低于第一区331和333中的负固定电荷的浓度以及第二区332和334中的正固定电荷的浓度。第三区339和340设置在具有第一接合部351和第二接合部352的双接合结构的第一区351与具有第一接合部353和第二接合部354的双接合结构第二区334之间。半导体装置31的其他具体构造与第一实施方案的半导体装置30的构造基本相同。
因为半导体装置31设置有第三区339和340，所以如在半导体装置11、12和30中一样，宽带隙层303的带在反向偏压时升高。因此，电子的沟道电流和正空穴的沟道电流在2DHG区341与2DEG区344之间减小，并且2DHG区341与2DEG区344之间的耐受电压增加。在无偏压时和在反向偏压时得到的其他操作和效果与通过半导体装置30中得到的操作和效果基本相同。
如以上结合第五实施方案和第六实施方案所示，第三区可以设置在宽带隙层中，或者也可以设置在窄带隙层中。此外，第三区还可以设置在宽带隙层和窄带隙层两者中。为了提高半导体装置的耐受电压，第三区可以设置在包括在双接合结构中的层中的具有最低耐受电压的层中。
第七实施方案
图7中所示的半导体装置40包括层叠结构400、p型电极半导体层410、n型电极半导体层420、接合到p型电极半导体层410的表面的第一电极491以及接合到n型电极半导体层420的表面的第二电极492。电极半导体层410通过材料为GaAs的p型的单个半导体层形成。电极半导体层420通过材料为GaAs的n型的单个半导体层形成。半导体装置40的其他具体构造与半导体装置20的构造基本相同。只要通过阅读半导体装置20的描述的同时假设将每个附图标记的百位中的2用4代替就可以理解半导体装置40的其他具体构造。
在半导体装置40中，因为电极半导体层410和420中的每一个均由单个半导体层形成，所以能够减小对沿平行于Y方向的方向在电极半导体层410和420中流动的电流的电阻。
修改方案
可以用肖特基电极层替换根据第一实施方案至第七实施方案的半导体装置中的p型电极半导体层和n型电极半导体层。能够合适地使用的肖特基电极层的示例包括Al、Pt、Au、Ni和Pd的金属层或通过将上述金属层中的任意层层叠而得到的多层金属层。
虽然以上已经描述了本发明的实施方案，但是上述实施方案仅为说明性的，而不限制本发明的范围。本发明包括以上所示的各种修改和变化方案。例如，尽管在上述实施方案中每个电极半导体层的延伸方向(电极半导体层与层叠结构相邻的方向)与层叠结构的层压方向(第一方向)正交，但这不是限制性的。就是说，每个电极半导体层的延伸方向(电极半导体层与层叠结构相邻的方向)可以为任意方向，只要延伸方向与层叠结构的层压方向相交即可。
Claims (23)
1.一种半导体装置，包括：
层叠结构，其中交替地层叠有至少一个窄带隙层和至少一个宽带隙层，所述至少一个窄带隙层由与沿第一方向或与所述第一方向相反的方向与所述窄带隙层相邻的层的材料相比具有较窄的带隙的材料形成，所述至少一个宽带隙层由与沿所述第一方向或与所述第一方向相反的方向与所述宽带隙层相邻的层的材料相比具有较宽的带隙的材料形成，所述层叠结构包括至少一个双接合结构，所述双接合结构具有第一接合部和第二接合部，在所述第一接合部处所述宽带隙层和所述窄带隙层沿所述第一方向依次层叠并彼此接合，在所述第二接合部处所述窄带隙层和所述宽带隙层沿所述第一方向依次层叠并彼此接合，并且所述至少一个双接合结构中的每一个均包括至少一个由具有负固定电荷的第一区和具有正固定电荷的第二区构成的对；
第一导电型的第一电极半导体层，所述第一电极半导体层沿与所述第一方向相交的第二方向延伸并且接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层；以及
第二导电型的第二电极半导体层，所述第二电极半导体层沿与所述第一方向相交的第三方向延伸并且接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层，其中
所述第一区沿所述第一方向较靠近所述第一接合部而较不靠近所述宽带隙层的中心位置，并且
所述第二区沿所述第一方向较靠近所述第二接合部而较不靠近所述宽带隙层的中心位置。
2.根据权利要求1所述的半导体装置，其中
由所述负固定电荷诱导的空穴的浓度与由所述正固定电荷诱导的电子的浓度之间的差为如下浓度差：所述浓度差使得当在所述第一电极半导体层和所述第二电极半导体层之间施加电压时只有空穴或只有电子缺失。
3.根据权利要求1所述的半导体装置，其中
所述半导体装置为电能存储半导体装置。
4.根据权利要求1至3中任一项所述的半导体装置，其中：
所述第一区通过将所述负固定电荷掺杂到在所述第一接合部处接合的所述宽带隙层中来形成；以及
所述第二区通过将所述正固定电荷掺杂到在所述第二接合部处接合的所述宽带隙层中来形成。
5.根据权利要求1至4中任一项所述的半导体装置，其中：
所述第一区的所述负固定电荷和所述第二区的所述正固定电荷包括通过自发极化和压电极化中至少之一产生的极化电荷。
6.根据权利要求1至5中任一项所述的半导体装置，其中：
所述第一区的所述负固定电荷和所述第二区的所述正固定电荷包括被掺杂的固定电荷和通过自发极化和压电极化中至少之一产生的极化电荷两者。
7.根据权利要求1至6中任一项所述的半导体装置，还包括：
第三区，所述第三区设置在设置于所述至少一个双接合结构中之一中的所述第一区与所述第二区之间，或者所述第三区设置在设置于所述至少一个双接合结构中的两个相互相邻的双接合结构中之一中的所述第一区与设置在所述至少一个双接合结构中的所述两个相互相邻的双接合结构中另一个中的所述第二区之间，与所述第一区和所述第二区相比所述第三区具有较低浓度的所述正固定电荷或所述负固定电荷。
8.根据权利要求7所述的半导体装置，其中
所述第三区具有：具有负固定电荷的区和具有正固定电荷的区，并且
所述具有负固定电荷的区较靠近所述第二区而较不靠近所述具有正固定电荷的区。
9.根据权利要求7或8所述的半导体装置，其中
所述第三区设置在设置于所述至少一个双接合结构中之一中的所述层中的具有最低耐受电压的层中。
10.根据权利要求1至9中任一项所述的半导体装置，其中
所述第一电极半导体层通过将第一导电型杂质掺杂到所述层叠结构中的每一个层中来形成。
11.根据权利要求1至10中任一项所述的半导体装置，其中
所述第二电极半导体层通过将第二导电型杂质掺杂到所述层叠结构中的每一个层中来形成。
12.根据权利要求1至9中任一项所述的半导体装置，其中
所述第一电极半导体层或所述第二电极半导体层由与包括在所述层叠结构中的所述层中的具有最窄带隙的层相同的材料形成，并且形成为单个半导体层。
13.一种半导体装置，包括：
层叠结构，其中交替地层叠有至少一个窄带隙层和至少一个宽带隙层，所述至少一个窄带隙层由与沿第一方向或与所述第一方向相反的方向与所述窄带隙层相邻的层的材料相比具有较窄的带隙的材料形成，并且所述至少一个宽带隙层由与沿所述第一方向或与所述第一方向相反的方向与所述宽带隙层相邻的层的材料相比具有较宽的带隙的材料形成，所述层叠结构包括至少一个双接合结构，所述双接合结构具有第一接合部和第二接合部，在所述第一接合部处所述宽带隙层和所述窄带隙层沿所述第一方向依次层叠并彼此接合，在所述第二接合部处所述窄带隙层和所述宽带隙层沿所述第一方向依次层叠并彼此接合，并且包括有至少一个由具有负固定电荷的第一区和具有正固定电荷的第二区构成的对；
肖特基电极层，所述肖特基电极层沿与所述第一方向相交的第二方向延伸并且肖特基接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层；以及
电极半导体层，所述电极半导体层沿与所述第一方向相交的第三方向延伸并且接合至所述层叠结构中的每一个窄带隙层和所述层叠结构中的每一个宽带隙层，其中
所述第一区沿所述第一方向较靠近所述第一接合部而较不靠近所述宽带隙层的中心位置，并且
所述第二区沿所述第一方向较靠近所述第二接合部而较不靠近所述宽带隙层的中心位置。
14.根据权利要求13所述的半导体装置，其中
由所述负固定电荷诱导的空穴的浓度与由所述正固定电荷诱导的电子的浓度之间的差为如下浓度差：所述浓度差使得当在所述肖特基电极层和所述电极半导体层之间施加电压时只有空穴或只有电子缺失。
15.根据权利要求13或14所述的半导体装置，其中
所述第一区通过将所述负固定电荷掺杂到在所述第一接合部处接合的所述宽带隙层中来形成；并且
所述第二区通过将所述正固定电荷掺杂到在所述第二接合部处接合的所述宽带隙层中来形成。
16.根据权利要求13至15中任一项所述的半导体装置，其中
所述第一区的所述负固定电荷和所述第二区的所述正固定电荷包括通过自发极化和压电极化中至少之一产生的极化电荷。
17.根据权利要求13至16中任一项所述的半导体装置，其中
所述第一区的所述负固定电荷和所述第二区的所述正固定电荷包括被掺杂的固定电荷和通过自发极化和压电极化中至少之一产生的极化电荷两者。
18.根据权利要求13至17中任一项所述的半导体装置，还包括：
第三区，所述第三区设置在设置于所述至少一个双接合结构中之一中的所述第一区与所述第二区之间，或者所述第三区设置在设置于所述至少一个双接合结构中的两个相互相邻的双接合结构中之一中的所述第一区与设置于所述至少一个双接合结构中的所述两个相互相邻的双接合结构中另一个中的所述第二区之间，与所述第一区和所述第二区相比所述第三区具有较低浓度的所述正固定电荷或所述负固定电荷。
19.根据权利要求18所述的半导体装置，其中
所述第三区具有：具有负固定电荷的区和具有正固定电荷的区，并且
所述具有负固定电荷的区较靠近所述第二区而较不靠近所述具有正固定电荷的区。
20.根据权利要求18或19所述的半导体装置，其中
所述第三区设置在设置于所述至少一个双接合结构中之一中的所述层中的具有最低耐受电压的层中。
21.根据权利要求13至20中任一项所述的半导体装置，其中
所述电极半导体层通过将第一导电型杂质掺杂到所述层叠结构中的每一个层中来形成。
22.根据权利要求13至21中任一项所述的半导体装置，其中
所述电极半导体层通过将第二导电型杂质掺杂到所述层叠结构中的每一个层中来形成。
23.根据权利要求13至20中任一项所述的半导体装置，其中
所述电极半导体层由与所述层叠结构中的所述层中的所述层叠结构的具有最窄带隙的层相同的材料形成，并且形成为单个半导体层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-061876 | 2012-03-19 | ||
| JP2012061876A JP5629714B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置 |
| PCT/IB2013/000380 WO2013140220A1 (en) | 2012-03-19 | 2013-03-14 | Semiconductor apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104205346A true CN104205346A (zh) | 2014-12-10 |
| CN104205346B CN104205346B (zh) | 2017-03-08 |
Family
ID=48087639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380014865.7A Active CN104205346B (zh) | 2012-03-19 | 2013-03-14 | 半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9653621B2 (zh) |
| JP (1) | JP5629714B2 (zh) |
| CN (1) | CN104205346B (zh) |
| DE (1) | DE112013001544B8 (zh) |
| WO (1) | WO2013140220A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103842004B (zh) | 2011-08-22 | 2016-11-23 | 美敦力公司 | 双流吸附剂盒 |
| US9713666B2 (en) | 2013-01-09 | 2017-07-25 | Medtronic, Inc. | Recirculating dialysate fluid circuit for blood measurement |
| US9144640B2 (en) | 2013-02-02 | 2015-09-29 | Medtronic, Inc. | Sorbent cartridge configurations for improved dialysate regeneration |
| JP6156015B2 (ja) | 2013-09-24 | 2017-07-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US10052612B2 (en) | 2013-11-26 | 2018-08-21 | Medtronic, Inc. | Zirconium phosphate recharging method and apparatus |
| US9895477B2 (en) | 2013-11-26 | 2018-02-20 | Medtronic, Inc. | Detachable module for recharging sorbent materials with optional bypass |
| US10004839B2 (en) | 2013-11-26 | 2018-06-26 | Medtronic, Inc. | Multi-use sorbent cartridge |
| US9943780B2 (en) | 2013-11-26 | 2018-04-17 | Medtronic, Inc. | Module for in-line recharging of sorbent materials with optional bypass |
| US9884145B2 (en) | 2013-11-26 | 2018-02-06 | Medtronic, Inc. | Parallel modules for in-line recharging of sorbents using alternate duty cycles |
| US10537875B2 (en) | 2013-11-26 | 2020-01-21 | Medtronic, Inc. | Precision recharging of sorbent materials using patient and session data |
| US10272363B2 (en) | 2014-06-24 | 2019-04-30 | Medtronic, Inc. | Urease introduction system for replenishing urease in a sorbent cartridge |
| WO2015199766A1 (en) | 2014-06-24 | 2015-12-30 | Medtronic, Inc. | Modular dialysate regeneration assembly |
| WO2015199761A1 (en) | 2014-06-24 | 2015-12-30 | Medtronic, Inc. | Sorbent pouch |
| WO2015199764A1 (en) | 2014-06-24 | 2015-12-30 | Medtronic, Inc. | Replenishing urease in dialysis systems using urease pouches |
| CN106659828B (zh) | 2014-06-24 | 2019-05-03 | 美敦力公司 | 使用脲酶引入器补充透析系统中的脲酶 |
| WO2015199768A1 (en) | 2014-06-24 | 2015-12-30 | Medtronic, Inc. | Stacked sorbent assembly |
| US10981148B2 (en) | 2016-11-29 | 2021-04-20 | Medtronic, Inc. | Zirconium oxide module conditioning |
| US11167070B2 (en) | 2017-01-30 | 2021-11-09 | Medtronic, Inc. | Ganged modular recharging system |
| US10960381B2 (en) | 2017-06-15 | 2021-03-30 | Medtronic, Inc. | Zirconium phosphate disinfection recharging and conditioning |
| US11213616B2 (en) | 2018-08-24 | 2022-01-04 | Medtronic, Inc. | Recharge solution for zirconium phosphate |
| KR102330487B1 (ko) | 2020-04-03 | 2021-11-24 | 성균관대학교산학협력단 | 1차원 측면 접합을 갖는 반도체 소자 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0029481A1 (en) * | 1979-11-26 | 1981-06-03 | International Business Machines Corporation | Field effect semiconductor structure |
| US5159421A (en) * | 1991-06-28 | 1992-10-27 | Nec Research Institute, Inc. | Double channel heterostructures |
| US6275137B1 (en) * | 2000-02-08 | 2001-08-14 | Boston Microsystems, Inc. | Semiconductor piezoresistor |
| JP2007184382A (ja) * | 2006-01-06 | 2007-07-19 | National Institute Of Advanced Industrial & Technology | 整流ダイオード |
| JP2007208178A (ja) * | 2006-02-06 | 2007-08-16 | National Institute Of Advanced Industrial & Technology | コンデンサ |
| CN101692477A (zh) * | 1999-12-02 | 2010-04-07 | 美商克立股份有限公司 | 具有减少极化感应电荷的高效能发光器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689683B1 (fr) | 1992-04-07 | 1994-05-20 | Thomson Composants Microondes | Dispositif semiconducteur a transistors complementaires. |
| JP2002064183A (ja) * | 2000-08-17 | 2002-02-28 | Sony Corp | 半導体装置およびその製造方法 |
| JP2005019598A (ja) | 2003-06-25 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| JP5481665B2 (ja) | 2009-09-30 | 2014-04-23 | 旭化成エレクトロニクス株式会社 | 多接合型太陽電池 |
-
2012
- 2012-03-19 JP JP2012061876A patent/JP5629714B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-14 US US14/383,606 patent/US9653621B2/en active Active
- 2013-03-14 WO PCT/IB2013/000380 patent/WO2013140220A1/en active Application Filing
- 2013-03-14 CN CN201380014865.7A patent/CN104205346B/zh active Active
- 2013-03-14 DE DE112013001544.7T patent/DE112013001544B8/de active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0029481A1 (en) * | 1979-11-26 | 1981-06-03 | International Business Machines Corporation | Field effect semiconductor structure |
| US5159421A (en) * | 1991-06-28 | 1992-10-27 | Nec Research Institute, Inc. | Double channel heterostructures |
| CN101692477A (zh) * | 1999-12-02 | 2010-04-07 | 美商克立股份有限公司 | 具有减少极化感应电荷的高效能发光器 |
| US6275137B1 (en) * | 2000-02-08 | 2001-08-14 | Boston Microsystems, Inc. | Semiconductor piezoresistor |
| JP2007184382A (ja) * | 2006-01-06 | 2007-07-19 | National Institute Of Advanced Industrial & Technology | 整流ダイオード |
| JP2007208178A (ja) * | 2006-02-06 | 2007-08-16 | National Institute Of Advanced Industrial & Technology | コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013140220A1 (en) | 2013-09-26 |
| US9653621B2 (en) | 2017-05-16 |
| JP5629714B2 (ja) | 2014-11-26 |
| DE112013001544B8 (de) | 2018-01-18 |
| US20150108609A1 (en) | 2015-04-23 |
| DE112013001544B4 (de) | 2017-09-14 |
| DE112013001544T5 (de) | 2014-12-04 |
| CN104205346B (zh) | 2017-03-08 |
| JP2013197261A (ja) | 2013-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104205346A (zh) | 半导体装置 | |
| US8003991B2 (en) | Silicon carbide MOS field effect transistor with built-in Schottky diode and method for fabrication thereof | |
| US8785976B2 (en) | Polarization super-junction low-loss gallium nitride semiconductor device | |
| US20130043485A1 (en) | GaN-BASED SEMICONDUCTOR DEVICE | |
| JP2001196575A (ja) | 半導体装置 | |
| US8772785B2 (en) | Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device | |
| JP5568559B2 (ja) | 半導体装置および電界効果トランジスタ | |
| TWI450393B (zh) | 異質結構場效電晶體、包含一異質結構場效電晶體之積體電路及製造一異質結構場效電晶體之方法 | |
| JP2014527303A (ja) | 電界効果パワートランジスタ | |
| KR20070003906A (ko) | 전하-전달에 의해 유도된 에너지 장벽을 갖는 질화물헤테로접합 트랜지스터 및 그 제조 방법 | |
| JP5997234B2 (ja) | 半導体装置、電界効果トランジスタおよび電子装置 | |
| JP2019117919A (ja) | 半導体装置 | |
| US9960249B2 (en) | Semiconductor heterobarrier electron device and method of making | |
| JP5415668B2 (ja) | 半導体素子 | |
| JP2013232578A (ja) | ショットキーバリアダイオード | |
| WO2011010419A1 (ja) | 窒化物半導体装置 | |
| EP3229277B1 (en) | Polarization controlled nitride semiconductor device | |
| TW201911421A (zh) | 三族氮化物高速電子遷移率場效應電晶體元件 | |
| JP2015149360A (ja) | 化合物半導体ｆｅｔ | |
| JP6137621B2 (ja) | 化合物半導体ｆｅｔ | |
| KR102005451B1 (ko) | 고전자 이동도 트랜지스터 | |
| KR102130220B1 (ko) | 이종 계면을 갖는 열전 구조체 및 이를 포함하는 열전 소자 | |
| KR20130059357A (ko) | 전계 효과 파워 트랜지스터 | |
| WO2014136250A1 (ja) | 窒化物半導体ダイオード | |
| Wang | Constant storage self-healing group key distribution for large-scale wireless multimedia sensor networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |