CN104205339A - 碳化硅半导体器件 - Google Patents

碳化硅半导体器件 Download PDF

Info

Publication number
CN104205339A
CN104205339A CN201380017424.2A CN201380017424A CN104205339A CN 104205339 A CN104205339 A CN 104205339A CN 201380017424 A CN201380017424 A CN 201380017424A CN 104205339 A CN104205339 A CN 104205339A
Authority
CN
China
Prior art keywords
layer
semiconductor device
groove
sic semiconductor
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380017424.2A
Other languages
English (en)
Other versions
CN104205339B (zh
Inventor
和田圭司
日吉透
增田健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104205339A publication Critical patent/CN104205339A/zh
Application granted granted Critical
Publication of CN104205339B publication Critical patent/CN104205339B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在本发明中，碳化硅衬底(100)具有：具有第一导电类型的第一层(121)、设置在第一层(121)上并且具有第二导电类型的第二层(122)、和设置在第二层(122)上并且掺杂有提供第一导电类型的杂质的第三层(123)。碳化硅衬底(100)具有形成为穿过第三层(123)和第二层(122)并延伸到第一层(121)的沟槽(TR)。第一层(121)在离开第一层(121)中沟槽(TR)的位置上具有杂质的浓度峰值。结果，提供了具有很容易形成的电场缓和结构的碳化硅半导体器件。

Description

碳化硅半导体器件
技术领域
本发明涉及碳化硅半导体器件，具体涉及包括具有沟槽的碳化硅衬底的碳化硅半导体器件。
背景技术
栅极绝缘膜的击穿现象被认为是可能造成具有沟槽栅极绝缘膜的碳化硅半导体器件的击穿的主要因素。如日本专利特开No.2009-117593(专利文献1)所公开的，例如，沟槽拐角部分中栅极绝缘膜由于电场击穿，被认为是由碳化硅制成的沟槽型MOSFET(金属氧化物半导体场效应晶体管)的问题。
根据上述公布中描述的技术，为了缓和电场，提供了比沟槽深的p+型深层。为此，形成了用来提供p+型深层的沟槽，后面通过外延生长填充该沟槽。在根据日本专利特开No.2008-270681(专利文献2)的另一种技术中，例如，通过离子注入在沟槽的底部提供了p+区。
参考列表
专利文献
PTD1：日本专利特开No.2009-117593
PTD2：日本专利特开No.2008-270681
发明内容
技术问题
根据日本专利特开No.2009-117593中描述的技术，要求形成用于p+型深层的沟槽的步骤和填充该沟槽的步骤。换句话说，要求精细处理和外延生长的繁琐步骤。
根据日本专利特开No.2008-270681中描述的技术，用来形成p+区的离子注入需要选择性地进行到沟槽的底部。由于制造的变化，该p+区会变得连接到在沟槽中形成沟道的p区。在这种情况下，沟道结构完全改变，造成半导体器件的特性严重失调。随着沟道尺寸的进一步减小，该问题将变得更显著。
为了解决上述的问题提出了本发明，并且本发明的目的是提供一种具有容易形成的电场缓和结构的碳化硅半导体器件。
问题的解决方案
根据本发明的碳化硅半导体器件包括碳化硅衬底、栅极绝缘膜和栅电极。该碳化硅衬底包括第一导电类型的第一层、设置在第一层上的第二导电类型的第二层和设置在第二层上且掺杂有提供第一导电类型的杂质的第三层。该碳化硅衬底具有沟槽，该沟槽形成为穿过第三层和第二层到达第一层。第一层在离开第一层中的沟槽的位置上具有杂质的浓度峰值。栅极绝缘膜覆盖该沟槽。栅电极设置在栅极绝缘膜上。栅电极面对第二层的表面，栅极绝缘膜夹在它们之间。
根据上述的碳化硅半导体器件，形成在沟槽附近的用来缓和电场的结构是上述的第一层中杂质的浓度峰值，而不是形成与第一层的第一导电类型不同的第二导电类型的区域。由此，不存在由于制造的变化造成第二导电类型的这种区域太靠近或连接到第二导电类型的第二层的可能。由此，不需要要求高精度的步骤。结果，可以很容易形成电场缓和结构。
第二层在离开第二层中的沟槽的位置具有杂质的浓度峰值。结果，与杂质的浓度峰值在沟槽表面上的情况相比，可以抑制杂质对沟道特性的影响。
沟槽的底部上的第一层中的杂质的浓度不小于第一层中杂质的浓度的最小值，并且不大于该最小值的110％。结果，可以更有效地缓和电场。
在沟槽的底部，杂质的浓度峰值的分布具有不小于1×1011/cm2的剂量。结果，可以更有效地缓和电场。
碳化硅衬底可以由具有多型4H的六方晶结构的碳化硅制成。结果，可以使用更适合功率半导体器件的材料。
优选，第二层的表面包括具有面取向为{0-33-8}的第一面。更优选，该表面微观包括第一面，并进一步微观包括具有面取向为{0-11-1}的第二面。优选，表面的第一面和第二面形成面取向为{0-11-2}的组合面。更优选，该表面宏观上相对{000-1}面具有62°±10°的偏离角。
发明的有利效果
根据如上所述的本发明，可以很容易形成电场缓和结构。
附图说明
图1是示意性示出本发明的一个实施例中的碳化硅半导体器件的结构的局部截面图。
图2是示意性示出图1中的碳化硅衬底的形状的透视图。
图3是图2的透视图中p型表面提供有阴影的图。
图4是图1的放大图。
图5是沿着图4中的箭头Z1的施主浓度分布。
图6是沿着图4中的箭头Z2的施主浓度分布和受主浓度分布。
图7是示意性示出制造图1中的碳化硅半导体器件的方法的第一步骤的局部截面图。
图8是示意性示出制造图1中的碳化硅半导体器件的方法的第二步骤的局部截面图。
图9是示意性示出制造图1中的碳化硅半导体器件的方法的第三步骤的局部截面图。
图10是示意性示出制造图1中的碳化硅半导体器件的方法的第四步骤的局部截面图。
图11是示意性示出制造图1中的碳化硅半导体器件的方法的第五步骤的局部截面图。
图12是示意性示出制造图1中的碳化硅半导体器件的方法的第六步骤的局部截面图。
图13是示意性示出制造图1中的碳化硅半导体器件的方法的第七步骤的局部截面图。
图14是示意性示出制造图1中的碳化硅半导体器件的方法的第八步骤的局部截面图。
图15是示意性示出制造图1中的碳化硅半导体器件的方法的第九步骤的局部截面图。
图16是示意性示出制造图1中的碳化硅半导体器件的方法的第十步骤的局部截面图。
图17是示意性示出制造图1中的碳化硅半导体器件的方法的第十一步骤的局部截面图。
图18是示意性示出包括在碳化硅半导体器件中的碳化硅衬底的表面的精细结构的局部截面图。
图19示出了多型4H六方晶中的(000-1)面的晶体结构。
图20示出了沿着图19中的线XX-XX的(11-20)面的晶体结构。
图21示出了图18的组合面的表面附近的(11-20)面的晶体结构。
图22示出了从(01-10)面观察时的图18的组合面。
图23是示出在进行热蚀刻的情况下和没有进行热蚀刻的情况下，当宏观观察时沟道迁移率和沟道表面与(000-1)面之间的夹角之间一个示范关系的曲线图。
图24是示出沟道迁移率和沟道方向与<0-11-2>方向之间的夹角之间的一个示范关系。
图25示出了图18的变化。
具体实施方式
在下文中将参考附图描述本发明的实施例。应该注意，在下面的图中相同或相应的部分用相同的附图标记表示，并将不再重复它们的描述。关于本说明书中的结晶学描述，单独取向用[]表示，组取向用<>表示，单独面用()表示，组面用{}表示。另外，虽然负结晶系数通常通过在数值上方放置“-”(横条)来表示，但是在本说明书中通过在数值之前放置负号来表示。
如图1所示，本实施例中的垂直型MOSFET 500(碳化硅半导体器件)包括：外延衬底100(碳化硅衬底)、栅极氧化物膜201(栅极绝缘膜)、栅电极202、层间绝缘膜203、源电极221、漏电极211、源极线222和保护电极212。
外延衬底100具有单晶衬底110和设置在其上的外延层。单晶衬底110是n型的(第一导电类型)。外延层包括：n-层121(第一层)、p型体层122(第二层)、n区123(第三层)和接触区124。
n-层121是n型(第一导电型)的。n-层121比单晶衬底100的施主浓度低。n-层121中的施主浓度优选不小于1×1015/cm3且不大于5×1016/cm3，例如，设定为8×1015/cm3。在图中的虚线部分中，施主浓度具有峰值。该峰值将在后面详细描述。
p型体层122设置在n-层121上，并且是p型(第二导电类型)的。例如，p型体层122具有1×1018/cm3的受主浓度。在本实施例中，p型体层122不仅掺杂有用作用来提供p型的杂质的受主，而且掺杂有用作提供n型的杂质的施主。施主的效果被更高浓度掺杂的受主抵消。下文将描述施主和受主的浓度分布。
n区123设置在p型体层122上。接触区124是p型的。接触区124形成在p型体层122中的一部分上，以与p型体层122连接。
外延衬底100由碳化硅制成。该碳化硅优选具有六方晶结构，更优选具有多型4H。单晶衬底110具有一个主表面(图1中的上表面)，该一个主表面具有优选基本对应(000-1)面的面取向。
另外参考图2和3，外延衬底100具有沟槽TR，该沟槽TR形成为穿过n区123和p型体层122到达n-层121。沟槽TR具有拥有表面SW的侧壁。在本实施例中，沟槽TR进一步具有平坦的底部。表面SW包括p型体层122上的沟道表面。优选，表面SW具有指定的晶面(也称为“特定面”)。该特定面将在后面详细描述。
外延衬底100具有沟槽TR，对应外延层在单晶衬底110的上表面上被部分移除的实际情况。在本实施例中，大量的台面结构形成在单晶衬底100的上表面上。具体地，每个台面结构具有每个都是六角形状的上表面和底表面，并且具有相对单晶衬底100的上表面倾斜的侧壁。
栅极氧化物膜201覆盖沟槽TR。具体地，栅极氧化物膜201设置在沟槽TR的表面SW和底部上。该栅极氧化物膜201延伸到n区123的上表面上。栅电极202设置在栅极氧化物膜201上，以填充沟槽TR(也就是，填充直接彼此相邻的台面结构之间的空间)。栅电极202面对p型体层122的表面SW，栅极氧化物膜201夹在它们之间。栅电极202具有上表面，该上表面基本上与栅极氧化物膜201在n区123的上表面上的部分的上表面同高。提供层间绝缘膜203，以覆盖栅电极202以及栅极氧化物膜201延伸到n区123上表面上的部分。
源电极221设置在每个台面结构的顶部上。源电极221与接触区124和n区123中的每一个接触。源极线222与源电极221接触，并在层间绝缘膜203的上表面上延伸。漏电极211是设置在单晶衬底110的与上面提供n-型121的主表面相反的背侧表面上的欧姆电极。保护电极212设置在漏电极211上。
现在详细描述外延衬底100中的杂质浓度。
参考图4，n-层121在离开沟槽TR的位置上沿着沟槽TR具有施主的浓度峰值，如n-层121中的虚线部分所指示的。p型体层122在离开沟槽TR的位置上沿着沟槽TR具有施主的浓度峰值，如p型体层122中的虚线部分所指示的。n区123在离开沟槽TR的位置上沿着沟槽TR具有施主的浓度峰值，如n区123中的虚线部分所指示的(图中虚线部分的倾斜部分)。另外，外延衬底100沿着其主表面(图中的上表面)具有施主的浓度峰值，如由一部分虚线部分(图中的上部)所指示的。沿着该主表面的浓度峰值可以定位得离开主表面。
图5示出了从沟槽TR的底部上的点O1(图4)沿着深度方向Z1(图4)在n-层121中的施主浓度分布的例子。在该分布中，峰值nnK1存在于离开沟槽TR的位置上，也就是，离开O1点的位置上。例如，峰值nnK1距离点O1的深度位置不小于50nm且不大于1000nm。点O1上的浓度nnG1不小于n-层121中浓度的最小值nnD。优选，浓度nnG1不大于最小值nnD的110％。优选，峰值nnK1不小于最小值nnD的三倍。
在沟槽TR的底部，也就是说，在点O1附近(图5)，浓度峰值的分布优选具有不小于1×1011/cm2的剂量。该剂量是通过对浓度峰值的分布进行除去背景的数据处理，然后积分图5的横轴Z1方向，即厚度方向上的浓度值(原子/cm3)而获得的值(图5中的阴影区)。例如，如果杂质浓度在n-层121中在除沟槽TR附近的部分之外的部分中具有基本恒定的值，则可以通过减去该恒定值实现背景移除。替代地，如果杂质浓度也在n-层121中在除沟槽TR附近的部分之外的部分中变化，则可以通过将充分离开沟槽TR的部分中的杂质浓度的变化外推到沟槽TR附近的部分来进行背景移除处理。对于该推断，例如，可以使用一阶近似法，或者必要时可以进行更高阶近似。
n-层121可以具有多种类型的施主。例如，n-层121可以包括其中基本均匀化的N(氮)原子和其中局部化的P(磷)原子，以具有上述的浓度峰值。在这种情况下，通过将P原子的浓度分布简单积分也可以获得上述剂量。
图6示出了从沟槽TR侧壁上的点O2(图4)在基本垂直于侧壁的方向Z2(图4)上向着p型体层122的内部的p型体层122中的施主浓度分布(图6中下面的曲线)和受主浓度分布(图6中上面的曲线)的实例。在该分布中，施主的峰值nnK2存在于离开沟槽TR的位置上，也就是，离开点O2的位置。在点Q2的施主浓度nnG2不小于p型体层122中施主浓度的最小值nnB。优选，施主浓度nnG2不大于最小值nnB的110％。由于在p型体层122中施主浓度的峰值nnK2低于受主浓度npB，所以在施主浓度的峰值位置的p型体层122也是p型的。另外，在沟槽TR的侧壁上，也就是，在点O2上，施主浓度nnG2比受主浓度npB足够小。因此，由沟槽TR侧壁上的沟道表面中的施主抵消的受主的比率达到了基本不影响沟道特性的程度。施主浓度nnG2优选不大于受主浓度npB的10％，更优选不大于5％。
现在描述制造MOSFET 500的方法。
如图7所示，通过在单晶衬底110上外延生长，形成n-层121。该外延生长可以通过CVD(化学气相沉积)实现，例如，利用硅烷(SiH4)和丙烷(C3H8)的混合气体作为材料气体，利用氢气(H2)作为载气。通过这样，例如，优选引入氮(N)或磷(P)作为n型导电性的杂质。
如图8所示，向n-层121的上表面中注入离子，以形成p型体层122、n区123和接触区124。在用来形成p型体层122和接触区124的离子注入中，注入了用来提供p型的杂质的离子，如铝(Al)。在用来形成n区123的离子注入中，注入了用来提供n型的杂质的离子，例如磷(P)。注意，可以进行外延生长代替离子注入。
如图9所示，在由n区123和接触区124组成的表面上形成具有开口的掩膜层247。例如，诸如氧化硅膜的绝缘膜可以用作掩膜层247。该开口形成在与沟槽TR的位置对应的位置上(图1)。
如图10所示，通过掩膜层247的开口中的蚀刻移除了n区123、p型体层122和一部分n-层121。示例性的可用的蚀刻方法是反应离子蚀刻(RIE)，具体地，感应耦合等离子体(ICP)RIE。具体地，例如，可以使用采用SF6或SF6和O2的混合气体作为反应气体的ICP-RIE。通过这种蚀刻方式，在要形成沟槽TR(图1)的区域中，可以形成凹陷TQ，其具有内表面SV基本垂直于单晶衬底110的主表面的侧壁。
接下来，热蚀刻外延衬底100的凹陷TQ的内表面SV。例如，可以通过在包含至少具有一种或多种类型卤素原子的反应气体的气氛中加热外延衬底100，来进行热蚀刻。该至少一种或多种类型的卤素原子至少包括氯(Cl)原子和氟(F)原子中的一种。例如，该气氛是Cl2、BCL3、SF6或CF4。例如，利用氯气和氧气的混合气体作为反应气体，在例如不小于700℃且不大于1000℃的热处理温度下，进行热蚀刻。
作为热蚀刻的结果，如图11所示，形成了沟槽TR。这里，作为沟槽TR的侧壁，形成了表面SW，其具有分别由n-层121、p型体层122和n区123形成的部分。在表面SW中，自发地形成了特定面。
注意，除了氯气和氧气之外，反应气体可包含载气。示例性的可用的载气是氮(N2)气、氩气、氦气等。如上所述，当热处理温度设定为不小于700℃且不高于1000℃时，例如，蚀刻SiC的速率大约是70μm/小时。而且，在这种情况下，由氧化硅制成的并因此相对于SiC具有非常大的选择比的掩膜层247，在SiC蚀刻期间基本没有被蚀刻。接下来，用适当的方法移除掩膜层247，如蚀刻(图12)。
如图13所示，通过用离子束IB离子注入的方式，以使得施主的浓度峰值定位在图中的虚线上的方式注入施主。该注入没有具体要求高精度掩膜，但是可以在没有所示的掩膜的情况下进行。注入的剂量优选不小于1×1011/cm2，例如，设定为1×1012/cm2。例如，注入的加速能量设定为400keV。例如，注入离子的类型是磷。接下来，进行活化退火，以激活通过离子注入而注入的杂质。
如图14所示，在包括作为沟槽TR的侧壁的表面SW和沟槽TR底部的表面上形成栅极氧化物膜201。例如，栅极氧化物膜201是通过热氧化由碳化硅制成的外延层而获得的。
如图15所示，形成栅电极202，以填充沟槽TR内的区域，栅极氧化物膜201夹在它们之间。例如，可以通过形成导体膜和进行CMP(化学机械抛光)，来执行形成栅电极202的方法。
如图16所示，在栅电极202和栅极氧化物膜201上形成层间绝缘膜203，以覆盖栅电极202的暴露表面。
参考图17，进行蚀刻，以在层间绝缘膜203和栅极氧化物膜201中形成开口。通过该开口，暴露了台面结构的上表面中的n区123和接触区124。接下来，在每个台面结构的上表面中，形成源电极221，与n区123和接触区124接触。
再次参考图1，形成源极线222、漏电极211和保护电极212。由此获得了MOSFET 500。
根据本实施例，n-层121在离开沟槽TR的位置沿着沟槽TR具有施主浓度峰值，如n-层121中虚线部分所指示的(图4)。因此，电场在图中的虚线部分中局部增加，造成在离开虚线部分的沟槽TR中的电场降低。这也降低了施加到设置在沟槽TR上的栅极氧化物膜201的电场，由此提高了MOSFET 500的击穿电压。
根据本发明人进行的实验仿真，通过形成浓度峰值，在沟槽TR的拐角部分，施加到栅极氧化物膜201的电场可以从7.8MV/cm降低到6.9MV/cm。在该仿真中，在形成沟槽TR之后，通过将1×1012/cm2剂量的P离子在400keV的加速电压下注入到施主浓度为8×1015/cm3的层中，形成了n-层121。沟槽TR的深度设定为1.8μm。漏极电压设定为600V。
根据本实施例，形成在沟槽TR附近用来缓和电场的结构是n-层121中施主的浓度峰值(图5)，而不是形成p型区。由此，由于制造的变化，这种p型区太靠近或者连接也为p型的p型体层122的情况是不可能的。由此，不需要要求高精度的步骤。从而，可很容易形成电场缓和结构。
p型体层122在离开p型体层122中的沟槽TR的位置上具有施主的浓度峰值(图6)。结果，与施主的浓度峰值在沟槽TR表面上的情况相比，可以抑制施主对沟道特性的影响。
在沟槽TR的底部处的n-层121中的施主的浓度nnG1可以不小于n-层121中施主浓度的最小值nnD，并且不大于该最小值的110％。结果，可以更充分地缓和电场。
在沟槽TR的底部，施主浓度峰值的分布可以具有不小于1×1011/cm2的剂量。结果，可以更充分的缓和电场。
外延衬底100可以由具有多型4H的六方晶结构的碳化硅制成。结果，可以使用更适合功率半导体器件的材料。
虽然本实施例中沟槽TR具有平坦底部，但是沟槽的形状并不限于此，底部可以是凹陷的。例如，沟槽可以是V形的。
虽然在本实施例中，第一导电类型是n型并且第二导电类型是p型，但是这些导电类型可以互换。在这种情况下，上述的“浓度峰值”对应受主的浓度峰值，而不是施主的浓度峰值。然而，为了进一步提高沟道迁移率，第一导电类型优选是n型的。
此外，除了MOSFET之外，该碳化硅半导体器件可以是MISFET(金属绝缘体半导体场效应晶体管)。而且，碳化硅半导体器件并不限于MISFET，只要它具有沟道栅结构。例如，半导体器件可以是沟槽型IGBT(绝缘栅双极晶体管)。
(具有特定面的表面)
形成沟道表面的p型体层122的表面SW(图4)优选是具有特定面的表面。如图18所示，这种表面SW包括具有{0-33-8}的面取向的面S1(第一面)。面S1优选具有(0-33-8)面取向。
更优选，表面SW微观上包括面S1，并且进一步微观上包括具有{0-11-1}的面取向的面S2(第二面)。这里使用的术语“微观”意思是“精细到考虑至少是原子间间隔2倍那么大的大小的程度”。作为观察这种微观结构的方法，例如，可以使用TEM(透射电子显微镜)。面S2优选具有(0-11-1)面取向。
优选，表面SW的面S1和面S2形成具有{0-11-2}的面取向的组合面SR。也就是，组合面SR由周期重复的面S1和S2形成。例如，可以通过TEM或AFM(原子力显微镜)观察这种周期结构。在这种情况下，组合面SR宏观上相对{000-1}面具有62°的偏离角。这里使用的术语“宏观”意思是“忽略尺寸大约为原子间间隔的精细结构”。为了测量这种宏观偏离角，例如，可以使用应用普通X射线衍射的方法。优选，组合面SR具有(0-11-2)面取向。在这种情况下，组合面SR宏观上相对(000-1)面具有62°的偏离角。
优选，在该沟道表面上，载流子在沟道方向CD上流动，在该沟道方向CD中实现上述的周期重复。
现在描述组合面SR的详细结构。
通常，关于Si原子(或C原子)，当从(000-1)面观察多型4H的碳化硅单晶时，层A中的原子(图中的实线)、设置在其下方的层B中的原子(图中虚线)、设置在其下方的层C中的原子(图中的点划线)和设置在其下方的层B中的原子(未示出)重复提供，如图19所示。换句话说，在将四层ABCB看作一个周期的情况下，提供诸如ABCBABCBABCB……的周期堆叠结构。
如图20所示，在(11-20)面(沿着图19中的线XX-XX的横截面)中，构成上述一个周期的四层ABCB的每层中的原子没有完全沿着(0-11-2)面排列。在图20中，(0-11-2)面示出为穿过层B中原子的位置。在这种情况下，可以看出层A和C中的每个原子偏离了(0-11-2)面。因此，即使当碳化硅单晶的表面的宏观面取向，即，在原子等级结构被忽略的情况下的面取向，限于(0-11-2)面，该表面也可以具有各种微观结构。
如图21所示，通过交替提供具有(0-33-8)面取向的面S1和连接到面S1并且具有与面S1不同的面取向的面S2来形成组合面SR。面S1和S2的每个都具有Si原子(或C原子)的原子间间距两倍大的长度。注意，面S1和面S2平均的面对应于(0-11-2)面(图20)。
如图22所示，当从(01-10)面观察组合面SR时，该单晶结构具有包括等效于立方体结构的结构(面S1的部分)的局部周期性。具体地，通过交替设置在上述等效于立方体结构的结构中具有(001)面取向的面S1和连接到面S1并且具有与面S1不同的面取向的面S2，来形成组合面SR。而且在除了4H之外的多型中，由此该表面可以由在等效于立方体结构的结构中具有(001)面取向的面(图22中的面S1)和连接到上述面并且具有与上述面不同的面取向的面(图22中的面S2)形成。例如，该多型可以是6H或15R。
现在参考图23，描述表面SW的晶面和沟道表面中的迁移率MB之间的关系。在图23的曲线中，水平轴表示由(000-1)面和具有沟道表面的表面SW的宏观面取向形成的角度D1，纵轴表示迁移率MB。点群CM对应通过热蚀刻修整表面SW以具有特定面的情况，点群MC对应表面SW没有经受这种热蚀刻的情况。
在点群MC中，当沟道表面的表面具有(0-33-8)宏观面取向时迁移率MB最大。这推测是由于下面的原因。也就是，在没有进行热蚀刻的情况下，即，在没有特别控制沟道表面的微观结构的情况下，其宏观面取向对应(0-33-8)，结果微观面取向(0-33-8)的比率，即，考虑原子级的面取向(0-33-8)，统计上变高。
另一方面，点群CM中的迁移率，在沟道表面的宏观表面面取向为(0-11-2)(箭头EX)时最大。这推测是由于下面的原因。也就是，如图21和22所示，每个都具有(0-33-8)面取向的大量的面S1密集且规则排列，面S2夹在它们之间，由此沟道表面的表面中微观面取向(0-33-8)的比率变高。
注意，迁移率MB具有对组合面SR的取向依赖性。在图24示出的曲线中，水平轴表示沟道方向和<0-11-2>方向之间的夹角D2，纵轴表示沟道表面中的迁移率MB(任意单位)。虚线补充地设置在其中，用于提高曲线的可视性。从该曲线可以发现，为了增加沟道迁移率MB，沟道方向CD(图18)优选具有不小于0°且不大于60°的角度，更优选基本为0°。
如图25所示，除了组合面SR之外，表面SW可以进一步包括面S3(第三面)。更具体地，表面SW可以包括由周期重复的面S3和组合面SR形成的组合面SQ。在这种情况下，表面SW相对{000-1}面的偏离角偏离组合面SR的理想偏离角，即，62°。这种偏离优选很小，优选在±10°的范围内。包括在该角度范围内的表面的实例包括具有{0-33-8}面的宏观面取向。更优选，表面SW相对(000-1)面的偏离角偏离组合面SR的理想偏离角，即，62°。这种偏离优选很小，优选在±10°的范围内。包括在该角度范围内的表面的实例包括具有{0-33-8}面的宏观面取向。
例如，可以通过TEM或AMF观察这种周期性结构。
应该理解，本文公开的实施例是说明性的，在任何方面没有限制性。本发明的范围由权利要求的条款来定义，而不是通过上面的描述，并且意指包括该范围内的任何修改和与权利要求条款等效的意义。
附图标记列表
100外延衬底；110单晶衬底；121n-层(第一层)；122p型体层(第二层)；123n区(第三层)；124接触区；201栅极氧化物膜；202栅电极；203层间绝缘膜；211漏电极；212保护电极；221源电极；222源极线；247掩膜层；500MOSFET(碳化硅半导体器件)。

Claims (9)

1.一种碳化硅半导体器件，包括：
碳化硅衬底，所述碳化硅衬底包括第一导电类型的第一层、设置在所述第一层上的第二导电类型的第二层、和设置在所述第二层上并且掺杂有用于提供所述第一导电类型的杂质的第三层，所述碳化硅衬底具有被形成为穿过所述第三层和所述第二层以到达所述第一层的沟槽，所述第一层在离开所述第一层中的所述沟槽的位置具有所述杂质的浓度峰值；
栅极绝缘膜，所述栅极绝缘膜覆盖所述沟槽；和
栅电极，所述栅电极设置在所述栅极绝缘膜上，所述栅电极在所述栅极绝缘膜介于所述栅电极和所述第二层之间的情况下面向所述第二层的表面。
2.根据权利要求1所述的碳化硅半导体器件，其中
所述第二层在离开所述第二层中的所述沟槽的位置具有所述杂质的浓度峰值。
3.根据权利要求1或2所述的碳化硅半导体器件，其中
在所述沟槽的底部处的所述第一层中的所述杂质的浓度不小于所述第一层中所述杂质的浓度的最小值，并且不大于所述最小值的110％。
4.根据权利要求1至3中的任一项所述的碳化硅半导体器件，其中
在所述沟槽的底部，所述杂质的所述浓度峰值的分布具有不小于1×1011/cm2的剂量。
5.根据权利要求1至4中的任一项所述的碳化硅半导体器件，其中
所述碳化硅衬底是由具有多型4H的六方晶结构的碳化硅制成的。
6.根据权利要求5所述的碳化硅半导体器件，其中
所述第二层的所述表面包括具有{0-33-8}的面取向的第一面。
7.根据权利要求6所述的碳化硅半导体器件，其中
所述表面微观上包括所述第一面，并且进一步微观上包括具有{0-11-1}的面取向的第二面。
8.根据权利要求7所述的碳化硅半导体器件，其中
所述表面的所述第一和第二面形成具有{0-11-2}的面取向的组合面。
9.根据权利要求8所述的碳化硅半导体器件，其中
所述表面宏观上具有相对{000-1}面的62°±10°的偏离角。
CN201380017424.2A 2012-05-18 2013-04-08 碳化硅半导体器件 Expired - Fee Related CN104205339B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-113939 2012-05-18
JP2012113939A JP2013243179A (ja) 2012-05-18 2012-05-18 炭化珪素半導体装置
PCT/JP2013/060608 WO2013172124A1 (ja) 2012-05-18 2013-04-08 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN104205339A true CN104205339A (zh) 2014-12-10
CN104205339B CN104205339B (zh) 2017-02-22

Family

ID=49580587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380017424.2A Expired - Fee Related CN104205339B (zh) 2012-05-18 2013-04-08 碳化硅半导体器件

Country Status (5)

Country Link
US (1) US8878192B2 (zh)
EP (1) EP2851957B1 (zh)
JP (1) JP2013243179A (zh)
CN (1) CN104205339B (zh)
WO (1) WO2013172124A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748341B2 (en) * 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JPWO2021124800A1 (zh) * 2019-12-20 2021-06-24
CN111276545B (zh) * 2020-02-12 2023-03-14 重庆伟特森电子科技有限公司 一种新型沟槽碳化硅晶体管器件及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5939752A (en) * 1995-12-12 1999-08-17 Siliconix Incorporated Low voltage MOSFET with low on-resistance and high breakdown voltage
DE69739206D1 (de) * 1996-07-19 2009-02-26 Siliconix Inc Hochdichte-graben-dmos-transistor mit grabenbodemimplantierung
JPH11177086A (ja) * 1997-12-09 1999-07-02 Hitachi Ltd 縦型電界効果トランジスタとその製造方法
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP2007299861A (ja) 2006-04-28 2007-11-15 Nissan Motor Co Ltd 半導体装置
JPWO2008062729A1 (ja) 2006-11-21 2010-03-04 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5233158B2 (ja) 2007-04-25 2013-07-10 富士電機株式会社 炭化珪素半導体装置
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US20090315104A1 (en) * 2008-06-20 2009-12-24 Force Mos Technology Co. Ltd. Trench MOSFET with shallow trench structures
JP2012038771A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130306986A1 (en) 2013-11-21
EP2851957A4 (en) 2016-01-06
WO2013172124A1 (ja) 2013-11-21
JP2013243179A (ja) 2013-12-05
US8878192B2 (en) 2014-11-04
CN104205339B (zh) 2017-02-22
EP2851957A1 (en) 2015-03-25
EP2851957B1 (en) 2019-09-25

Similar Documents

Publication Publication Date Title
CN104380472B (zh) 碳化硅半导体器件
EP2696368B1 (en) Silicon carbide semiconductor device
JP6064614B2 (ja) 炭化珪素半導体装置およびその製造方法
EP2602824A1 (en) Process for production of semiconductor device
US9012922B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US8999854B2 (en) Method for manufacturing silicon carbide semiconductor device
CN105190899A (zh) 碳化硅半导体器件
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
EP2811529B1 (en) Silicon carbide semiconductor device
JP2014241368A (ja) 炭化珪素半導体装置
US9680006B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US9490319B2 (en) Silicon carbide semiconductor device
CN104126229A (zh) 碳化硅半导体器件
CN104205339A (zh) 碳化硅半导体器件
CN103930996A (zh) 半导体器件
JP5958352B2 (ja) 炭化珪素半導体装置およびその製造方法
CN104321876A (zh) 用于制造碳化硅半导体器件的方法和碳化硅半导体器件
US8963234B2 (en) Semiconductor device
CN104541376A (zh) 碳化硅半导体器件
US20130306987A1 (en) Silicon carbide semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222

CF01 Termination of patent right due to non-payment of annual fee