CN104143974B - 锁相环电路和该锁相环电路中的方法 - Google Patents

锁相环电路和该锁相环电路中的方法 Download PDF

Info

Publication number
CN104143974B
CN104143974B CN201310170137.7A CN201310170137A CN104143974B CN 104143974 B CN104143974 B CN 104143974B CN 201310170137 A CN201310170137 A CN 201310170137A CN 104143974 B CN104143974 B CN 104143974B
Authority
CN
China
Prior art keywords
phase
frequency
flip
flop
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310170137.7A
Other languages
English (en)
Other versions
CN104143974A (zh
Inventor
赵云峰
郭大为
孔荣辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN201310170137.7A priority Critical patent/CN104143974B/zh
Priority to US13/911,099 priority patent/US8766685B1/en
Publication of CN104143974A publication Critical patent/CN104143974A/zh
Application granted granted Critical
Publication of CN104143974B publication Critical patent/CN104143974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及静电电路技术领域，公开一种锁相环电路。该锁相环路包括鉴频鉴相器，电荷泵，低通滤波器，压控振荡器，分频器，以及复位模块。该鉴频鉴相器接收第一和第二输入信号并依据该第一和该第二输入信号之间的相位和频率的差值而输出第一和第二调整参数。该电荷泵依据该第一和该第二调整参数产生电流。该低通滤波器依据该电流产生电压。该压控振荡器依据该电压产生振荡频率。该分频器接收和将该振荡频率分频，并产生该第二输入信号。该复位模块产生复位信号以提供给该分频器，其中该复位模块接收该第一信号。本发明的锁相环路使用负反馈环，能有效消除该第一输入信号和该第二输入信号之间的相位误差。

Description

锁相环电路和该锁相环电路中的方法
技术领域
本申请涉及电路，特别涉及但不限于一种锁相环电路和该锁相环电路中的方法。
背景技术
锁相环路(PLL)是产生输出信号的控制系统，该输出信号也被称为F_N时钟，其相位与输入“基准”信号的相位有关，该输入“基准”信号也被称为F_ref时钟。
锁相环路上电后，F_ref时钟与F_N时钟具有初始相位误差，其范围从0到2π。该锁相环路只能在该相位误差已被消除后才开始锁定操作。
发明内容
在一实施例中，提供了一种锁相环(PLL)电路，一锁相环电路包括鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)、分频器(FD)、以及复位模块。该鉴频鉴相器(PFD)接收第一和第二输入信号，并依据上述第一和第二输入信号的相位和频率的差值而输出第一和第二调整参数。该电荷泵(CP)与该鉴频鉴相器(PFD)连接，依据该第一和第二调整参数产生电流。该低通滤波器(LPF)与该电荷泵(CP)连接，并依据上述电流产生电压。该压控振荡器与该低通滤波器连接，并依据上述电压产生振荡频率。该分频器接收和将该振荡频率分频，并产生该第二输入信号。该复位模块产生复位信号以提供给该分频器，其中该复位模块接收该第一输入信号。
在另一实施例中，提供了该锁相环(PLL)电路中的一种方法，包括：通过鉴频鉴相器接收第一输入信号和第二输入信号，并依据上述第一输入信号和第二输入信号的相位和频率的差值而输出第一调整参数和第二调整参数；通过电荷泵，依据上述第一调整参数和第二调整参数产生电流；通过低通滤波器依据上述电流产生电压；通过压控振荡器(VCO)，依据上述电压产生振荡频率；通过分频器接收该振荡频率，将该振荡频率分频，使用该被分频的振荡频率产生该第二输入信号；以及通过复位模块，产生复位信号以提供给该分频器。
附图说明
本发明的非限制性和非详尽的各实施例将参照下列附图进行说明，其中类似参考数字标记除详细说明外在各种示图中指示类似部件。
图1是根据本发明一实施例的锁相环电路的原理图。
图2示出了输入压控振荡器的控制电压V_ctrl和该压控振荡器的输出频率Fvco之间的关系。
图3A说明第二输入信号F_N的相位落后于第一输入信号F_ref的相位的情形。
图3B说明第二输入信号F_N的相位超前于第一输入信号F_ref的相位的情形。
图4是根据本发明一实施例的复位模块的电路图。
图4A是根据本发明另一实施例的复位模块100A。
图4B是根据本发明另一实施例的复位模块100B。
图5是根据本发明一实施例的部分锁相环电路50的结构图。
图6示出了根据本发明一实施例的说明复位信号和第二输入信号F_N的顺序的简略图。
图7是根据本发明另一实施例的说明复位信号、第二输入信号F_N、以及第五D型触发器的Q输出的顺序的简略图。
图8是根据本发明一实施例的锁相环电路中的方法的流程图。
具体实施方式
现将对本发明的各种方面和实例进行说明。以下的描述为了全面理解和说明这些实例而提供了特定细节。但是，本领域的技术人员可以理解，即使没有许多的这些细节，也可以实施本发明。此外，一些公知结构或功能可能没有被示出或详细描述，以避免不必要地模糊相关说明。
图1示出了根据本发明一实施例的锁相环路的原理图。
如图1所示，该锁相环(PLL)电路10包含复位模块(100)、鉴频鉴相器(PFD)105、电荷泵(CP)110、低通滤波器(LPF)115、压控振荡器(VCO)120、以及分频器(FD)125。
上述鉴频鉴相器105被配置成接收第一输入信号F_ref和第二输入信号F_N，并依据上述第一输入信号F_ref和第二输入信号F_N的相位和频率的差值而输出图1中被标记为UP(up)的第一调整参数和图1中被标记为DN(down)的第二调整参数。该第一输入信号包括上述F_ref时钟信号(在图1中被标记为F_ref)，而该第二输入信号包括上述F_N时钟信号(在图1中被标记为F_N)。该第一调整参数UP和该第二调整参数DN之间的差值与该第一输入信号F_ref和该第二输入信号F_N的相位和频率的差值成比例。
该电荷泵110与该鉴频鉴相器105连接，并被配置成依据该第一调整参数UP和该第二调整参数DN产生电流。
该低通滤波器115与该电荷泵110连接。该低通滤波器115被配置成依据上述电流产生电压。
该压控振荡器120与该低通滤波器115连接。该压控振荡器120被配置成依据上述电压产生振荡频率。该压控振荡器120可以包括LC振荡器。
该分频器125被配置成接收该振荡频率，将该振荡频率N分频，并使用被分频的振荡频率产生该第二输入信号F_N，因此该第二输入信号F_N等于该压控振荡器120的输出频率除以N。
该锁相环PLL电路10使用负反馈环。假设最初该第二输入信号F_N与该第一输入信号F_ref的频率几乎相同。进一步假设该压控振荡器120的输出频率反比于输入该电压控制振荡器120的控制电压，如图2所示。如果上述第二输入信号F_N的相位落后于上述第一输入信号F_ref的相位，如图3A所示，该鉴频鉴相器105改变该压控振荡器120的控制电压，例如输出脉冲宽度小于该第二调整参数DN的该第一调整参数UP，从而该压控振荡器120加速，而该第二输入信号F_N相应地加速，并且该第二输入信号F_N接近该第一输入信号F_ref。同样的，如果该第二输入信号F_N的相位超前于该第一输入信号F_ref的相位，如图3B所示，该鉴频鉴相器105改变该压控振荡器120的控制电压，例如输出脉冲宽度大于该第二调整参数的该第一调整参数，从而该第二输入信号F_N相应地减速，并且该第二输入信号F_N接近该第一输入信号F_ref。
该复位模块100被配置成产生复位信号以提供给该分频器125，其中该复位模块100被配置成接收该第一输入信号F_ref。
复位模块100的更详细的讨论将参照图4、图4A、以及图4B在下面给出。
图4示出了根据本发明一实施例的复位模块的电路图。
在图4中，该复位模块100包括第一反相器400、第一D型触发器405、第二D型触发器410、第三D型触发器415、以及一个异或(XOR)门420。该第一反相器400接收第三信号PLLpwd(PLL掉电)。该第一D型触发器405的D端口与该第一反相器400的输出端口连接，而该第一D型触发器405的Q端口与该第二D型触发器410的D端口连接。该第二D型触发器410的Q端口与该异或XOR门420的第一输入端口和该第三D型触发器415的D端口连接。该第三D型触发器415的Q端口与该异或门420的第二输入端口连接。该第一D型触发器405、第二D型触发器410及第三D型触发器415的时钟端口都接收该第一输入信号F_ref，从而该异或门420输出一复位脉冲。
本领域的技术人员可以理解，该异或门420的两个输入端口分别接收来自该第二D型触发器410和来自该第三D型触发器415的输出。当该第二D型触发器410的输出为“1”并且该第三D型触发器415的输出为“0”时，或者当该第二D型触发器410的输出为“0”并且该第三D型触发器415的输出为“1”时，该异或门420输出“1”。当该第二D型触发器410和该第三D型触发器415的输出相同时，该异或门420输出“0”。由于该第三D型触发器415的输出是该第二D型触发器410的延迟版，也就是说，一脉冲在该第二D型触发器410的输出为“1”和该第三D型触发器415的输出为“0”时产生。因此，该异或门420产生的脉冲的持续时间与一个D型触发器的延迟时间相同。这里，“0”代表逻辑低电压，例如地电位，而“1”代表高电压，例如Vcc。
图4A示出了复位模块100A的另一实施例。图4A中，相同的参考数字指示与图4中相同的电路元件。图4A中，该复位模块100A还包括一与门425。该与门425的第一输入端口与该第二D型触发器410的Q端口和该异或门420的第一输入端口连接，该与门425的第二输入端口与该异或门420的输出端口连接，而该与门425输出该复位信号。
图4B示出了复位模块100B的另一实施例。图4B中，相同的参考数字指示与图4中相同的电路元件。图4B中，该复位模块100B还包括至少一个第四D型触发器430，其串联连接于该第一D型触发器405的Q端口和该第二D型触发器410的D端口之间。图4B示出了在该第一D型触发器405和该第二D型触发器410之间的一个第四D型触发器430。本领域的技术人员可以理解，多个附加的D型触发器能够被串联安排于该第一D型触发器405和该第二D型触发器410之间。
图5示出了部分锁相环电路50的结构图，显示了该分频器、该复位信号和该压控振荡器之间的连接关系。
如图5所示，该分频器125还包括2-模块预定标器500和计数模块505。该计数模块505还包括计数器A(505A)和计数器B(505B)。该锁相环电路50还包括第五D型触发器510，第六D型触发器515，第二反相器520以及第三反相器525。
该2-模块预定标器500与该计数模块505的第一输入端口连接。该2-模块预定标器500被配置成依据提供给该2-模块预定标器的控制端的控制信号，以1/K或l/(K+1)的分频比率将输入信号的频率分频。也就是说，从该压控振荡器120发送的信号的频率Fvco被该预定标器500以相应于控制信号的内容的比率分频。在这种情况下，该预定标器500的控制端被提供一高电平信号，则该预定标器按照1/(K+1)的比率将输入信号的频率分频，比如1/9。而该预定标器500的控制端接收一低电平信号，则该预定标器500按照1/K的比率将输入信号的频率分频，比如l/8。优选地，该2-模块预定标器包括4/5分频器，或者该2-模块预定标器包括2/3分频器。
该计数模块505用于控制上述预定标器500。该计数模块505包括计数器A(505A)和计数器B(505B)。计数器A能够按照预设的数值A将输入频率分频，而计数器B能够按照预设的数值B将输入频率分频。该分频器125的信号的输出频率等于例如，该输入频率Fvco等于2.4GHz，该预定标器具有等于8的K。A等于300，并且B等于0。因此，该输出频率等于1MHz。
第五D型触发器510的时钟端口接收该复位信号(rst)。该第五D型触发器510的D端口被配置成接收负电源电压(Vss)。该第五D型触发器510的Q端口与第六D型触发器515的负设置端口(SN)连接。该第六D型触发器515的Q端口与该第二反相器520的输入端口连接。该第二反相器520的输出端口与该第三反相器525和该第五D型触发器510的负设置端口(SN)连接。该第三反相器525与该计数模块505的第二输入端口连接。该计数模块505的第一输出端口与该第六D型触发器515的D端口连接。该计数模块505的第二输出端口被反馈给该2-模块预定标器500。该2-模块预定标器500还与该第六D型触发器515的时钟端口连接。
当该第五D型触发器510的负设置端口(SN)被设置为“0”时，其意味着无论该第五D型触发器510的D端口的值是什么，该第五D型触发器510的Q端口总是输出“1”。当该第五D型触发器510的负设置端口(SN)被设置为“1”时，接着该第五D型触发器510在时钟周期的确定部位(比如时钟的上升边)处捕捉该第五D型触发器510的D端口的值，而被捕捉的值成为该第五D型触发器510的Q输出。
图6示出了根据本发明一实施例的说明复位信号和第二输入信号F_N的顺序的简略图。
注意由于该复位信号是由该第一输入信号F_ref产生，该复位信号的高电压始终与该第一输入信号F_ref一致。如果该复位信号在该第二输入信号F_N位于高电平“1”时产生，如图6所示，则第五D型触发器510的负设置端口(SN)的值为“0”，这意味着该复位信号不起作用，并且该电路将不被复位。该信号F_N的占空比是小的。例如F_N的高电平电压的宽度为8/Fvco。如果Fvco等于2400MHz，则F_N的高电平电压的宽度为3.33ns，F_ref＝1M。因此，该第一输入信号F_N与该第二输入信号F_ref之间的最大相位误差为：
如果压控振荡器(VCO)的初始频率为Fvco+ΔF，或者Fvco-ΔF，其中Fvco代表锁定频率，并且Fvco＝N×F_ref，则F_N的频率为或者
当压控振荡器(VCO)的初始频率等于Fvco+ΔF时，为了补偿2π的相位延续时间，有k个F_N的周期和k-1个F_ref的周期，即：
因此，为了补偿2π的相位误差，需要以下时间：
当压控振荡器(VCO)的初始频率为Fvco-ΔF时，为了补偿2π的相位延续时间，有k-1个F_N的周期和k个F_ref的周期，即
因此，为了补偿2π的相位误差，需要以下时间：
因此，用于补偿2π的相位误差所需的时间等于假设N＝2400，F_ref＝1M，Fvco＝2400M，ΔF＝30M，则抵消2π的相位误差所需的时间为80μs。
为了抵消该第一输入信号F_ref和该第二输入信号F_N之间的最大相位误差需要的时间。
图7示出了根据本发明另一实施例的说明复位信号、第二输入信号F_N、以及第五D型触发器510的Q输出Q1的顺序的简略图。
如果该复位信号在该第二输入信号F_N位于低电平“0”时产生，如图7所示，则第五D型触发器510的负设置端口(SN)为“1”，这意味着该复位信号起作用。该第五D型触发器510的Q端口(Q1)输出一个低电压，其将设置该第二输入信号F_N至高电压，并且F_N的该高电压将设置该第五D型触发器的SN，即F_N的该高电压提供“0”给该第五D型触发器的SN，从而该第五D型触发器的SN被设置为“0”。当该第五D型触发器的SN被设置为“0”时，该第五D型触发器510的Q端口(Q1)被设置为“1”。因此，一狭窄的低电压脉冲在由该第五D型触发器的Q端口(Q1)输出的信号中发生。该第二输入信号F_N将重置该计数模块505，并触发该计数模块505以重新开始计数，因此，该分频模块505重新取得分母AK+B。在这种情况下，该第一输入信号F_ref和该第二输入信号F_N的相位差等于门延迟，其是可以被忽略的。
图8示出了根据本发明一实施例的锁相环电路中的一种方法。该方法80包括通过鉴频鉴相器接收第一输入信号和第二输入信号(800)。该方法80还包括依据该第一输入信号和该第二输入信号之间的相位和频率的差值而输出第一调整参数和第二调整参数(805)。该方法80接着通过电荷泵，依据上述第一调整参数和第二调整参数产生电流(810)。该方法80接着通过低通滤波器，根据上述电流产生电压(815)。该方法80接着通过压控振荡器(VCO)，根据上述电压产生振荡频率(820)。该方法80接着接收该振荡频率和将该振荡频率分频(825)。该方法80然后通过分频器，使用已经被分频的振荡频率产生第二输入信号(830)。接着，该方法80通过复位模块，产生(835)复位信号以提供给该分频器。最后，该方法80保持锁定上述配置信号并关闭该数字电路(818)。
优选地，该第一输入信号包含基准信号。
优选地，该第三信号包含锁相环路掉电信号。
本领域的技术人员应当理解，不同实施例的元件可以互相结合以产生另一个技术方案。本书面说明书使用实例来公开本发明，包括最佳实施方式，并且也使本领域任何技术人员能够实施本发明，包括制造和使用任何装置或系统和执行任何所结合的方法。本发明的专利范围由本权利要求书限定，并可包括本领域技术人员想到的其他实例。这些其他实例如果具有与本权利要求书的文字语言相同的结构元件，或包括与本权利要求书的文字语言没有本质区别的等同结构元件，则这些其他实例意欲在本权利要求书的范围内。

Claims (13)

1.一种锁相环电路，其特征在于，包括：
鉴频鉴相器，被配置成接收第一输入信号和第二输入信号，并依据所述第一输入信号和所述第二输入信号之间的相位和频率的差值而输出第一调整参数和第二调整参数；
与所述鉴频鉴相器连接的电荷泵，被配置成依据所述第一调整参数和所述第二调整参数产生电流；
与所述电荷泵连接的低通滤波器，被配置成依据所述电流产生电压；
与所述低通滤波器连接的压控振荡器，被配置成依据所述电压产生振荡频率；
分频器，被配置成接收所述振荡频率，将所述振荡频率分频，并使用该被分频的振荡频率来产生所述第二输入信号；以及
复位模块，被配置成产生复位信号以提供给所述分频器，其中该复位模块被配置成接收所述第一输入信号；
所述分频器还包括2-模块预定标器和计数模块，所述锁相环电路还包括第五D型触发器，第六D型触发器，第二反相器和第三反相器，其中，
所述2-模块预定标器连接所述计数模块的第一输入端口，所述复位模块与所述第五D型触发器的时钟端口连接，该第五D型触发器的D端口被配置成接收负电源电压，该第五D型触发器的Q端口与所述第六D型触发器的负设置端口连接，该第六D型触发器的Q端口与所述第二反相器的输入端口连接，该第二反相器的输出端口与所述第三反相器和所述第五D型触发器的负设置端口连接，所述第三反相器与所述计数模块的第二输入端口连接，该计数模块的第一输出端口与所述第六D型触发器的D端口连接，该计数模块的第二输出端口被反馈给所述2-模块预定标器，该2-模块预定标器进一步与所述第六D型触发器的时钟端口连接。
2.根据权利要求1所述的锁相环电路，其特征在于，所述复位模块包括第一反相器，第一D型触发器，第二D型触发器，第三D型触发器，和异或门，其中
所述第一反相器被配置成接收第三信号，所述第一D型触发器的D端口与所述第一反相器连接，并且所述第一D型触发器的Q端口与所述第二D型触发器的D端口连接，该第二D型触发器的Q端口与所述异或门的第一输入端口和所述第三D型触发器的D端口连接，该第三D型触发器的Q端口与所述异或门的第二输入端口连接，所述第一，第二和第三D型触发器的时钟端口都被配置成接收所述第一输入信号，从而所述异或门输出复位脉冲。
3.根据权利要求2所述的锁相环电路，其特征在于，所述复位模块还包括与门，其中该与门的第一输入端口与所述第二D型触发器的Q端口和所述异或门的第一输入端口连接，所述与门的第二输入端口与所述异或门连接，并且所述与门输出所述复位信号。
4.根据权利要求2所述的锁相环电路，其特征在于，所述复位模块还包括串联连接于所述第一D型触发器的Q端口和所述第二D型触发器的D接口之间的至少一个第四D型触发器。
5.根据权利要求1所述的锁相环电路，其特征在于，所述2-模块预定标器包括8/9分频器。
6.根据权利要求1所述的锁相环电路，其特征在于，所述2-模块预定标器包括4/5分频器。
7.根据权利要求1所述的锁相环电路，其特征在于，所述2-模块预定标器包括2/3分频器。
8.根据权利要求1所述的锁相环电路，其特征在于，所述计数模块包括第一计数器和第二计数器。
9.根据权利要求1所述的锁相环电路，其特征在于，所述压控振荡器包括感容振荡器。
10.根据权利要求1所述的锁相环电路，其特征在于，所述第一输入信号包括基准信号。
11.根据权利要求2所述的锁相环电路，其特征在于，所述第三信号包括锁相环掉电信号。
12.一种锁相环电路中的方法，其特征在于，所述锁相环电路是根据权利要求1所述的锁相环电路，所述方法包括：
通过鉴频鉴相器接收第一输入信号和第二输入信号；
依据所述第一输入信号和所述第二输入信号之间的相位和频率的差值而输出第一调整参数和第二调整参数；
通过电荷泵依据所述第一调整参数和所述第二调整参数产生电流；
通过低通滤波器依据所述电流产生电压；
通过压控振荡器依据所述电压产生振荡频率；
通过分频器接收所述振荡频率，将所述振荡频率分频，使用该被分频的振荡频率产生所述第二输入信号；以及
通过复位模块产生复位信号以提供给所述分频器；
其中，在所述第二输入信号为高电平时，所述复位信号不起作用；在所述第二输入信号为低电平时，所述复位信号起作用。
13.根据权利要求12所述的方法，其特征在于，所述第一输入信号包括基准信号。
CN201310170137.7A 2013-05-08 2013-05-08 锁相环电路和该锁相环电路中的方法 Active CN104143974B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310170137.7A CN104143974B (zh) 2013-05-08 2013-05-08 锁相环电路和该锁相环电路中的方法
US13/911,099 US8766685B1 (en) 2013-05-08 2013-06-06 Phase locked loop circuit and a method in the phase locked loop circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310170137.7A CN104143974B (zh) 2013-05-08 2013-05-08 锁相环电路和该锁相环电路中的方法

Publications (2)

Publication Number Publication Date
CN104143974A CN104143974A (zh) 2014-11-12
CN104143974B true CN104143974B (zh) 2017-09-05

Family

ID=50982072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310170137.7A Active CN104143974B (zh) 2013-05-08 2013-05-08 锁相环电路和该锁相环电路中的方法

Country Status (2)

Country Link
US (1) US8766685B1 (zh)
CN (1) CN104143974B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US6172540B1 (en) * 1999-08-16 2001-01-09 Intel Corporation Apparatus for fast logic transfer of data across asynchronous clock domains
US6281758B1 (en) * 1999-09-30 2001-08-28 Conexant Systems, Inc. Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops
US7860205B1 (en) * 2001-09-18 2010-12-28 Ciena Corporation Clock synchronization using a weighted least squares error filtering technique
US6529084B1 (en) * 2001-10-11 2003-03-04 International Business Machines Corporation Interleaved feedforward VCO and PLL
US7084679B2 (en) * 2004-04-15 2006-08-01 International Business Machines Corporation Method and apparatus for ensuring synchronization of clocks in a multiple clock system
CN100392560C (zh) * 2005-09-02 2008-06-04 中兴通讯股份有限公司 多时钟域系统复位电路
US7532077B2 (en) * 2007-05-08 2009-05-12 Zerog Wireless, Inc. Edge alignment for frequency synthesizers
US8115525B2 (en) * 2008-12-02 2012-02-14 Electronics And Telecommunications Research Institute Frequency synthesizer

Also Published As

Publication number Publication date
US8766685B1 (en) 2014-07-01
CN104143974A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
US6404247B1 (en) All digital phase-locked loop
US9998128B2 (en) Frequency synthesizer with injection locked oscillator
KR20000077451A (ko) 멀티-위상 클럭을 발생시키기 위한 지연-로킹 루프 및 그방법
CN105024693B (zh) 一种低杂散锁相环频率综合器电路
CN109639271A (zh) 锁定指示电路及其构成的锁相环
CN1332508C (zh) 具有降低的时钟抖动的锁相环
US11677404B1 (en) Independently clocking digital loop filter by time-to-digital converter in digital phase-locked loop
US9374038B2 (en) Phase frequency detector circuit
CN107005243B (zh) 具有次谐波锁定阻止功能的锁相环
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
CN103107806A (zh) 一种低杂谱Sigma-Delta小数-N锁相环
CN101826868B (zh) 含无死区鉴频器的电荷泵型锁相环电路
CN104143974B (zh) 锁相环电路和该锁相环电路中的方法
CN112994687A (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
US9191128B2 (en) Spread spectrum clock generator and method for generating spread spectrum clock signal
WO2016115114A1 (en) Low power and integrable on-chip architecture for low frequency pll
CN107682007B (zh) 基于双环路的快锁定低抖动的时钟数据恢复电路
CN207782771U (zh) 一种锁相环
CN102006062B (zh) 零相位误差锁相环
Gayathri Design of All Digital Phase Locked Loop in VHDL
Melikyan et al. Digital lock detector for PLL
Hovsepyan et al. Lock detector with stable parameters
KR101960184B1 (ko) 신호의 이중 에지의 샘플링을 통해 높은 대역폭을 가지는 위상 고정 루프

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201203 Pudong New Area, Zhang Dong Road, No. 41, building 1387, Shanghai

Patentee after: Broadcom integrated circuit (Shanghai) Limited by Share Ltd

Address before: Shanghai city 201203 Keyuan Road, Pudong New Area Zhangjiang hi tech Park No. 1278 3A

Patentee before: Beken Corporation (Shanghai Headquarters)