CN104143597A - 半导体器件、使用其的发光器件及包括该发光器件的封装 - Google Patents

半导体器件、使用其的发光器件及包括该发光器件的封装 Download PDF

Info

Publication number
CN104143597A
CN104143597A CN201410195635.1A CN201410195635A CN104143597A CN 104143597 A CN104143597 A CN 104143597A CN 201410195635 A CN201410195635 A CN 201410195635A CN 104143597 A CN104143597 A CN 104143597A
Authority
CN
China
Prior art keywords
layer
semiconductor device
aln
transition zone
aln layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410195635.1A
Other languages
English (en)
Other versions
CN104143597B (zh
Inventor
张正训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104143597A publication Critical patent/CN104143597A/zh
Application granted granted Critical
Publication of CN104143597B publication Critical patent/CN104143597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体器件、使用其的发光器件及包括该发光器件的封装。所述半导体器件包括：硅衬底；初始缓冲层，设置在所述硅衬底上；过渡层，设置在所述初始缓冲层上；以及发光结构，设置在所述过渡层上，其中所述过渡层包括：多个AlxGa1-xN层(其中0<x<1)，设置在所述初始缓冲层上；以及插入缓冲层，设置为位于所述AlxGa1-xN层之间、位于所述过渡层的下端部、或位于所述过渡层的上端部至少之一。本发明提供的半导体器件可以防止裂缝发生且包括较厚的器件层。

Description

半导体器件、使用其的发光器件及包括该发光器件的封装
技术领域
本发明实施例涉及一种半导体器件、一种包括所述半导体器件的发光器件及包括所述半导体器件的发光器件封装。
背景技术
诸如GaN等III-V族化合物半导体由于其宽带隙，可调节带隙等特性而广泛用于光电产品等。这种GaN通常在蓝宝石衬底或碳化硅(SiC)衬底上生长。然而，这些衬底不适用于大直径应用场合，而且特别是SiC衬底还很昂贵。
图1是常规的半导体器件视图。参照图1，所述半导体器件包括硅衬底5和GaN层7。
为了解决上述问题，使用比蓝宝石衬底或SiC衬底更便宜的、很容易实现大直径且具有高热导性的硅衬底5。然而，当GaN层7设置在所述硅衬底5上时，在GaN与硅之间的晶格失配很高，且它们的热膨胀系数之间差值很大，从而可能会出现诸如回熔、裂缝、凹陷、表面形态缺陷等导致结晶度恶化的各种问题。
例如，当高温下生长的GaN层7冷却时，可能会出现因拉伸应变导致的裂缝。因为这些理由，就需要研发即使在使用硅衬底5时也不会导致这些问题的半导体器件，其具有能够提供良好特性的结构。
发明内容
本发明实施例提供一种半导体器件，其可以防止裂缝发生且包括较厚的器件层。
在一个实施例中，一种半导体器件，包括：硅衬底；初始缓冲层，设置在所述硅衬底上；过渡层(transition layer)，设置在所述初始缓冲层上；以及器件结构，设置在所述过渡层上，其中所述过渡层包括：至少一个AlxGa1-xN层(其中0<x<1)，设置在所述初始缓冲层上；以及插入缓冲层，设置为位于所述AlxGa1-xN层之间、位于所述过渡层的下端部、或位于所述过渡层的上端部至少之一。
所述插入缓冲层可包括至少一个AlN层。
所述AlxGa1-xN层可包括第一到第K个AlxGa1-xN层，其中K是1或更大的正整数，依次设置在所述初始缓冲层上。
所述AlxGa1-xN层可具有的Al浓度梯度使得Al的含量随着离所述初始缓冲层的距离的增加而逐渐减少。
所述至少一个AlN层可以是下列情形之一：
所述AlN层包括第一到第K个AlN层，分别设置在所述第一到第K个AlxGa1-xN层上；
所述AlN层包括第一到第K-1个AlN层，分别设置在所述第一到第K个AlxGa1-xN层之间；
所述AlN层仅为一个AlN层，设置在所述过渡层的上端部，或设置在所述过渡层的下端部；
所述AlN层包括：第一AlN层，设置在所述第一AlxGa1-xN层下方；以及第二AlN层，设置在所述第K个AlxGa1-xN层上；
所述AlN层插入在任意两个相邻的AlxGa1-xN层之间；或
所述AlN层包括第一到第K+1个AlN层，分别设置在所述第一到第K个AlxGa1-xN层的每两个之间，位于所述过渡层的下端部，以及位于所述过渡层的上端部。
K可以是7。
所述AlN层可以在低温750℃到950℃下生长或在高温1000℃到1100℃下生长。
所述AlN层的厚度可以为10nm到50nm。
所述AlN层可以包括多个AlN层，其中所述AlN层的厚度随着离所述初始缓冲层的距离的增加而增加。
所述AlN层的厚度可小于所述AlxGa1-xN层的厚度。
在另一实施例中，一种半导体发光器件，包括如上所述的任意一个半导体器件，其中所述器件结构是发光结构。
所述发光结构包括：第一导电类型半导体层，设置在所述过渡层上；有源层，设置在所述第一导电类型半导体层上；以及第二导电型半导体层，设置在所述有源层上。
在另一个实施例中，一种发光器件封装，包括：封装体部件；第一和第二引线框，设置在所述封装体部件处且配置为彼此电绝缘；如上所述的任意一个半导体器件，设置在所述封装体部件处中并配置为电连接至所述第一和第二引线框；以及模塑构件，设置为围绕所述半导体器件。
附图说明
将具体参照以下附图描述设置和实施例，其中类似的附图标记表示类似的元件，并且其中：
图1是常规的半导体器件视图；
图2是根据实施例的半导体器件剖面图；
图3A至图3F是示出图2的过渡层的实施例的剖面图；
图4是根据实施例的半导体器件的剖面图，其实现为使用如图2所示的半导体器件的发光器件；
图5A和图5B是用以解释现有的应变控制和根据实施例的应变控制的视图；
图6A至图6E是示出根据实施例的半导体器件制造方法的剖面图；
图7是根据另一实施例的半导体器件的剖面图，其实现为使用如图2所示的半导体器件的高电子迁移率晶体管(HEMT)；
图8是根据实施例的发光器件封装的剖面图；
图9是根据实施例的照明单元的透视图；以及
图10是根据实施例的背光单元的分解透视图。
具体实施方式
下面将参照附图对本发明实施例进行描述。然而，本公开可以具体体现为多种不同的形式，并且不应所述被理解为受限于本文所提出的实施例。而这些实施例的提出使得本发明将会变得全面和完整，并且对本领域技术人员来说其完全符合本公开的范围。
应当理解，当提到元件位于另一个元件“之上”或“之下”时，它能够直接位于所述元件之上/之下，并且也可以有一个或多个插入元件。
当提到元件位于“之上”或“之下”时，能够基于所述元件而包括“在所述元件之下”以及“在所述元件之上”。
此外，本文中诸如“第一”或“第二”以及“上方”或“下方”等相对性术语可仅仅用于区分一个实体或元件跟另一个实体或元件，而不是必须要求或暗示这些实体或元件之间的物理或逻辑关系或顺序。
图2是根据本发明实施例的半导体器件100A的剖面图。
参照图2，所述半导体器件100A包括衬底10、初始缓冲层20、过渡层30和器件层40。
衬底10可包括导电材料或非导电材料。例如，衬底10可包括蓝宝石(Al2O3)、GaN、SiC、ZnO、GaP、InP、Ga203、GaAs或Si至少之一，但本公开不限于此。例如，衬底10可以是具有(111)晶面作为主面的硅衬底。
初始缓冲层20设置在所述衬底10上且可包括AlN层、AlAs层、或SiC层至少之一。当初始缓冲层20具有临界厚度或更大厚度时，得以防止从硅衬底10扩散硅原子，因此而防止了回熔。这里所使用的术语“临界厚度”是指可以允许硅原子从硅衬底10扩散的厚度。因而，初始缓冲层20可以具有几十到几百纳米的厚度，例如，大于10nm到小于300nm的厚度。
过渡层30设置在初始缓冲层20上。根据实施例，过渡层30包括多个AlxGa1-xN层(其中0<x<1)和一插入缓冲层。
AlxGa1-xN层设置在初始缓冲层20上。所述AlxGa1-xN层可以具有这样的Al浓度梯度，其中x值随着离初始缓冲层20的距离的增大而逐渐减少。此外，AlxGa1-xN层的厚度可以随着离初始缓冲层20的距离的增大而增加。
插入缓冲层设置为位于AlxGa1-xN层之间、位于所述过渡层30的下端部、或位于所述过渡层30的上端部至少之一，并且可以不具有超晶格结构。为此，所述过渡层30的上端部是指AlxGa1-xN层的上部，而所述过渡层30的下端部是指AlxGa1-xN层的下部。例如，所述过渡层30的上端部可以指过渡层30的最顶端，而所述过渡层30的下端部可以指过渡层30的最底端。
下面将具体参照图3A到图3F对插入缓冲层的布置进行具体描述。
插入缓冲层可包括至少一个AlN层。此外，AlN层可以是在低温(LT)750℃到950℃下或高温(HT)1000℃到1100℃下生长的层。
此外，当作为插入缓冲层的AlN层的厚度小于10nm时，可能很难防止应变弛豫。另一方面，当AlN层的厚度超出50nm时，结晶度会变差。因而，AlN层可以具有10nm到50nm的厚度。插入缓冲层用于防止应变弛豫。
下文中，将参照图3A到图3F对过渡层30的各实施例加以描述。
图3A至图3F是示出图2的过渡层30的实施例(即，过渡层30A到30F)的剖面图。
过渡层30的AlxGa1-xN层可包括第一到第K个AlxGa1-xN层，依次设置在初始缓冲层20上。为此，K可以是正整数1至7。例如，在图3A至图3D中分别示出的过渡层30A到30D中，K＝3；在图3E示出的过渡层30E中，K＝2；以及在图3F示出的过渡层30F中，K＝1。
第一到第K个AlxGa1-xN层可以具有根据离初始缓冲层20的距离而定的Al浓度梯度。例如，x值可以随着离初始缓冲层20的距离的增大而逐渐减少。例如，当图3A到图3D示出的第一至第三AlxGa1-xN层32、34和36的x值被表示为x1、x2和x3时，x1、x2和x3值分别满足由以下方程式1表示的关系。
[方程式1]
Xl＞X2＞X3
构成插入缓冲层的AlN层可包括M个AlN层,其中M是正整数，且1≤M≤K+1,所述M个AlN层被设置在任意两个相邻的AlxGa1-xN层之间，和/或位于所述过渡层的下端部，和/或位于所述过渡层的上端部。
根据实施例，构成插入缓冲层的AlN可包括第一到第K个AlN层，分别设置在所述第一到第K个AlxGa1-xN层上。
例如，如图3A所示，在过渡层30A中，作为插入缓冲层的第一、第二和第三AlN层33、35和37可以分别设置在第一至第三AlxGa1-xN层32、34和36上。
在另一实施例中，如图3E所示，在过渡层30E中，作为插入缓冲层的第一和第二AlN层33和35以分别设置在第一和第二AlxGa1-xN层32和34上。
在另一实施例中，如图3F所示，在过渡层30F中，作为插入缓冲层的第一AlN层33可设置在第一AlxGa1-xN层32上。
根据另一实施例，至少一个作为插入缓冲层的AlN层可包括设置在所述第一到第K个AlxGa1-xN层之间的第一到第K-1个AlN层。
例如，如图3B所示，在过渡层30B中，第一AlN层33可设置在第一AlxGa1-xN层32与第二AlxGa1-xN层34之间，而第二AlN层35可以设置在第二AlxGa1-xN层34与第三AlxGa1-xN层36之间。
在另一实施例中，如图3C所示，在过渡层30C中，第二AlN层35可以设置在第二AlxGa1-xN层34与第三AlxGa1-xN层36之间。
根据又一实施例，作为插入缓冲层的至少一个AlN层可以设置在AlxGa1-xN层下方。
例如，如图3F所示，在过渡层30F中，第四AlN层38可以设置在所述第一AlxGa1-xN层32下方。
在另一个实施例中，如图3D所示，作为插入缓冲层的所述至少一个AlN层可以设置在过渡层的上端部。可选地，作为插入缓冲层的所述至少一个AlN层也可以设置在所述过渡层的下端部。
根据另一个实施例，构成插入缓冲层的AlN层可包括第一到第K+1个AlN层，分别设置在第一到第K个AlxGa1-xN层之间，位于所述过渡层的下端部，以及位于所述过渡层的上端部。
上文中，已经描述的是作为插入缓冲层的AlN层被布置为位于AlxGa1-xN层上方、下方或它们之间至少之一，但本公开不限于此。
在如图3A到图3F分别示出的过渡层30A至30F中，如上所述，作为插入缓冲层的第一到第四AlN层33、35、37和38可以在高温或低温下生长。此外，第一到第四AlN层33、35、37和38的每一个的厚度可以是10nm至50nm。
此外，第一至第四AlN层33、35、37和38的厚度可以随着离初始缓冲层20的距离的增大而增加。
此外，第一至第四AlN层33、35、37和38的每一个的厚度可以小于第一至第三AlxGa1-xN层32、34和36的厚度。
同时，如图2所示的半导体器件100A还可以包括设置在过渡层30上的器件层40。例如，所述器件层40可包括III-V族化合物半导体，例如，GaN半导体以及根据半导体器件应用而包括的各种类型的化合物半导体层。
图4是根据实施例的半导体器件100B的剖面图，其实现为使用如图2所示的半导体器件100A的发光器件。图4中与图2相同的附图标记表示类似的元件，因此这里省略其具体描述。
参照图4，半导体器件100B包括衬底10、初始缓冲层20、过渡层30、以及器件层40A。器件层40A与图2的器件层40对应。为此，器件层40A可包括发光结构。
器件层40A的发光结构包括：第一导电类型半导体层42，设置在所述过渡30上；有源层44，设置在所述第一导电类型半导体层42上；以及第二导电型半导体层46，设置在所述有源层44上。
第一导电类型半导体层42可包括掺杂有第一导电类型杂质的III-V族化合物半导体，以及包括具有分子式AlyInzGa(1-y-z)N(其中0≤y≤1，0≤z≤1，且0≤y+z≤1)的半导体材料。例如，第一导电类型半导体层42可以由从GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP和InP中选出的至少之一形成。此外，当第一导电类型半导体层42是n型半导体层时，第一导电类型杂质可以是诸如Si、Ge、Sn、Se或Te等n型掺杂剂，但本公开不限于此。
有源层44是这样的层，在有源层中通过第一导电类型半导体层42注入的电子(或空穴)和通过第二导电型半导体层46注入的空穴(或电子)复合以发光，发出的光的能量由构成有源层44的材料的本征能带而确定。
有源层44可以具有单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子线结构、或量子点结构的任何至少之一。例如，通过三甲基镓(TMG)气体、氨气(NH3)、氮气(N2)以及三甲基铟(TMIn)气体的注入，有源层44可以具有MQW结构，但本公开不限于此。
有源层44的阱层/势垒层可以由InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、或GaP(InGaP)/AlGaP的至少一对结构形成，但本公开不限于此。阱层可以由带隙小于势垒层的材料形成。
第二导电型半导体层46可包括掺杂有第二导电类型杂质的III-V族化合物半导体，并包括具有分子式InyAlzGa1-y-zN(其中0≤y≤1，0≤z≤1，且0≤y+z≤1)的半导体材料。例如，当第二导电型半导体层46是p型半导体层时，第二导电类型掺杂剂可以是诸如Mg、Zn、Ca、Sr或Ba等p型掺杂剂，但本公开不限于此。
在上述发光结构中，第一导电类型半导体层42形成为n型半导体层，而第二导电型半导体层46形成为p型半导体层。然而，在另一实施例中，第一导电类型半导体层42可以形成为p型半导体层，而第二导电型半导体层46可以形成为n型半导体层。即，所述发光结构可具体实现为n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构中的任何一个。
虽然未示出，可设置分别电连接至第一和第二导电型半导体层42和46的第一和第二电极(未示出)。这样，可以通过将金属材料和/或绝缘材料而不是半导体材料应用到图4的半导体器件100B上而完成发光器件的制造。在本领域中，使用上述半导体器件的发光器件的制造过程是公知的因此这里省略其具体描述。
图5A和图5B是用以解释现有的应变控制和根据本发明的实施例的应变控制的视图。在图5A和图5B中，横轴表示面内晶格常数Qx，而纵轴表示面外晶格常数Qy。为此，最上部的AlN层表示初始缓冲层20，而最底部的GaN层表示器件层40。
当图2所示的过渡层30不包括插入缓冲层而只包括第一到第K个AlxGa1-xN层时，如图5A所示，当生长半导体器件时，在第二和第三AlxGa1-xN层34和36中出现拉伸应力松弛，因而很难将压缩应变施加给器件层40。
然而，在根据本发明实施例的半导体器件中，插入缓冲层设置在第一到第K个AlxGa1-xN层处。例如，如图5B所示，当第二和第三AlN层35和37分别设置在第二和第三AlxGa1-xN层34和36上时，防止了拉伸应力松弛的发生，因而针对拉伸应变的压缩应变补偿可以更有效地施加至器件层40。因此，当生长器件层40时可以防止裂缝的发生，而器件层40可以生长成较大厚度。
下文中，将参照图6A至图6E描述如图2所示的半导体器件100A的制造方法。在本实施例中，衬底10是硅衬底，初始缓冲层20包括AlN层，过渡层30被形成为如图3A所示，而器件层40是未经掺杂的GaN层40B(以下称为uGaN层)。然而，如图2所示的半导体器件100A的制造方法不限于上述示例，而还可使用其它各种方法来制造所述半导体器件100A。
图6A至图6E示出根据实施例的半导体器件制造方法的剖面图。
参照图6A，制备硅衬底10。
为此，硅衬底10暴露于不含氨气的TMA气体中15秒以在其上沉积超薄的铝膜，其防止了在硅衬底10表面上形成氮化硅。在某些情形下，通过硅衬底10的高达约900℃的温度快速退火，例如，可进一步执行去除形成在硅衬底10上的自然氧化膜的工艺。然而，本公开不限于上述示例，且可使用其它各种方法制备硅衬底10。
随后，通过在约900℃下使用氨气，在硅衬底10上完成具有预定厚度并由AlN形成的初始缓冲层20。为此，当初始缓冲层20的厚度是决定厚度或更大时，由于AlN岛的联并(coalescence，)，初始缓冲层20的3D生长模式变成了2D生长模式。联并的AlN岛完全覆盖硅衬底10，因此可以防止硅原子的扩散。在其他实施例中，由AlN形成的初始缓冲层20可以通过使用其它各种方法而形成在硅衬底10上。
随后，如图6B到图6D所示，第一AlxGa1-xN层32、第一AlN层33、第二AlxGa1-xN层34、第二AlN层35、第三AlxGa1-xN层36和第三AlN层37依次形成在初始缓冲层20上。
为此，这样形成第一、第二和第三AlxGa1-xN层32、34和36，使得第一、第二和第三AlxGa1-xN层32、34和36的Al含量(x＝x1，x2和x3)随着离初始缓冲层20的距离的增大而减少，即，x1，x2和x3满足由上述方程式1表示的关系式。即，这样形成第一、第二和第三AlxGa1-xN层32、34和36。使得第一、第二和第三AlxGa1-xN层32、34和36的Al含量随着离初始缓冲层20的距离的增大而减少，而其Ga含量随着离初始缓冲层20的距离的增大而增加。
随后，如图6E所示，作为器件层40B的uGaN层可形成在第三AlN层37上。
例如，在上述参照图6A至图6E的工艺中，可通过金属有机化学气相沉积法(MOCVD)生长Ga、Al和N。即，通过MOCVD方法，可使用包含TMG、TMA和NH3的前驱体材料形成包含Ga、Al和N的结构。
同时，图2所示的半导体器件100A可用于诸如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)和双HFET等功率器件。
下文中，将参照图7描述包括图2的半导体器件100A的HEMT100C。为此，图7中与图2相同的附图标记表示类似的元件，因此这里省略其具体描述。
图7是根据另一实施例的半导体器件100C的剖面图，其具体实现为使用图2的半导体器件100A的HEMT。
参照图7，半导体器件100C包括衬底10、初始缓冲层20、过渡层30和器件层40C。器件层40C与图2的器件层40对应。为此，器件层40C包括沟道层47、未经掺杂的AlGaN层48(以下称为uAlGaN层)，、以及n型或p型GaN层49、栅电极G、以及多个触点S和D。
沟道层47可被形成为包括未经掺杂的GaN，并设置在所述过渡层30上。uAlGaN层48通过异质结50而设置在沟道层47上部。此外，使用诸如金(Au)等材料形成的栅电极G被设置在uAlGaN层48上。
当由沟道层47形成的沟道是n型沟道时，n型GaN层49设置于沟道层47上部之上并位于uAlGaN层48的相对侧。然而，当由沟道层47形成的沟道是p型沟道时，p型GaN层49设置于沟道层47上部之上并位于uAlGaN层48的相对侧。GaN层49可埋设于沟道层47中。
触点S和D至少之一设置在GaN层49上，并位于uAlGaN层48的相对侧。为此，触点S和D至少之一可包括源极触点S(可由Al形成)和漏极触点D(可由Al形成)。源极触点S设置在位于沟道层47上的GaN层49上，而漏极触点D设置在GaN层49上，与源极触点S分开。
此外，图2的半导体器件100A可应用于诸如光电探测器、栅控双极结型晶体管、栅控热电子晶体管、栅控异质结双极结型晶体管、气体传感器、液体传感器、压力传感器、具有压力和温度传感器功能的多功能传感器、功率开关晶体管、微波晶体管、以及照明装置等各种技术领域。
下文中，将描述包括使用上述半导体器件100B的发光器件的发光器件封装的结构和操作。
图8是根据本发明实施例的发光器件封装200的剖面图。
根据本实施例的发光器件封装200包括封装体部件205、安装在封装体部件205处的第一和第二引线框213和214、设置在所述封装体部件205处且待要电连接至第一和第二引线框213和214的发光器件220、以及围绕发光器件220的模塑构件240。
封装体部件205可利用硅、合成树脂或金属形成，且可以具有靠近发光器件220而形成的倾斜表面。
第一和第二引线框213和214彼此电绝缘，且用于供电给发光器件220。此外，第一和第二引线框213和214通过反射从发光器件220发出的光可以提高发光效率，并将自发光器件220产生的热散发至外部。
发光器件220可包括如图4所示的半导体器件100B，但本公开不限于此。
如图8所示，发光器件220可以设置在第二引线框214上。然而，在另一实施例中，发光器件220可以设置在第一引线框213或封装体部件205上。
发光器件220可以通过布线方法、倒装芯片法和裸片接合法的任何一种电连接至第一引线框213和/或第二引线框214。如图8所示的发光器件220通过布线230电连接至第一和第二引线框213和214，但本公开不限于此。
模塑构件240可以围绕发光器件220以保护发光器件220。此外，模塑构件240可包括磷光粉以改变光从发光器件220发出的光的波长。
根据实施例的多个发光器件封装排列在衬底上，且光学元件诸如导光板、棱镜片、扩散板和荧光片可以设置在从发光器件封装发出的光的路径上。发光器件封装、衬底和光学元件可以用作背光单元或照明单元。例如，照明系统可包括背光单元、照明单元、指示器、灯具和路灯等。
图9是根据实施例的照明单元300的透视图。图9的照明单元300提供得是照明系统的一个示例，而本公开不局限于此。
在本实施例中，照明单元300可包括壳体310、安装在壳体310处并接受来自外部电源的电力的连接端子320、以及安装在壳体310处的发光模块单元330。
壳体310可由具有良好散热特性的材料形成，例如为金属或树脂。
发光模块单元330可包括衬底332和安装在衬底332上的至少一个发光器件封装200。
衬底332可通过在绝缘体上印刷电路图案而形成。例如，衬底332可包括常规印刷电路板、金属芯PCB、柔性PCB和陶瓷PCB等。
此外，衬底332可以由有效反射光的材料形成，或衬底332可以具有有色的表面(例如，白色或银色表面)以有效反射光。
至少一个发光器件封装200可以安装在衬底332上。发光器件封装200可包括至少一个发光器件220(例如，发光二极管)。为此，发光器件封装200可包括如图8所示的发光器件封装200，但本公开不限于此。此外，LED可包括图4的半导体器件100B，但本公开不限于此。LED可包括有色LED，例如为红色LED、绿色LED或白色LED和发射紫外(UV)光的UVLED。
发光模块单元330可配置为具有各种发光器件封装200的组合以获得期望的颜色和亮度。例如，为了获得高显色指数(CRI)，可以将白色、红色和绿色LED排列组合。
连接端子320可以电连接至发光模块单元330以供电。在本实施例中，连接端子320以插座耦接方式被螺旋装配并耦接至外部电源，但本公开不限于此。例如，连接端子320可以呈插针形式而插入外部电源，或者可以通过布线连接至外部电源。
图10是根据实施例的背光单元400的分解透视图。图10的背光单元400给出的是照明系统的一个示例，而本公开不局限于此。
根据本实施例的背光单元400包括导光板410、设置在导光板410下方的反射元件420、底盖430，和将光提供给导光板410的发光模块单元440。底盖430容纳导光板410、反射元件420和发光模块单元440。
导光板410用于通过扩散光而将点光源转换为面光源。导光板410可由透明材料形成。例如，导光板410可包括诸如聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二醇酯(PET)树脂、聚碳酸酯树脂、环烯烃共聚物(cycloolefincopolymer，COC)树脂或聚乙二醇(PEN)树脂等丙烯酸树脂之一。
发光模块单元440将光提供给导光板410的至少一个侧面，最终，用作显示器件的光源(背光单元安装于此)。
发光模块单元440可以接触导光板410，但本公开不限于此。具体而言，发光模块单元440包括衬底442和安装在衬底442上的发光器件封装200。衬底442可以接触导光板410，但本公开不限于此。
衬底442可以是包括电路图案(未示出)的印刷电路板。然而，在另一个实施例中，衬底442可以是金属芯PCB(MCPCB)、柔性PCB等，以及常规PCB，但本公开不限于此。
此外，发光器件封装200可以安装在衬底442上，使得发光表面与导光板410隔开预定距离。为此，发光器件封装200可包括如图8所示的发光器件封装200，但本公开不限于此。
反射元件420可形成在导光板410下方。反射元件420反射在导光板410的下表面上入射的光以将光向上引导，从而可以增强背光单元400的亮度。反射元件420例如可以由PET树脂、PC树脂或PVC树脂等形成，但本公开不限于此。
底盖430可以容纳导光板410、发光模块单元440和反射元件420等。为此，底盖430可以呈上表面开口的盒形，但本公开不限于此。
底盖430可以由金属或树脂形成，并通过诸如压制或挤出成型等方法制造。
基于上述描述，显然，在根据实施例的半导体器件中，插入缓冲层被设置位于多个AlxGa1-xN层下方、上方或介于多个AlxGa1-xN层之间至少之一，从而防止了拉伸应变松弛的发生，而且因此，针对拉伸应变的压缩应变补偿可以更有效地施加至器件层。因而，可以防止当生长器件层时出现裂缝，且器件层可以生长至较大厚度。
虽然已参照许多说明性实施例描述了实施例，然而应当理解，本领域技术人员能够设计出许多落入本公开文本的原理的精神和范围的其它变型和应用。更具体地，在公开内容、附图以及附加的权利要求的范围内，在零部件和/或隶属的组合排列的排列方式中可以有各种变化和变型。除了零部件和/或排列的变化和变型之外，多种用途对本领域技术人员来说也是显而易见的。

Claims (14)

1.一种半导体器件，包括：
硅衬底；
初始缓冲层，设置在所述硅衬底上；
过渡层，设置在所述初始缓冲层上；以及
器件结构，设置在所述过渡层上，
其中所述过渡层包括：
至少一个AlxGa1-xN层(其中0<x<1)，设置在所述初始缓冲层上；以及
插入缓冲层，设置为位于所述AlxGa1-xN层之间、位于所述过渡层的下端部、或位于所述过渡层的上端部至少之一。
2.根据权利要求1所述的半导体器件，其中所述插入缓冲层包括至少一个AlN层。
3.根据权利要求2所述的半导体器件，其中所述AlxGa1-xN层包括第一到第K个AlxGa1-xN层，其中K是1或更大的正整数，依次设置在所述初始缓冲层上。
4.根据权利要求3所述的半导体器件，其中所述AlxGa1-xN层具有的Al浓度梯度使得Al的含量随着离所述初始缓冲层的距离的增加而逐渐减少。
5.根据权利要求3所述的半导体器件，其中所述至少一个AlN层是下列情形之一：
所述AlN层包括第一到第K个AlN层，分别设置在所述第一到第K个AlxGa1-xN层上；
所述AlN层包括第一到第K-1个AlN层，分别设置在所述第一到第K个AlxGa1-xN层之间；
所述AlN层仅为一个AlN层，设置在所述过渡层的上端部，或设置在所述过渡层的下端部；
所述AlN层包括：第一AlN层，设置在所述第一AlxGa1-xN层下方；以及第二AlN层，设置在所述第K个AlxGa1-xN层上；
所述AlN层插入在任意两个相邻的AlxGa1-xN层之间；或
所述AlN层包括第一到第K+1个AlN层，分别设置在所述第一到第K个AlxGa1-xN层的每两个之间，位于所述过渡层的下端部，以及位于所述过渡层的上端部。
6.根据权利要求3所述的半导体器件，其中K是7。
7.根据权利要求2所述的半导体器件，其中所述AlN层在低温750℃到950℃下生长。
8.根据权利要求2所述的半导体器件，其中所述AlN层在高温1000℃到1100℃下生长。
9.根据权利要求2至8的任意一个所述的半导体器件，其中所述AlN层的厚度为10nm到50nm。
10.根据权利要求2至8的任意一个所述的半导体器件，其中所述AlN层包括多个AlN层,
其中所述AlN层的厚度随着离所述初始缓冲层的距离的增加而增加。
11.根据权利要求2至8的任意一个所述的半导体器件，其中所述AlN层的厚度小于所述AlxGa1-xN层的厚度。
12.一种发光器件，包括根据权利要求1至11的任意一个所述的半导体器件，其中所述器件结构是发光结构。
13.根据权利要求12所述的发光器件，其中所述发光结构包括：
第一导电类型半导体层，设置在所述过渡层上；
有源层，设置在所述第一导电类型半导体层上；以及
第二导电型半导体层，设置在所述有源层上。
14.一种发光器件封装，包括：
封装体部件；
第一和第二引线框，设置在所述封装体部件处且配置为彼此电绝缘；
根据权利要求1至11的任意一个所述的半导体器件，设置在所述封装体部件中并配置为电连接至所述第一和第二引线框；以及
模塑构件，设置为围绕所述半导体器件。
CN201410195635.1A 2013-05-09 2014-05-09 半导体器件、使用其的发光器件及包括该发光器件的封装 Active CN104143597B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130052661A KR102066616B1 (ko) 2013-05-09 2013-05-09 반도체 소자
KR10-2013-0052661 2013-05-09

Publications (2)

Publication Number Publication Date
CN104143597A true CN104143597A (zh) 2014-11-12
CN104143597B CN104143597B (zh) 2019-11-01

Family

ID=50389944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410195635.1A Active CN104143597B (zh) 2013-05-09 2014-05-09 半导体器件、使用其的发光器件及包括该发光器件的封装

Country Status (4)

Country Link
US (1) US9076894B2 (zh)
EP (1) EP2802011B1 (zh)
KR (1) KR102066616B1 (zh)
CN (1) CN104143597B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087978A (zh) * 2017-06-14 2018-12-25 日本奥兰若株式会社 光半导体元件、光组件及光模块
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117954544B (zh) * 2024-03-26 2024-06-28 苏州紫灿科技有限公司 一种可抗esd的深紫外发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013001014A1 (en) * 2011-06-30 2013-01-03 Soitec Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
US20130037819A1 (en) * 2011-08-10 2013-02-14 Jung Hun Jang Light emitting device
US20130062612A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5554826B2 (ja) * 2010-02-16 2014-07-23 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
KR101974354B1 (ko) * 2013-02-14 2019-05-02 삼성전자주식회사 발광소자 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013001014A1 (en) * 2011-06-30 2013-01-03 Soitec Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
TW201305397A (zh) * 2011-06-30 2013-02-01 Soitec Silicon On Insulator 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層
US20130037819A1 (en) * 2011-08-10 2013-02-14 Jung Hun Jang Light emitting device
US20130062612A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087978A (zh) * 2017-06-14 2018-12-25 日本奥兰若株式会社 光半导体元件、光组件及光模块
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法

Also Published As

Publication number Publication date
KR20140133086A (ko) 2014-11-19
EP2802011A1 (en) 2014-11-12
KR102066616B1 (ko) 2020-01-16
US20140332821A1 (en) 2014-11-13
US9076894B2 (en) 2015-07-07
CN104143597B (zh) 2019-11-01
EP2802011B1 (en) 2020-02-12

Similar Documents

Publication Publication Date Title
US8748932B2 (en) Light emitting device having curved top surface with fine unevenness
US9401405B2 (en) Semiconductor device and method of manufacturing the same
KR101936305B1 (ko) 발광소자
KR101936312B1 (ko) 발광소자
KR101894025B1 (ko) 발광소자
US9276175B2 (en) Light emitting device, light emitting device package
KR20150116252A (ko) 발광소자 및 이를 구비하는 조명 시스템
US20130043457A1 (en) Light emitting device
CN104143597B (zh) 半导体器件、使用其的发光器件及包括该发光器件的封装
KR101956048B1 (ko) 발광소자
KR20130137773A (ko) 반도체 소자
US9018652B2 (en) Light emitting device
US9236531B2 (en) Light emitting device and lighting system
KR101904034B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR101997253B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101786084B1 (ko) 발광소자의 제조방법
KR102066615B1 (ko) 반도체 소자
KR101961303B1 (ko) 발광소자 패키지 및 조명시스템
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법
KR102042263B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101920238B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR101969336B1 (ko) 발광소자
KR20140089745A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20140081140A (ko) 발광소자 및 이를 구비하는 조명 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210813

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right