CN104142442A - 具极低功耗的三态输入检测电路及其输入状态检测方法 - Google Patents

Abstract

本发明公开了一种具极低功耗的三态输入检测电路及其输入状态检测方法，包括时序产生单元、方波产生单元、双向输出入单元、输入状态记录单元、计数单元以及致能单元。当致能单元、计数单元与输入状态记录单元接收第一致能信号时，致能单元致能时序产生单元、方波产生单元以及双向输出入单元。输入状态记录单元会在计数单元致能后计数的预设时间内检测双向输出入单元输出的输入信号，以记录双向输出入单元的输入状态。计数单元并于计数完预设时间后驱动致能单元使时序产生单元、方波产生单元以及双向输出入单元失能，藉以降低耗电。

Description

具极低功耗的三态输入检测电路及其输入状态检测方法

技术领域

本发明有关于一种输入检测电路及检测方法，且特别是一种三态输入检测电路及其输入状态检测方法。

背景技术

现有传统三态输入接脚可通过电路设计具有多种不同逻辑状态，如高电位、低电位或浮接电位，并通过检测电路来获取三态输入接脚的状态。此外，三态输入接脚还可在浮接电位的状态下，呈现高阻态来移除输出对后级电路的影响。因此三态输入接脚常被内建在其他各种积体电路，来提供多种不同控制或设定功能，如控制多个连接电路运作及芯片的运作模式设定等。

在芯片的运作模式设定应用中，三态输入接脚逻辑状态的检测电路一般包括时序产生电路、脉冲产生电路以及输入状态检测与记录电路。简单来说，当检测电路启动开始运作时，时序产生电路会产生多个时序信号来驱动脉冲产生电路以及输入状态判断与记录电路的运作。而后，脉冲产生电路会根据时序信号持续产生一方波信号，传送方波信号至输入状态检测与记录电路。接着，输入状态检测与记录电路会检测并记录该输入接脚的状态。

然而目前检测三态输入接脚逻辑状态的检测电路的设计是全时运作。也就是，当检测电路被启动检测三态输入接脚的状态时，即便已完成检测三态输入接脚，检测电路仍会持续运作，进而使脉冲产生电路持续不断地通过输出接脚传送方波信号。如此具有检测电路的芯片会因检测电路的持续运作而造成不必要的功率消耗。而当具有上述检测电路的芯片或装置是使用电池作为基础电力(例如编码器)时，检测电路的全时运作即会加快电池电力的消耗。

发明内容

有鉴于此，本发明的目的在于提供一种具极低功耗的三态输入检测电路及其输入状态检测方法，此三态输入检测电路可于完成检测及记录一输入接脚的状态后自动关闭运作，以降低功率消耗。

本发明实施例一种三态输入检测电路，此三态输入检测电路包括时序产生单元、方波产生单元、双向输出入单元、输入状态记录单元、计数单元以及致能单元。时序产生单元用以产生至少一时序信号。方波产生单元耦接该时序产生单元并用以产生方波信号。双向输出入单元耦接方波产生单元与接脚端。双向输出入单元用以接收来自接脚端的设定信号或传递方波信号。输入状态记录单元耦接双向输出入单元。输入状态记录单元检测并记录双向输出入单元所输出的输入信号。计数单元耦接时序产生单元。致能单元耦接时序产生单元、方波产生单元与双向输出入单元。致能单元用以控制时序产生单元、方波产生单元与双向输出入单元是否致能。致能单元、输入状态记录单元与计数单元的致能信号则由第一致能信号直接控制。

当致能单元、输入状态记录单元与计数单元分别接收第一致能信号时，致能单元致能时序产生单元、方波产生单元以及双向输出入单元。计数单元于致能后，开始计数一预设时间。输入状态记录单元在计数单元致能后计数的预设时间内检测输入信号以记录双向输出入单元的输入状态。计数单元并于计数完预设时间后驱动致能单元使时序产生单元、方波产生单元以及双向输出入单元失能。

在本发明其中一个实施例中，上述计数单元致能后，计数单元开始计数时序信号之一的脉冲数量，以计数预设时间。

本发明实施例提供一种具极低功耗的三态输入检测电路的输入状态检测方法，适用于上述的三态输入检测电路。所述方法包括下列步骤。首先，提供一第一致能信号，同时致能上述致能单元、计数单元以及输入状态记录单元。其次，当致能单元接收第一致能信号时而致能时，致能单元致能时序产生单元、方波产生单元以及双向输出入单元。其后，当计数单元接收第一致能信号而致能时，计数单元开始计数一预设时间。而后，输入状态记录单元在计数单元计数的预设时间内检测并记录双向输出入单元的输入状态。接着，计数单元于计数完预设时间之后输出第一失能信号至致能单元。随后，致能单元根据第一失能信号使时序产生单元、方波产生单元以及双向输出入单元失能。

在本发明其中一个实施例中，上述在输入状态记录单元检测并记录双向输出入单元的输入状态还包括输入状态记录单元根据双向输出入单元所输出的输入信号，记录双向输出入单元的输入状态。所述输入信号为接脚端输出的设定信号或方波产生单元输出的方波信号。

综上所述，本发明实施例所提供的具极低功耗的三态输入检测电路及其输入状态检测方法，此三态输入检测电路可启动后快在速检测并记录输入接脚的状态，且可通过增设计数电路主动于完成状态检测与记录工作后主动关闭运作，降低功率消耗达到省电效果。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利要求范围作任何的限制。

附图说明

图1是本发明第一实施例提供的具极低功耗的三态输入检测电路的功能方块示意图。

图2是本发明第一实施例提供的具极低功耗的三态输入检测电路的具体电路示意图。

图3是本发明第一实施例提供的具极低功耗的三态输入检测电路的运作波形示意图。

图4A～图4D分别是本发明第二实施例提供的具极低功耗的三态输入检测电路中双向输出入单元的电路示意图。

图5是本发明第二实施例提供的具极低功耗的三态输入检测电路的功能方块示意图。

图6是本发明第三实施例提供的具极低功耗的三态输入检测电路的输入状态检测方法的流程示意图。

其中，附图标记说明如下：

10、50：具极低功耗的三态输入检测电路

11：时序产生单元

12：方波产生单元

13：双向输出入单元

13a：第一双向输出入单元

13b：第二双向输出入单元

131：缓冲器

331、333：反向器

431：或门

14：输入状态记录单元

14a：第一输入状态记录单元

14b：第二输入状态记录单元

15：计数单元

16：致能单元

CLK：时钟信号输入端

EN：致能端

PAD、PAD1、PAD2、BTS0：接脚端

Q0：第一状态输出接脚端

Q1：第二状态输出接脚端

CLK_SIG：时钟信号

CK1～CK4：时序信号

E_SIG：第一致能信号

IN_SIG、IN1_SIG、IN2_SIG：输入信号

TRI_Q0、TRI_Q1：输出信号

TRI_Q0A、TRI_Q1A、TRI_Q0B、TRI_Q1B：输出信号

CLK_SIG、CLK_LAMDA：时钟信号

CNT_GE3：第一失能信号

OE_SIG：第二致能信号

SCAN：方波信号

INV1：反向器

DEL2：延迟器

NR2、NR3：或非门

AN2：与门

T1、T2、T3、T4、T5：时间点

VDD：电源端

GND：接地端

MP、MN：晶体管

SW1、SW2：开关单元

S100～S150：步骤流程

具体实施方式

在下文中，将通过图式说明本发明的各种例示实施例来详细描述本发明。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。此外，图式中相同参考数字可用以表示类似的元件。

〔第一实施例〕

请参照图1，图1绘示本发明第一实施例提供的具极低功耗的三态输入检测电路的功能方块示意图。所述具极低功耗的三态输入检测电路10可于启动后一段时间内检测及记录至少一三态输入接脚的状态，且具极低功耗的三态输入检测电路10会于该段时间后主动关闭运作，藉以降低耗电。本发明的具极低功耗的三态输入检测电路10可内建于编码器，以通过检测与记录三态输入接脚的状态对一装置，例如遥控器或电话拨号器的运作设定进行设定。

三态输入检测电路10包括时序产生单元11、方波产生单元12、双向输出入单元13、输入状态记录单元14、计数单元15以及致能单元16。时序产生单元11分别耦接方波产生单元12、输入状态记录单元14以及计数单元15。方波产生单元12耦接双向输出入单元13。双向输出入单元13耦接输入状态记录单元14与接脚端PAD。致能单元16分别耦接时序产生单元11、方波产生单元12以及双向输出入单元13。计数单元15耦接致能单元16。

时序产生单元11用以根据一时钟信号CLK_SIG，产生至少一时序信号。所述时钟信号CLK_SIG是由外部电路，例如时钟产生器供应的时脉信号。于本实施例中，时序产生单元11用以根据时钟信号CLK_SIG依序产生四个时序信号CK1～CK4，其中时序信号CK1～CK4分别具不同相位。

方波产生单元12用以根据时序产生单元11输出的时序信号CK1及CK3产生一方波信号。举例来说，方波产生单元12可以是在时序信号CK1由低电位转为高电位时，输出低电压电平的方波信号，而在时序信号CK3由低电位转为高电位时，输出高电压电平的方波信号。

双向输出入单元13用以接收来自接脚端PAD的设定信号或传递方波产生单元12输出的方波信号。双向输出入单元13会根据设定信号或方波信号对应产生输入信号IN_SIG。

当接脚端PAD耦接一电源电位时，双向输出入单元13会输出具高电压电平的设定信号，以表示接脚端PAD为高电位状态。当接脚端PAD耦接一地电位时，双向输出入单元13则会输出具低电压电平的设定信号，以表示接脚端PAD为低电位状态。当接脚端PAD为一浮接电位(即在接脚端PAD并未连接电源电位或地电位)时，双向输出入单元13则传递方波产生单元12输出的方波信号。换言之，所述输入信号IN_SIG为具高电压电平的设定信号、具低电压电平的设定信号或是方波信号。

输入状态记录单元14用以根据时序产生单元11输出的时序信号CK2及CK4检测并记录双向输出入单元13所输出的输入信号IN_SIG，以记录双向输出入单元13的输入状态。输入状态记录单元14并根据双向输出入单元13的输入状态输出二位元信号(即输出信号TRI_Q0、TRI_Q1)，以供后端其他电路判断双向输出入单元13的输入状态，以进行相关电路运作控制与设定(例如运作模式设定或电路运作控制等)。所述输出信号TRI_Q0、TRI_Q1于本实施例是用以表示双向输出入单元13的输入状态为外接电源电位、外接地电位或浮接电位状态。

于一实施方式中，输入状态记录单元14的记录方式可如表一所示。

表一

三态输入状态	TRI_Q0	TRI_Q1
			地电位(GND)	逻辑“0”	逻辑“0”
浮接(Floating)	逻辑“0”	逻辑“1”
			电源电位(VDD)	逻辑“1”	逻辑“1”

简单来说，当输入信号IN_SIG为高电压电平(例如接脚端PAD外接电源电位)时，则输入状态记录单元14会在时序信号CK2、CK4由低电压电平转为高电压电平时，记录并分别输出具逻辑“1”的输出信号TRI_Q0以及输出信号TRI_Q1；当输入信号IN_SIG为低电压电平(即接脚端PAD外接地电位)时，则输入状态记录单元14会在时序信号CK2、CK4由低电压电平转为高电压电平时，记录并分别输出具逻辑“0”的输出信号TRI_Q0以及输出信号TRI_Q1；当输入信号IN_SIG为方波信号(即接脚端PAD为浮接电位)时，则输入状态记录单元14会在时序信号CK2、CK4由低电压电平转为高电压电平时，记录并分别输出具逻辑“0”的输出信号TRI_Q0与具逻辑“1”的输出信号TRI_Q1。

计数单元15用以根据第一致能信号E_SIG判断是否致能。计数单元15会于被第一致能信号E_SIG致能时，开始计数一预设时间，计数单元15并于计数完该预设时间，输出第一失能信号至致能单元16。具体地说，于本实施例中，当第一致能信号E_SIG由低电压电平转为高电压电平致能计数单元15时，计数单元15可通过计数时序产生单元11输出的时序信号CK1的脉冲数量来计数该预设时间。而于其他实施方式中，计数单元15可于致能时，通过计数时序产生单元11输出的其他时序信号CK2～CK4的脉冲数量，但本实施例并不限制。计数单元15可通过计数脉冲数量超过一预设值，例如3时，输出第一失能信号至致能单元16。

计数单元15可以是由一计数器，例如二位元计数器来实现，但本实施例并不以此为限。值的一提的是，所述预设时间可以昰是依据三态输入检测电路的运作时间来设置。

致能单元16用以根据第一致能信号E_SIG控制时序产生单元11、方波产生单元12以及双向输出入单元13是否致能。具体地说，当第一致能信号E_SIG由低电压电平转为高电压电平时，致能单元16输出具高电压电平的第二致能信号OE_SIG以使时序产生单元11、方波产生单元12与双向输出入单元13致能。而当致能单元16接收到计数单元15输出的第一失能信号时，致能单元16即输出具低电压电平的第二致能信号OE_SIG，以使时序产生单元11、方波产生单元12与双向输出入单元13失能。

然于实务上，致能单元16亦可以是通过输出具低电压电平的第二致能信号OE_SIG来使时序产生单元11、方波产生单元12与双向输出入单元13致能，并通过输出具高电压电平的第二致能信号OE_SIG，来使时序产生单元11、方波产生单元12与双向输出入单元13失能。也就是，时序产生单元11、方波产生单元12以及双向输出入单元13的致能与失能控制方式可依据所述具极低功耗的三态输入检测电路10的实际架构来设置，本实施例并不限制。

简单来说，当三态输入检测电路10的致能单元16接收第一致能信号E_SIG(即当第一致能信号E_SIG由低电压电平转为高电压电平)时，致能单元16随即输出具高电压电平的第二致能信号OE_SIG以致能时序产生单元11、方波产生单元12以及双向输出入单元13。同时，计数单元15亦于接收到第一致能信号E_SIG致能时，开始计数上述的预设时间，例如通过计数时序信号CK1～CK4的一的脉冲数量。而后，输入状态记录单元14在计数单元15计数的预设时间内完成检测输入信号IN_SIG，以记录双向输出入单元13的输入状态。计数单元15并于计数完预设时间(例如当计数单元15计数的时序信号的一的脉冲数量超过预设值)后，通过输出第一失能信号驱动致能单元16使时序产生单元11、方波产生单元12以及双向输出入单元13失能。举例来说，致能单元16可输出具低电压电平的第二致能信号OE_SIG以使时序产生单元11、方波产生单元12以及双向输出入单元13失能，藉以降低具极低功耗的三态输入检测电路10的功率消耗。

以下针对具极低功耗的三态输入检测电路10的具体具体电路与运作方式作一说明。请参照图2与图3，图2绘示本发明第一实施例提供的具极低功耗的三态输入检测电路的具体电路示意图。图3绘示本发明第一实施例提供的对应图2的具极低功耗的三态输入检测电路的运作波形示意图。

于本实施例中，所述具极低功耗的三态输入检测电路10为一数字电路，且可整合于一芯片所述芯片至少具有一致能端EN、一时钟信号输入端CLK、一接脚端BTS0、一第一状态输出接脚端Q0以及一第二状态输出接脚端Q1。致能端EN分别耦接输入状态记录单元14、计数单元15以及致能单元16。时钟信号输入端CLK耦接时序产生单元11。接脚端BTS0耦接双向输出入单元13。第一状态输出接脚端Q0以及第二状态输出接脚端Q1分别耦接输入状态记录单元14。

时序产生单元11包括两串连的D触发器(D flip-flop)DFFRBN与多个与门(and gate)AN2；方波产生单元12包括两个或非门(nor gate)NR2、NR3；双向输出入单元13包括缓冲器(buffer)与限流电阻；输入状态记录单元14包括两个D触发器DFFRBN；计数单元15包括两串连的D触发器DFFRBN、与门AN2以及或门(or gate)OR2X；致能单元包括反向器(inverter)INV1、延迟器(Delay)DEL2以及或门OR2X。

如图3所示，当输入状态记录单元14、计数单元15以及能单元16分别检测到自致能端EN输入的第一致能信号E_SIG由低电压电平转为高电压电平(如时间点T1)致能时，致能单元16输出具高电压电平的第二致能信号OE_SIG以致能时序产生单元11方波产生单元12以及双向输出入单元13。同时，输入状态记录单元14时，开始动作以检测并记录接脚端BTS0的输入状态。计数单元15会于致能后开始计数一预设值，以计数上述预设时间，例如通过计数时序信号CK1～CK4之一的脉冲数量。

接着，时序产生单元11并由时间点T1开始根据由时钟信号输入端CLK输入的时钟信号CLK_LAMDA(即由时间点T1到时间点T3)依序产生四个不同相位的时序信号CK1～CK4。时序产生单元11并将时序信号CK1～CK4对应输出至方波产生单元12、输入状态记录单元14以及计数单元15。

此时，计数单元15开始根据时序信号CK1计数该预设时间，例如计数时序信号CK1的脉冲数量。同时，方波产生单元12接收并根据时序信号CK1、CK3输出方波信号SCAN。具体地说，当时序信号CK1为高电压电平(如时间点T1)时，方波产生单元12输出低电压电平的方波信号SCAN，而当时序信号CK3为高电压电平(如时间点T2)时，方波产生单元12输出高电压电平的方波信号SCAN。虽然于本实施例中，所述方波信号SCAN的占空比(dutycycle)为50%，但方波信号SCAN的占空比亦可依据时序信号，例如时序信号CK1及CK3的相位变化而改变，因此只要输入状态记录单元14可辨识出方波信号SCAN即可，本实施例并不限制。

随后，双向输出入单元13会选择性地将来自接脚端BTS0的设定信号或方波产生单元12输出的方波信号SCAN做为输入信号IN_SIG输出至输入状态记录单元14。所述双向输出入单元13于本实施例中可以是利用缓冲器电路来设计，并以低驱动能力将方波信号SCAN输出，如图3所示。

所述低驱动能力的输出方式可在接脚端BTS0外接电源电位或是地电位降低耗电，且在接脚端BTS0浮接时传送方波信号SCAN。简言之，当接脚端BTS0外接电源电位时，双向输出入单元13的输入信号为一高电压电平信号；当接脚端BTS0外接地电位时，双向输出入单元13的输入信号IN_SIG为一低电压电平信号；当接脚端BTS0为浮接电位时，双向输出入单元13的输入信号则会对应方波信号SCAN。

接着，输入状态记录单元14会在计数单元15计数的预设时间内，根据时序信号CK2、CK4检测并记录输入信号IN_SIG，以表一的记载方式记录双向输出入单元13的输入状态。输入状态记录单元14并可对应经由第一状态输出接脚端Q0以及第二状态输出接脚端Q1分别输出输出信号TRI_Q0、TRI_Q1，以供后端电路判断双向输出入单元13的输入状态。

当计数单元15计数完预设时间(例如当计数单元15计数脉冲数量的计数值超过所设的预设值)，计数单元15会随即输出第一失能信号CNT_GE3至致能单元16，以驱动致能单元16于时间点T4输出低电压电平的第二致能信号OE_SIG使时序产生单元11、方波产生单元12以及双向输出入单元13失能，以降低耗电。而计数单元15则会于第一致能信号E_SIG从高电压电平转为低电压电平(如时间点T5)时重置，亦即清除先前所计数的记录并设计数值为零，以便于下次需要再次进行三态输入检测时，可以从零开始计数。

而当致能端EN所接收到的第一致能信号E_SIG于时间点T5由高电压电平转为低电压电平时，输入状态记录单元14会清除先前的状态记录并停止具极低功耗的三态输入检测电路10的运作。而后，具极低功耗的三态输入检测电路10会停止运作直至第一致能信号E_SIG再次由低电压电平转为高电压电平，藉以降低具极低功耗的三态输入检测电路10的功率消耗。

特别说明的是，于本实施例中，输入状态记录单元14会持续保持所记录的输入状态数据以提供后端的其他电路正确的状态直至第一致能信号E_SIG于时间点T5由高电压电平转为低电压电平。也就是，输入状态记录单元14会在时间点T1～T4的时间内保持所记录的输入状态数据，而仅在时间点T5之后才将所记录的输入状态数据清除。

附带一提的是，现有在此电路架构中，每当接脚端BTS0连接电源电位，而方波信号SCAN为低电压电平时，或是当接脚端BTS0连接地电位，而方波信号SCAN为高电压电平时，双向输出入单元13皆会产生直流电流路径耗电。因此通过使用低驱动能力的输出方式可隔绝方波信号SCAN对接脚端BTS0的影响，进而可降低耗电。此外，当具极低功耗的三态输入检测电路10因完成检测与记录双向输出入单元13状态而关闭，且第二致能信号OE_SIG转为低电压电平时，双向输出入单元13的输入状态也会与具极低功耗的三态输入检测电路10待机时一致为不耗电状态，从而可更进一步地降低整体电路的耗电量。

另外，于其他实施方式中，时序产生单元11亦可仅根据时钟信号CLK_SIG，依序产生两个时序信号CK1、CK3，其中时序信号CK1、CK3分别具不同相位。方波产生单元12可根据时序信号CK1、CK3产生方波信号SCAN。举例来说，方波产生单元12可在时序信号CK1由低电压电平转为高电压电平时，产生低电压电平的方波信号SCAN，并在时序信号CK3由低电压电平转为高电压电平时，产生高电压电平的方波信号SCAN。而输入状态记录单元14可分别在时序信号CK1、CK3由高电压电平转为低电压电平时，检测并记录双向输出入单元13的输入信号IN_SIG。计数单元15于致能时可根据时序信号CK1或CK3来计数上述的预设时间。

另外，请参照图4A～图4D，双向输出入单元13的内部电路可以由很多种实施方式。图4A～图4D分别绘示本发明实施例提供的三态输入检测电路中双向输出入单元的电路示意图。

于本实施例中，双向输出入单元13是利用缓冲器131如图4A所示来实现。缓冲器131具有输入端(input terminal)、输出端(output terminal)以及致能端(enable terminal)。缓冲器131的输入端耦接方波产生单元12，以接收方波信号SCAN。缓冲器131的输出端耦接接脚端PAD以及输入状态记录单元14，以将所接收方波信号SCAN传送至输入状态记录单元14。缓冲器131的致能端用以接收第二致能信号OE_SIG，并根据第二致能信号OE_SIG选择性地启动或关闭缓冲器131的运作，藉以降低功耗。双向输出入单元13还可根据电路运作需求利用多个缓冲器131相串联，本实施例并不以此为限。

而于另一实施方式中，双向输出入单元13亦可以如图4B所示是由两个反向器331、333串联来实现。所述反向器331、333分别具有输入端、输出端以及控制端，并反向器331、333可同时根据于第二致能信号OE_SIG启动或关闭。

而于又一实施方式中，双向输出入单元13也可以如图4C所示是由或门(or gate)431及反向电路来实现。或门431的输入端耦接致能单元16与方波产生单元12，以分别接收第二致能信号OE_SIG与方波信号SCAN。反向电路包括P型金氧半场效晶体管(PMOS)MP以及N型金氧半场效晶体管(NMOS)MN。P型金氧半场效晶体管MP以及N型金氧半场效晶体管MN的栅极(gate)分别耦接或门431的输出端。P型金氧半场效晶体管MP的源极(source)耦接电源端VDD，而P型金氧半场效晶体管MP的漏极(drain)耦接N型金氧半场效晶体管MN的漏极。N型金氧半场效晶体管MN的源极耦接接地端GND。P型金氧半场效晶体管MP与N型金氧半场效晶体管MN之间的接点耦接接脚端PAD与输入状态记录单元14。据此，双向输出入单元13可根据第二致能信号OE_SIG启动或关闭电路运作。

于再一实施方式中，双向输出入单元13也可以如图4D所示由一反向电路与开关元件来实现，其中图4D的反向电路与图4C的反向电路基本相同。图4D的反向电路与图4C的反向电路的差别在于P型金氧半场效晶体管MP的源极通过开关单元SW1连接电源端VDD，N型金氧半场效晶体管MN的源极通过开关单元SW2连接接地端GND。开关单元SW1、SW2分别受控于第二致能信号OE_SIG。据此，第二致能信号OE_SIG可通过控制开关单元SW1、SW2导通与截止运作控制双向输出入单元13的运作。

另外，图4C与图4D中的P型金氧半场效晶体管MP与N型金氧半场效晶体管MN的通道宽度与长度是经过设计，以使于双向输出入单元43、53的输出电位与接脚端PAD的设定信号电位不同时，由接脚端PAD的设定信号(即外接电源电位或地电位)来支配。

综上所述，本发明技术领域技术人员应可根据所述具极低功耗的三态输入检测电路10的运作需求与电路设计方式，选择合适双向输出入单元13的实施方式，本实施例并不限制。要说明的是，图2仅用以说明具极低功耗的三态输入检测电路10的一种电路设计方式，并非用以限定本发明。图3仅用以说明图2的具极低功耗的三态输入检测电路10的运作方式，亦并非用以限定本发明。图4A～图4D仅用以说明双向输出入单元13的多个实施方式，亦并非用以限定本发明。因此，本发明亦不限定时序产生单元11、方波产生单元12、双向输出入单元13、输入状态记录单元14、计数单元15以及致能单元16的种类、实体架构、实施方式及/或连接方式。

〔第二实施例〕

上述第一实施例的具极低功耗的三态输入检测电路10亦可用以同时检测并记录多个双向输出入单元13的输入状态。请参照图5并同时参照图1，图5绘示本发明第二实施例提供的三态输入检测电路的功能方块示意图。

图5与图1的差异处在于图5的具极低功耗的三态输入检测电路50包括时序产生单元11、方波产生单元12、第一双向输出入单元13a、第二双向输出入单元13b、第一输入状态记录单元14a、第二输入状态记录单元14b、计数单元15以及致能单元16。

第一双向输出入单元13a与第二双向输出入单元13b耦接方波产生单元12与致能单元16。第一输入状态记录单元14a与第二输入状态记录单元14b分别耦接时序产生单元11。第一双向输出入单元13a耦接脚端PAD1与第一输入状态记录单元14a。第二双向输出入单元13b耦接脚端PAD2与第二输入状态记录单元14b。

另外，接脚端PAD1、PAD2可分别根据第一双向输出入单元13a与第二双向输出入单元13b的输入状态设定需求而外接一电源电位或一地电位，亦或者接脚端PAD1、PAD2可为浮接。

简单来说，当致能单元16根据第一致能信号E_SIG(如当第一致能信号E_SIG由低电压电平转为高电压电平)致能时序产生单元11、方波产生单元12、第一双向输出入单元13a以及第二双向输出入单元13b时，计数单元15亦会根据第一致能信号E_SIG开始计数一预设值(例如，通过计数时序信号CK1～CK4之一的脉冲数量)，以计数一预设时间。同时，第一输入状态记录单元14a、第二输入状态记录单元14b会在计数单元15计数的预设时间内完成检测输入信号IN1_SIG、IN2_SIG以记录第一双向输出入单元13a与第二双向输出入单元13b的输入状态。计数单元15并于计数完预设时间(例如当计数单元15计数脉冲数量的计数值超过所设的预设值)后通过输出第一失能信号驱动致能单元16使时序产生单元11、方波产生单元12以及双向输出入单元13失能，藉以降低具极低功耗的三态输入检测电路50的功率消耗。

接着，第一输入状态记录单元14a会输出输出信号TRI_Q0A、TRI_Q1A至后端电路以判断第一双向输出入单元13a的输入状态。第二输入状态记录单元14b输出输出信号TRI_Q0B、TRI_Q1B至后端电路以判断第二双向输出入单元13b的输入状态。第一输入状态记录单元14a与第二输入状态记录单元14b可持续保持所记录对应第一双向输出入单元13a与第二双向输出入单元13b的状态数据直至第一致能信号E_SIG由高电压电平转为低电压电平。

值得一提的是，本实施例的具极低功耗的三态输入检测电路50因具有两组双向输出入单元与输入状态记录单元，进而可产生多达9种的组合设定变化。换言之，具极低功耗的三态输入检测电路50通过使用多个输入状态记录单元来同时检测并记录多个双向输出入单元的输入状态，提供系统设计者配置多种组合变化的设定模式，增加三态输入检测电路50的实用性。

图5为图1的一特殊应用实施方式，且具极低功耗的三态输入检测电路50的架构与运作与上述实施例之具极低功耗的的三态输入检测电路10相同。因此，本发明技术领域技术人员应可推知本实施例的具极低功耗的三态输入检测电路50的运作模式，故在此不再赘述。

另外，本发明领域技术人员应可依据三态输入检测电路50的实际电路运作或设计需求于图4A～图4D中选取适当电路设计来实现第一双向输出入单元13a与第二双向输出入单元13b。第一双向输出入单元13a与第二双向输出入单元13b可以具相同或不同的电路架构，本实施例并不限制。

图5仅用以说明具极低功耗的三态输入检测电路50的一种电路架构示意图，并非用以限定本发明。

〔第三实施例〕

由上述的实施例，本发明另可以归纳出一种输入状态检测方法，且输入状态检测方法适用于上述实施例中的三态输入检测电路。请参照图6并同时参照图1，图6绘示本发明第三实施例提供的三态输入检测电路的输入状态检测方法的流程示意图。

首先，于步骤S100中，提供一第一致能信号，以同时致能致能单元16、计数单元15以及输入状态记录单元14。

其次，于步骤S110中，当致能单元16接收第一致能信号E_SIG致能时，致能单元16输出第二致能信号OE_SIG致能时序产生单元11、方波产生单元12以及双向输出入单元13。

时序产生单元11随即会根据外部输入的时钟信号CLK产生时序信号CK1～CK4。方波产生单元12根据时序信号CK1、CK3产生一方波信号。

于步骤S120中，计数单元15于接收第一致能信号E_SIG时，开始计数一预设时间。举例来说，计数单元15可根据时序产生单元11输出的时序信号CK1～CK4的其中之一来计数该预设时间，例如计数时序信号CK1～CK4的其中之一的脉冲数量。

其后，于步骤S130中，输入状态记录单元14在计数单元15计数的该预设时间内检测并记录双向输出入单元13的输入状态。所述输入状态记录单元14根据双向输出入单元13所输出的输入信号IN_SIG，记录双向输出入单元14的输入状态。所述输入信号为接脚端PAD输出的设定信号或方波产生单元11输出的方波信号。

接着，于步骤S140中，计数单元15于计数完该预设时间之后输出第一失能信号至致能单元16。举例来说，计数单元15可于计数脉冲数量的计数值超过所设的预设值，例如3时，输出第一失能信号至致能单元16。

而于步骤S150中，致能单元16根据第一失能信号使时序产生单元11、方波产生单元12以及双向输出入单元13失能，以降低具极低功耗的三态输入检测电路10的功率消耗。

据此，具极低功耗的三态输入检测电路10可于启动时有效地检测并记录双向输出入单元13的输入状态，并于完成检测时主动关闭电路运作，藉此达到省电效果。

值得注意的是，上述实施例中元件之间的耦接关系包括直接或间接的电性连接，只要可以达到所需的电信号传递功能即可，本发明并不受限。此外，上述实施例中的技术手段可以合并或单独使用，其元件可依照其功能与设计需求增加、去除、调整或替换，本发明并不受限。在经由上述实施例的说明后，本技术领域技术人员应可推知其实施方式，在此不加赘述。

〔实施例的可能功效〕

综上所述，本发明实施例所提供的具极低功耗的三态输入检测电路及其输入状态检测方法，此具极低功耗的三态输入检测电路可快速检测并记录输入接脚的状态，且可通过增设计数电路主动于完成状态检测与记录工作后主动关闭运作，以降低功率消耗达到省电效果。

此外，所述具极低功耗的三态输入检测电路还可通过电路设计同时检测并记录多组输入接脚的状态，提供多种输出信号的组合变化，进而可供设计者进行多种运作模式设定。据此，本发明具极低功耗的三态输入检测电路除具低耗电的特性外，亦具电路设计方便性与应用性。

以上所述仅为本发明的实施例，其并非用以局限本发明的专利权利要求范围。

Claims (10)

1.一种具极低功耗的三态输入检测电路，包括：

一时序产生单元，用以产生至少一时序信号；

一方波产生单元，耦接该时序产生单元，用以产生一方波信号；

一双向输出入单元，耦接该方波产生单元与一接脚端，用以接收来自该接脚端的一设定信号或传递该方波信号；

一输入状态记录单元，耦接该双向输出入单元，检测并记录该双向输出入单元所输出的一输入信号；

一计数单元，耦接该时序产生单元；以及

一致能单元，耦接该时序产生单元、该方波产生单元与该双向输出入单元，且用以控制该时序产生单元、该方波产生单元与该双向输出入单元是否致能；

其中当该致能单元、该计数单元与该输入状态记录单元接收一第一致能信号时，该致能单元致能该时序产生单元、该方波产生单元以及该双向输出入单元，该计数单元开始计数一预设时间，而该输入状态记录单元在该计数单元计数的一预设时间内检测该输入信号以记录该双向输出入单元的输入状态，该计数单元于计数完该预设时间后驱动该致能单元使该时序产生单元、该方波产生单元以及该双向输出入单元失能。

2.如权利要求1所述的具极低功耗的三态输入检测电路，其中当该计数单元于被该第一致能信号致能后，该计数单元开始计数该时序信号之一的脉冲数量，以计数该预设时间。

3.如权利要求2所述的具极低功耗的三态输入检测电路，其中当该计数单元计数该时序信号之一的脉冲数量超过一预设值时，该计数单元输出一第一失能信号至该致能单元，且该致能单元根据该第一失能信号使该时序产生单元、该方波产生单元以及该双向输出入单元失能。

4.如权利要求1所述的具极低功耗的三态输入检测电路，其中该双向输出入单元包括一缓冲单元，该缓冲单元具有一输入端、一输出端以及一致能端，该缓冲单元的输入端耦接该方波产生单元，以接收该方波信号，该缓冲单元的输出端耦接该接脚端以及该输入状态记录单元，以传送该输入信号至该输入状态记录单元，该缓冲单元的该致能端耦接该致能单元，其中该缓冲单元根据该致能端接收该致能单元输出的一第二致能信号，以控制该双向输出入单元是否失能。

5.如权利要求1所述的具极低功耗的三态输入检测电路，其中当该致能单元根据该第一致能信号致能该时序产生单元时，该时序产生单元接收一时钟信号，并根据该时钟信号依序产生一第一时序信号、一第二时序信号、一第三时序信号以及一第四时序信号，其中该第一时序信号、该第二时序信号、该第三时序信号以及该第四时序信号分别具不同相位；

其中该方波产生单元根据该第一时序信号及该第三时序信号产生该方波信号，该计数单元计数该第一时序信号以计数该预设时间，该输入状态记录单元根据该第二时序信号及该第四时序信号记录该双向输出入单元的输入状态。

6.如权利要求1所述的具极低功耗的三态输入检测电路，其中当该致能单元根据该致能信号致能该时序产生单元时，该时序产生单元接收一时钟信号，并根据该时钟信号依序产生一第一时序信号及一第二时序信号，其中该第一时序信号以及该第二时序信号分别具不同相位；

其中该方波产生单元根据该第一时序信号及该第二时序信号产生该方波信号，该计数单元计数该第一时序信号以计数该预设时间，该输入状态记录单元分别于该第一时序信号及该第二时序信号由高电压电平转为低电压电平时，记录该双向输出入单元的输入状态。

7.如权利要求1所述的具极低功耗的三态输入检测电路，其中该三态输入检测电路是整合于一芯片。

8.如权利要求1所述的三态输入检测电路，其中该计数单元为一二位元计数器。

9.一种具极低功耗的三态输入检测电路的输入状态检测方法，该三态输入检测电路包括一时序产生单元、一方波产生单元、一双向输出入单元、一输入状态记录单元、一计数单元以及一致能单元，其中该方波产生单元耦接该时序产生单元，该双向输出入单元耦接该方波产生单元与一接脚端，该输入状态记录单元耦接该双向输出入单元，该计数单元耦接该时序产生单元，该致能单元耦接该时序产生单元、该方波产生单元与该双向输出入单元，该输入状态检测方法包括：

提供一第一致能信号，以致能该致能单元以及该计数单元；

以及该输入状态记录单元；

当该致能单元接收该第一致能信号而致能时，该致能单元致能该时序产生单元、该方波产生单元以及该双向输出入单元；

当该计数单元接收该第一致能信号而致能时，该计数单元开始计数一预设时间；

该输入状态记录单元在该计数单元计数的该预设时间内检测并记录该双向输出入单元的输入状态；

该计数单元于计数完该预设时间之后输出一第一失能信号至该致能单元；以及

该致能单元根据该第一失能信号使该时序产生单元、该方波产生单元以及该双向输出入单元失能。

10.如权利要求9所述的输入状态检测方法，其中在该输入状态记录单元检测并记录双向输出入单元的输入状态的步骤中，包括：

该输入状态记录单元根据该双向输出入单元所输出的一输入信号，记录该双向输出入单元的输入状态；

其中该输入信号为该接脚端输出的一设定信号或该方波产生单元输出的该方波信号。