TW201444283A - 具極低功耗的三態輸入偵測電路及其輸入狀態偵測方法 - Google Patents

Abstract

一種三態輸入偵測電路及其輸入狀態偵測方法，包括時序產生單元、方波產生單元、雙向輸出入單元、輸入狀態記錄單元、計數單元以及致能單元。當致能單元、計數單元與輸入狀態記錄單元接收第一致能信號時，致能單元致能時序產生單元、方波產生單元以及雙向輸出入單元。輸入狀態記錄單元會在計數單元致能後計數的預設時間內偵測雙向輸出入單元輸出的輸入信號，以記錄雙向輸出入單元的輸入狀態。計數單元並於計數完預設時間後驅動致能單元使時序產生單元、方波產生單元以及雙向輸出入單元失能，藉以降低耗電。

Description

具極低功耗的三態輸入偵測電路及其輸入狀態偵測方法

本發明有關於一種輸入偵測電路及偵測方法，且特別是一種三態輸入偵測電路及其輸入狀態偵測方法。

習知傳統三態輸入接腳可透過電路設計具有多種不同邏輯狀態，如高電位、低電位或浮接電位，並透過偵測電路來獲取三態輸入接腳的狀態。此外，三態輸入接腳還可在浮接電位的狀態下，呈現高阻態來移除輸出對後級電路的影響。因此三態輸入接腳常被內建在其他各種積體電路，來提供多種不同控制或設定功能，如控制多個連接電路運作及晶片的運作模式設定等。

在晶片的運作模式設定應用中，三態輸入接腳邏輯狀態的偵測電路一般包括時序產生電路、脈波產生電路以及輸入狀態偵測與記錄電路。簡單來說，當偵測電路啟動開始運作時，時序產生電路會產生多個時序信號來驅動脈波產生電路以及輸入狀態判斷與記錄電路的運作。而後，脈波產生電路會根據時序信號持續產生一方波信號，傳送方波信號至輸入狀態偵測與記錄電路。接著，輸入狀態偵測與記錄電路會偵測並記錄該輸入接腳的狀態。

然而目前偵測三態輸入接腳邏輯狀態的偵測電路的設計是全時運作。也就是，當偵測電路被啟動偵測三態輸入接腳的狀態時，即便已完成偵測三態輸入接腳，偵測電路仍會持續運作，進而使脈波產生電路持續不斷地透過輸出接腳傳送方波信號。如此具有 偵測電路的晶片會因偵測電路的持續運作而造成不必要的功率消耗。而當具有上述偵測電路的晶片或裝置是使用電池作為基礎電力(例如編碼器)時，偵測電路的全時運作即會加快電池電力的消耗。

有鑑於此，本發明實施例提供一種具極低功耗的三態輸入偵測電路及其輸入狀態偵測方法，此三態輸入偵測電路可於完成偵測及記錄一輸入接腳的狀態後自動關閉運作，以降低功率消耗。

本發明實施例一種三態輸入偵測電路，此三態輸入偵測電路包括時序產生單元、方波產生單元、雙向輸出入單元、輸入狀態記錄單元、計數單元以及致能單元。時序產生單元用以產生至少一時序信號。方波產生單元耦接該時序產生單元並用以產生方波信號。雙向輸出入單元耦接方波產生單元與接腳端。雙向輸出入單元用以接收來自接腳端的設定信號或傳遞方波信號。輸入狀態記錄單元耦接雙向輸出入單元。輸入狀態記錄單元偵測並記錄雙向輸出入單元所輸出的輸入信號。計數單元耦接時序產生單元。致能單元耦接時序產生單元、方波產生單元與雙向輸出入單元。致能單元用以控制時序產生單元、方波產生單元與雙向輸出入單元是否致能。致能單元、輸入狀態記錄單元與計數單元的致能信號則由第一致能信號直接控制。

當致能單元、輸入狀態記錄單元與計數單元分別接收第一致能信號時，致能單元致能時序產生單元、方波產生單元以及雙向輸出入單元。計數單元於致能後，開始計數一預設時間。輸入狀態記錄單元在計數單元致能後計數的預設時間內偵測輸入信號以記錄雙向輸出入單元的輸入狀態。計數單元並於計數完預設時間後驅動致能單元使時序產生單元、方波產生單元以及雙向輸出入單元失能。

在本發明其中一個實施例中，上述計數單元致能後，計數單 元開始計數時序信號之一的脈波數量，以計數預設時間。

本發明實施例提供一種具極低功耗的三態輸入偵測電路的輸入狀態偵測方法，適用於上述的三態輸入偵測電路。所述方法包括下列步驟。首先，提供一第一致能信號，同時致能上述致能單元、計數單元以及輸入狀態記錄單元。其次，當致能單元接收第一致能信號時而致能時，致能單元致能時序產生單元、方波產生單元以及雙向輸出入單元。其後，當計數單元接收第一致能信號而致能時，計數單元開始計數一預設時間。而後，輸入狀態記錄單元在計數單元計數的預設時間內偵測並記錄雙向輸出入單元的輸入狀態。接著，計數單元於計數完預設時間之後輸出第一失能信號至致能單元。隨後，致能單元根據第一失能信號使時序產生單元、方波產生單元以及雙向輸出入單元失能。

在本發明其中一個實施例中，上述在輸入狀態記錄單元偵測並記錄雙向輸出入單元的輸入狀態還包括輸入狀態記錄單元根據雙向輸出入單元所輸出的輸入信號，記錄雙向輸出入單元的輸入狀態。所述輸入信號為接腳端輸出的設定信號或方波產生單元輸出的方波信號。

綜上所述，本發明實施例所提供的具極低功耗的三態輸入偵測電路及其輸入狀態偵測方法，此三態輸入偵測電路可在啟動後快速偵測並記錄輸入接腳的狀態，且可藉由增設計數電路主動於完成狀態偵測與記錄工作後主動關閉運作，降低功率消耗達到省電效果。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

10、50‧‧‧具極低功耗的三態輸入偵測電路

11‧‧‧時序產生單元

12‧‧‧方波產生單元

13‧‧‧雙向輸出入單元

13a‧‧‧第一雙向輸出入單元

13b‧‧‧第二雙向輸出入單元

131‧‧‧緩衝器

331、333‧‧‧反向器

431‧‧‧或閘

14‧‧‧輸入狀態記錄單元

14a‧‧‧第一輸入狀態記錄單元

14b‧‧‧第二輸入狀態記錄單元

15‧‧‧計數單元

16‧‧‧致能單元

CLK‧‧‧時鐘信號輸入端

EN‧‧‧致能端

PAD、PAD1、PAD2、BTS0‧‧‧接腳端

Q0‧‧‧第一狀態輸出接腳端

Q1‧‧‧第二狀態輸出接腳端

CLK_SIG‧‧‧時鐘信號

CK1~CK4‧‧‧時序信號

E_SIG‧‧‧第一致能信號

IN_SIG、IN1_SIG、IN2_SIG‧‧‧輸入信號

TRI_Q0、TRI_Q1‧‧‧輸出信號

TRI_Q0A、TRI_Q1A、TRI_Q0B、TRI_Q1B‧‧‧輸出信號

CLK_SIG、CLK_LAMDA‧‧‧時鐘信號

CNT_GE3‧‧‧第一失能信號

OE_SIG‧‧‧第二致能信號

SCAN‧‧‧方波信號

INV1‧‧‧反向器

DEL2‧‧‧延遲器

NR2、NR3‧‧‧反或閘

AN2‧‧‧及閘

T1、T2、T3、T4、T5‧‧‧時間點

VDD‧‧‧電源端

GND‧‧‧接地端

MP、MN‧‧‧電晶體

SW1、SW2‧‧‧開關單元

S100~S150‧‧‧步驟流程

圖1是本發明第一實施例提供的具極低功耗的三態輸入偵測電路的功能方塊示意圖。

圖2是本發明第一實施例提供的具極低功耗的三態輸入偵測電路的細部電路示意圖。

圖3是本發明第一實施例提供的具極低功耗的三態輸入偵測電路的運作波形示意圖。

圖4A~圖4D分別是本發明第二實施例提供的具極低功耗的三態輸入偵測電路中雙向輸出入單元的電路示意圖。

圖5是本發明第二實施例提供的具極低功耗的三態輸入偵測電路的功能方塊示意圖。

圖6是本發明第三實施例提供的具極低功耗的三態輸入偵測電路的輸入狀態偵測方法的流程示意圖。

在下文中，將藉由圖式說明本發明之各種例示實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，圖式中相同參考數字可用以表示類似的元件。

〔第一實施例〕

請參照圖1，圖1繪示本發明第一實施例提供的具極低功耗的三態輸入偵測電路的功能方塊示意圖。所述具極低功耗的三態輸入偵測電路10可於啟動後一段時間內偵測及記錄至少一三態輸入接腳的狀態，且具極低功耗的三態輸入偵測電路10會於該段時間後主動關閉運作，藉以降低耗電。本發明之具極低功耗的三態輸入偵測電路10可內建於編碼器，以透過偵測與記錄三態輸入接腳的狀態對一裝置，例如遙控器或電話撥號器的運作設定進行設定。

三態輸入偵測電路10包括時序產生單元11、方波產生單元12、雙向輸出入單元13、輸入狀態記錄單元14、計數單元15以及致能單元16。時序產生單元11分別耦接方波產生單元12、輸入狀態記錄單元14以及計數單元15。方波產生單元12耦接雙向 輸出入單元13。雙向輸出入單元13耦接輸入狀態記錄單元14與接腳端PAD。致能單元16分別耦接時序產生單元11、方波產生單元12以及雙向輸出入單元13。計數單元15耦接致能單元16。

時序產生單元11用以根據一時鐘信號CLK_SIG，產生至少一時序信號。所述時鐘信號CLK_SIG是由外部電路，例如時鐘產生器供應之時脈信號。於本實施例中，時序產生單元11用以根據時鐘信號CLK_SIG依序產生四個時序信號CK1~CK4，其中時序信號CK1~CK4分別具不同相位。

方波產生單元12用以根據時序產生單元11輸出的時序信號CK1及CK3產生一方波信號。舉例來說，方波產生單元12可以是在時序信號CK1由低電位轉為高電位時，輸出低電壓位準之方波信號，而在時序信號CK3由低電位轉為高電位時，輸出高電壓位準之方波信號。

雙向輸出入單元13用以接收來自接腳端PAD的設定信號或傳遞方波產生單元12輸出的方波信號。雙向輸出入單元13會根據設定信號或方波信號對應產生輸入信號IN_SIG。

當接腳端PAD耦接一電源電位時，雙向輸出入單元13會輸出具高電壓位準的設定信號，以表示接腳端PAD為高電位狀態。當接腳端PAD耦接一地電位時，雙向輸出入單元13則會輸出具低電壓位準的設定信號，以表示接腳端PAD為低電位狀態。當接腳端PAD為一浮接電位(即在接腳端PAD並未連接電源電位或地電位)時，雙向輸出入單元13則傳遞方波產生單元12輸出的方波信號。換言之，所述輸入信號IN_SIG為具高電壓位準的設定信號、具低電壓位準的設定信號或是方波信號。

輸入狀態記錄單元14用以根據時序產生單元11輸出的時序信號CK2及CK4偵測並記錄雙向輸出入單元13所輸出的輸入信號IN_SIG，以記錄雙向輸出入單元13的輸入狀態。輸入狀態記錄單元14並根據雙向輸出入單元13的輸入狀態輸出二位元信號 (即輸出信號TRI_Q0、TRI_Q1)，以供後端其他電路判斷雙向輸出入單元13的輸入狀態，以進行相關電路運作控制與設定(例如運作模式設定或電路運作控制等)。所述輸出信號TRI_Q0、TRI_Q1於本實施例是用以表示雙向輸出入單元13的輸入狀態為外接電源電位、外接地電位或浮接電位狀態。

於一實施方式中，輸入狀態記錄單元14的記錄方式可如表一所示。

簡單來說，當輸入信號IN_SIG為高電壓位準(例如接腳端PAD外接電源電位)時，則輸入狀態記錄單元14會在時序訊號CK2、CK4由低電壓位準轉為高電壓位準時，記錄並分別輸出具邏輯「1」的輸出信號TRI_Q0以及輸出信號TRI_Q1；當輸入信號IN_SIG為低電壓位準(即接腳端PAD外接地電位)時，則輸入狀態記錄單元14會在時序訊號CK2、CK4由低電壓位準轉為高電壓位準時，記錄並分別輸出具邏輯「0」的輸出信號TRI_Q0以及輸出信號TRI_Q1；當輸入信號IN_SIG為方波信號(即接腳端PAD為浮接電位)時，則輸入狀態記錄單元14會在時序訊號CK2、CK4由低電壓位準轉為高電壓位準時，記錄並分別輸出具邏輯「0」的輸出信號TRI_Q0與具邏輯「1」的輸出信號TRI_Q1。

計數單元15用以根據第一致能信號E_SIG判斷是否致能。計數單元15會於被第一致能信號E_SIG致能時，開始計數一預設時 間，計數單元15並於計數完該預設時間，輸出第一失能信號至致能單元16。具體地說，於本實施例中，當第一致能信號E_SIG由低電壓位準轉為高電壓位準致能計數單元15時，計數單元15可藉由計數時序產生單元11輸出的時序信號CK1的脈波數量來計數該預設時間。而於其他實施方式中，計數單元15可於致能時，藉由計數時序產生單元11輸出的其他時序信號CK2~CK4的脈波數量，但本實施例並不限制。計數單元15可透過計數脈波數量超過一預設值，例如3時，輸出第一失能信號至致能單元16。

計數單元15可以是由一計數器，例如二位元計數器來實現，但本實施例並不以此為限。值的一提的是，所述預設時間可以是是依據三態輸入偵測電路的運作時間來設置。

致能單元16用以根據第一致能信號E_SIG控制時序產生單元11、方波產生單元12以及雙向輸出入單元13是否致能。具體地說，當第一致能信號E_SIG由低電壓位準轉為高電壓位準時，致能單元16輸出具高電壓位準的第二致能信號OE_SIG以使時序產生單元11、方波產生單元12與雙向輸出入單元13致能。而當致能單元16接收到計數單元15輸出的第一失能信號時，致能單元16即輸出具低電壓位準的第二致能信號OE_SIG，以使時序產生單元11、方波產生單元12與雙向輸出入單元13失能。

然於實務上，致能單元16亦可以是透過輸出具低電壓位準的第二致能信號OE_SIG來使時序產生單元11、方波產生單元12與雙向輸出入單元13致能，並透過輸出具高電壓位準的第二致能信號OE_SIG，來使時序產生單元11、方波產生單元12與雙向輸出入單元13失能。也就是，時序產生單元11、方波產生單元12以及雙向輸出入單元13的致能與失能控制方式可依據所述具極低功耗的三態輸入偵測電路10的實際架構來設置，本實施例並不限制。

簡單來說，當三態輸入偵測電路10的致能單元16接收第一致能信號E_SIG(即當第一致能信號E_SIG由低電壓位準轉為高電 壓位準)時，致能單元16隨即輸出具高電壓位準的第二致能信號OE_SIG以致能時序產生單元11、方波產生單元12以及雙向輸出入單元13。同時，計數單元15亦於接收到第一致能信號E_SIG致能時，開始計數上述的預設時間，例如透過計數時序信號CK1~CK4之一的脈波數量。而後，輸入狀態記錄單元14在計數單元15計數的預設時間內完成偵測輸入信號IN_SIG，以記錄雙向輸出入單元13的輸入狀態。計數單元15並於計數完預設時間(例如當計數單元15計數的時序信號之一的脈波數量超過預設值)後，透過輸出第一失能信號驅動致能單元16使時序產生單元11、方波產生單元12以及雙向輸出入單元13失能。舉例來說，致能單元16可輸出具低電壓位準的第二致能信號OE_SIG以使時序產生單元11、方波產生單元12以及雙向輸出入單元13失能，藉以降低具極低功耗的三態輸入偵測電路10的功率消耗。

以下針對具極低功耗的三態輸入偵測電路10的具體細部電路與運作方式作一說明。請參照圖2與圖3，圖2繪示本發明第一實施例提供的具極低功耗的三態輸入偵測電路的細部電路示意圖。圖3繪示本發明第一實施例提供的對應圖2之具極低功耗的三態輸入偵測電路的運作波形示意圖。

於本實施例中，所述具極低功耗的三態輸入偵測電路10為一數位電路，且可整合於一晶片所述晶片至少具有一致能端EN、一時鐘信號輸入端CLK、一接腳端BTS0、一第一狀態輸出接腳端Q0以及一第二狀態輸出接腳端Q1。致能端EN分別耦接輸入狀態記錄單元14、計數單元15以及致能單元16。時鐘信號輸入端CLK耦接時序產生單元11。接腳端BTS0耦接雙向輸出入單元13。第一狀態輸出接腳端Q0以及第二狀態輸出接腳端Q1分別耦接輸入狀態記錄單元14。

時序產生單元11包括兩串連的D正反器(D flip-flop)DFFRBN與多個及閘(and gate)AN2；方波產生單元12包括兩個反或閘(nor gate)NR2、NR3；雙向輸出入單元13包括緩衝器(buffer)與限流電阻；輸入狀態記錄單元14包括兩個D正反器DFFRBN；計數單元15包括兩串連的D正反器DFFRBN、及閘AN2以及或閘(or gate)OR2X；致能單元包括反向器(inverter)INV1、延遲器(Delay)DEL2以及或閘OR2X。

如圖3所示，當輸入狀態記錄單元14、計數單元15以及能單元16分別偵測到自致能端EN輸入的第一致能信號E_SIG由低電壓位準轉為高電壓位準(如時間點T1)致能時，致能單元16輸出具高電壓位準的第二致能信號OE_SIG以致能時序產生單元11方波產生單元12以及雙向輸出入單元13。同時，輸入狀態記錄單元14時，開始動作以偵測並記錄接腳端BTS0的輸入狀態。計數單元15會於致能後開始計數一預設值，以計數上述預設時間，例如透過計數時序信號CK1~CK4之一的脈波數量。

接著，時序產生單元11並由時間點T1開始根據由時鐘信號輸入端CLK輸入的時鐘信號CLK_LAMDA(即由時間點T1到時間點T3)依序產生四個不同相位的時序信號CK1~CK4。時序產生單元11並將時序信號CK1~CK4對應輸出至方波產生單元12、輸入狀態記錄單元14以及計數單元15。

此時，計數單元15開始根據時序信號CK1計數該預設時間，例如計數時序信號CK1的脈波數量。同時，方波產生單元12接收並根據時序信號CK1、CK3輸出方波信號SCAN。具體地說，當時序信號CK1為高電壓位準(如時間點T1)時，方波產生單元12輸出低電壓位準的方波信號SCAN，而當時序信號CK3為高電壓位準(如時間點T2)時，方波產生單元12輸出高電壓位準的方波信號SCAN。雖然於本實施例中，所述方波信號SCAN的佔空比(duty cycle)為50%，但方波信號SCAN的佔空比亦可依據時序信號，例如時序信號CK1及CK3的相位變化而改變，因此只要輸入狀態記錄單元14可辨識出方波信號SCAN即可，本實施例並不限制。

隨後，雙向輸出入單元13會選擇性地將來自接腳端BTS0的設定信號或方波產生單元12輸出的方波信號SCAN做為輸入信號IN_SIG輸出至輸入狀態記錄單元14。所述雙向輸出入單元13於本實施例中可以是利用緩衝器電路來設計，並以低驅動能力將方波信號SCAN輸出，如圖3所示。

所述低驅動能力的輸出方式可在接腳端BTS0外接電源電位或是地電位降低耗電，且在接腳端BTS0浮接時傳送方波信號SCAN。簡言之，當接腳端BTS0外接電源電位時，雙向輸出入單元13的輸入信號為一高電壓位準信號；當接腳端BTS0外接地電位時，雙向輸出入單元13的輸入信號IN_SIG為一低電壓位準信號；當接腳端BTS0為浮接電位時，雙向輸出入單元13的輸入信號則會對應方波信號SCAN。

接著，輸入狀態記錄單元14會在計數單元15計數的預設時間內，根據時序信號CK2、CK4偵測並記錄輸入信號IN_SIG，以表一的記載方式記錄雙向輸出入單元13的輸入狀態。輸入狀態記錄單元14並可對應經由第一狀態輸出接腳端Q0以及第二狀態輸出接腳端Q1分別輸出輸出信號TRI_Q0、TRI_Q1，以供後端電路判斷雙向輸出入單元13的輸入狀態。

當計數單元15計數完預設時間(例如當計數單元15計數脈波數量的計數值超過所設的預設值)，計數單元15會隨即輸出第一失能信號CNT_GE3至致能單元16，以驅動致能單元16於時間點T4輸出低電壓位準的第二致能信號OE_SIG使時序產生單元11、方波產生單元12以及雙向輸出入單元13失能，以降低耗電。而計數單元15則會於第一致能信號E_SIG從高電壓位準轉為低電壓位準(如時間點T5)時重置，亦即清除先前所計數的記錄並設計數值為零，以便於下次需要再次進行三態輸入偵測時，可以從零開始計數。

而當致能端EN所接收到的第一致能信號E_SIG於時間點T5 由高電壓位準轉為低電壓位準時，輸入狀態記錄單元14會清除先前的狀態記錄並停止具極低功耗的三態輸入偵測電路10的運作。而後，具極低功耗的三態輸入偵測電路10會停止運作直至第一致能信號E_SIG再次由低電壓位準轉為高電壓位準，藉以降低具極低功耗的三態輸入偵測電路10的功率消耗。

特別說明的是，於本實施例中，輸入狀態記錄單元14會持續保持所記錄的輸入狀態資料以提供後端的其他電路正確的狀態直至第一致能信號E_SIG於時間點T5由高電壓位準轉為低電壓位準。也就是，輸入狀態記錄單元14會在時間點T1~T4的時間內保持所記錄的輸入狀態資料，而僅在時間點T5之後才將所記錄的輸入狀態資料清除。

附帶一提的是，習知在此電路架構中，每當接腳端BTS0連接電源電位，而方波信號SCAN為低電壓位準時，或是當接腳端BTS0連接地電位，而方波信號SCAN為高電壓位準時，雙向輸出入單元13皆會產生直流電流路徑耗電。因此透過使用低驅動能力的輸出方式可隔絕方波信號SCAN對接腳端BTS0的影響，進而可降低耗電。此外，當具極低功耗的三態輸入偵測電路10因完成偵測與記錄雙向輸出入單元13狀態而關閉，且第二致能信號OE_SIG轉為低電壓位準時，雙向輸出入單元13的輸入狀態也會與具極低功耗的三態輸入偵測電路10待機時一致為不耗電狀態，從而可更進一步地降低整體電路的耗電量。

另外，於其他實施方式中，時序產生單元11亦可僅根據時鐘信號CLK_SIG，依序產生兩個時序信號CK1、CK3，其中時序信號CK1、CK3分別具不同相位。方波產生單元12可根據時序信號CK1、CK3產生方波信號SCAN。舉例來說，方波產生單元12可在時序信號CK1由低電壓位準轉為高電壓位準時，產生低電壓位準的方波信號SCAN，並在時序信號CK3由低電壓位準轉為高電壓位準時，產生高電壓位準的方波信號SCAN。而輸入狀態記錄單 元14可分別在時序信號CK1、CK3由高電壓位準轉為低電壓位準時，偵測並記錄雙向輸出入單元13的輸入信號IN_SIG。計數單元15於致能時可根據時序信號CK1或CK3來計數上述的預設時間。

另外，請參照圖4A~圖4D，雙向輸出入單元13的內部電路可以由很多種實施方式。圖4A~圖4D分別繪示本發明實施例提供的三態輸入偵測電路中雙向輸出入單元的電路示意圖。

於本實施例中，雙向輸出入單元13是利用緩衝器131如圖4A所示來實現。緩衝器131具有輸入端(input terminal)、輸出端(output terminal)以及致能端(enable terminal)。緩衝器131的輸入端耦接方波產生單元12，以接收方波信號SCAN。緩衝器131的輸出端耦接接腳端PAD以及輸入狀態記錄單元14，以將所接收方波信號SCAN傳送至輸入狀態記錄單元14。緩衝器131的致能端用以接收第二致能信號OE_SIG，並根據第二致能信號OE_SIG選擇性地啟動或關閉緩衝器131的運作，藉以降低功耗。雙向輸出入單元13還可根據電路運作需求利用多個緩衝器131相串聯，本實施例並不以此為限。

而於另一實施方式中，雙向輸出入單元13亦可以如圖4B所示是由兩個反向器331、333串聯來實現。所述反向器331、333分別具有輸入端、輸出端以及控制端，並反向器331、333可同時根據於第二致能信號OE_SIG啟動或關閉。

而於又一實施方式中，雙向輸出入單元13也可以如圖4C所示是由或閘(or gate)431及反向電路來實現。或閘431的輸入端耦接致能單元16與方波產生單元12，以分別接收第二致能信號OE_SIG與方波信號SCAN。反向電路包括P型金氧半場效電晶體(PMOS)MP以及N型金氧半場效電晶體(NMOS)MN。P型金氧半場效電晶體MP以及N型金氧半場效電晶體MN的閘極(gate)分別耦接或閘431的輸出端。P型金氧半場效電晶體MP的源極(source) 耦接電源端VDD，而P型金氧半場效電晶體MP的汲極(drain)耦接N型金氧半場效電晶體MN的汲極。N型金氧半場效電晶體MN的源極耦接接地端GND。P型金氧半場效電晶體MP與N型金氧半場效電晶體MN之間的接點耦接接腳端PAD與輸入狀態記錄單元14。據此，雙向輸出入單元13可根據第二致能信號OE_SIG啟動或關閉電路運作。

於再一實施方式中，雙向輸出入單元13也可以如圖4D所示由一反向電路與開關元件來實現，其中圖4D的反向電路與圖4C的反向電路基本相同。圖4D的反向電路與圖4C的反向電路的差別在於P型金氧半場效電晶體MP的源極透過開關單元SW1連接電源端VDD，N型金氧半場效電晶體MN的源極透過開關單元SW2連接接地端GND。開關單元SW1、SW2分別受控於第二致能信號OE_SIG。據此，第二致能信號OE_SIG可藉由控制開關單元SW1、SW2導通與截止運作控制雙向輸出入單元13的運作。

另外，圖4C與圖4D中的P型金氧半場效電晶體MP與N型金氧半場效電晶體MN的通道寬度與長度是經過設計，以使於雙向輸出入單元43、53的輸出電位與接腳端PAD的設定信號電位不同時，由接腳端PAD的設定信號(即外接電源電位或地電位)來支配。

綜上所述，本發明技術領域具通常知識者應可根據所述具極低功耗的三態輸入偵測電路10的運作需求與電路設計方式，選擇合適雙向輸出入單元13的實施方式，本實施例並不限制。要說明的是，圖2僅用以說明具極低功耗的三態輸入偵測電路10的一種電路設計方式，並非用以限定本發明。圖3僅用以說明圖2的具極低功耗的三態輸入偵測電路10的運作方式，亦並非用以限定本發明。圖4A~圖4D僅用以說明雙向輸出入單元13的多個實施方式，亦並非用以限定本發明。因此，本發明亦不限定時序產生單元11、方波產生單元12、雙向輸出入單元13、輸入狀態記錄單元 14、計數單元15以及致能單元16的種類、實體架構、實施方式及/或連接方式。

〔第二實施例〕

上述第一實施例的具極低功耗的三態輸入偵測電路10亦可用以同時偵測並記錄多個雙向輸出入單元13的輸入狀態。請參照圖5並同時參照圖1，圖5繪示本發明第二實施例提供的三態輸入偵測電路的功能方塊示意圖。

圖5與圖1的差異處在於圖5的具極低功耗的三態輸入偵測電路50包括時序產生單元11、方波產生單元12、第一雙向輸出入單元13a、第二雙向輸出入單元13b、第一輸入狀態記錄單元14a、第二輸入狀態記錄單元14b、計數單元15以及致能單元16。

第一雙向輸出入單元13a與第二雙向輸出入單元13b耦接方波產生單元12與致能單元16。第一輸入狀態記錄單元14a與第二輸入狀態記錄單元14b分別耦接時序產生單元11。第一雙向輸出入單元13a耦接腳端PAD1與第一輸入狀態記錄單元14a。第二雙向輸出入單元13b耦接腳端PAD2與第二輸入狀態記錄單元14b。

另外，接腳端PAD1、PAD2可分別根據第一雙向輸出入單元13a與第二雙向輸出入單元13b的輸入狀態設定需求而外接一電源電位或一地電位，亦或者接腳端PAD1、PAD2可為浮接。

簡單來說，當致能單元16根據第一致能信號E_SIG(如當第一致能信號E_SIG由低電壓位準轉為高電壓位準)致能時序產生單元11、方波產生單元12、第一雙向輸出入單元13a以及第二雙向輸出入單元13b時，計數單元15亦會根據第一致能信號E_SIG開始計數一預設值(例如，透過計數時序信號CK1~CK4之一的脈波數量)，以計數一預設時間。同時，第一輸入狀態記錄單元14a、第二輸入狀態記錄單元14b會在計數單元15計數的預設時間內完成偵測輸入信號IN1_SIG、IN2_SIG以記錄第一雙向輸出入單元13a與第二雙向輸出入單元13b的輸入狀態。計數單元15並於計數完 預設時間(例如當計數單元15計數脈波數量的計數值超過所設的預設值)後透過輸出第一失能信號驅動致能單元16使時序產生單元11、方波產生單元12、第一雙向輸出入單元13a以及第二雙向輸出入單元13b失能，藉以降低具極低功耗的三態輸入偵測電路50的功率消耗。

接著，第一輸入狀態記錄單元14a會輸出輸出信號TRI_Q0A、TRI_Q1A至後端電路以判斷第一雙向輸出入單元13a的輸入狀態。第二輸入狀態記錄單元14b輸出輸出信號TRI_Q0B、TRI_Q1B至後端電路以判斷第二雙向輸出入單元13b的輸入狀態。第一輸入狀態記錄單元14a與第二輸入狀態記錄單元14b可持續保持所記錄對應第一雙向輸出入單元13a與第二雙向輸出入單元13b的狀態資料直至第一致能信號E_SIG由高電壓位準轉為低電壓位準。

值得一提的是，本實施例的具極低功耗的三態輸入偵測電路50因具有兩組雙向輸出入單元與輸入狀態記錄單元，進而可產生多達9種的組合設定變化。換言之，具極低功耗的三態輸入偵測電路50藉由使用多個輸入狀態記錄單元來同時偵測並記錄多個雙向輸出入單元的輸入狀態，提供系統設計者配置多種組合變化的設定模式，增加三態輸入偵測電路50的實用性。

圖5為圖1的一特殊應用實施方式，且具極低功耗的三態輸入偵測電路50的架構與運作與上述實施例之具極低功耗的的三態輸入偵測電路10相同。因此，本發明技術領域具有通常知識者應可推知本實施例的具極低功耗的三態輸入偵測電路50的運作模式，故在此不再贅述。

另外，本發明領域具通常知識者應可依據三態輸入偵測電路50的實際電路運作或設計需求於圖4A~圖4D中選取適當電路設計來實現第一雙向輸出入單元13a與第二雙向輸出入單元13b。第一雙向輸出入單元13a與第二雙向輸出入單元13b可以具相同或 不同的電路架構，本實施例並不限制。

圖5僅用以說明具極低功耗的三態輸入偵測電路50的一種電路架構示意圖，並非用以限定本發明。

〔第三實施例〕

由上述的實施例，本發明另可以歸納出一種輸入狀態偵測方法，且輸入狀態偵測方法適用於上述實施例中的三態輸入偵測電路。請參照圖6並同時參照圖1，圖6繪示本發明第三實施例提供的三態輸入偵測電路的輸入狀態偵測方法的流程示意圖。

首先，於步驟S100中，提供一第一致能信號，以同時致能致能單元16、計數單元15以及輸入狀態記錄單元14。

其次，於步驟S110中，當致能單元16接收第一致能信號E_SIG致能時，致能單元16輸出第二致能信號OE_SIG致能時序產生單元11、方波產生單元12以及雙向輸出入單元13。

時序產生單元11隨即會根據外部輸入的時鐘信號CLK產生時序信號CK1~CK4。方波產生單元12根據時序信號CK1、CK3產生一方波信號。

於步驟S120中，計數單元15於接收第一致能信號E_SIG時，開始計數一預設時間。舉例來說，計數單元15可根據時序產生單元11輸出的時序信號CK1~CK4的其中之一來計數該預設時間，例如計數時序信號CK1~CK4的其中之一的脈波數量。

其後，於步驟S130中，輸入狀態記錄單元14在計數單元15計數的該預設時間內偵測並記錄雙向輸出入單元13的輸入狀態。所述輸入狀態記錄單元14根據雙向輸出入單元13所輸出的輸入信號IN_SIG，記錄雙向輸出入單元14的輸入狀態。所述輸入信號為接腳端PAD輸出的設定信號或方波產生單元11輸出的方波信號。

接著，於步驟S140中，計數單元15於計數完該預設時間之後輸出第一失能信號至致能單元16。舉例來說，計數單元15可於 計數脈波數量的計數值超過所設的預設值，例如3時，輸出第一失能信號至致能單元16。

而於步驟S150中，致能單元16根據第一失能信號使時序產生單元11、方波產生單元12以及雙向輸出入單元13失能，以降低具極低功耗的三態輸入偵測電路10的功率消耗。

據此，具極低功耗的三態輸入偵測電路10可於啟動時有效地偵測並記錄雙向輸出入單元13的輸入狀態，並於完成偵測時主動關閉電路運作，藉此達到省電效果。

值得注意的是，上述實施例中元件之間的耦接關係包括直接或間接的電性連接，只要可以達到所需的電信號傳遞功能即可，本發明並不受限。此外，上述實施例中的技術手段可以合併或單獨使用，其元件可依照其功能與設計需求增加、去除、調整或替換，本發明並不受限。在經由上述實施例之說明後，本技術領域具有通常知識者應可推知其實施方式，在此不加贅述。

〔實施例的可能功效〕

綜上所述，本發明實施例所提供的具極低功耗的三態輸入偵測電路及其輸入狀態偵測方法，此具極低功耗的三態輸入偵測電路可在啟動後快速偵測並記錄輸入接腳的狀態，且可藉由增設計數電路主動於完成狀態偵測與記錄工作後主動關閉運作，以降低功率消耗達到省電效果。

此外，所述具極低功耗的三態輸入偵測電路還可藉由電路設計同時偵測並記錄多組輸入接腳的狀態，提供多種輸出信號的組合變化，以供設計者進行多種運作模式設定。據此，本發明具極低功耗的三態輸入偵測電路除具低耗電的特性外，亦具電路設計方便性與應用性。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

10‧‧‧具極低功耗的三態輸入偵測電路

11‧‧‧時序產生單元

12‧‧‧方波產生單元

13‧‧‧雙向輸出入單元

14‧‧‧輸入狀態記錄單元

15‧‧‧計數單元

16‧‧‧致能單元

TRI_Q1‧‧‧輸出信號

TRI_Q0‧‧‧輸出信號

CLK_SIG‧‧‧時鐘信號

CK1~CK4‧‧‧時序信號

E_SIG‧‧‧第一致能信號

OE_SIG‧‧‧第二致能信號

IN_SIG‧‧‧輸入信號

PAD‧‧‧接腳端

Claims (10)

1. 一種具極低功耗的三態輸入偵測電路，包括：一時序產生單元，用以產生至少一時序信號；一方波產生單元，耦接該時序產生單元，用以產生一方波信號；一雙向輸出入單元，耦接該方波產生單元與一接腳端，用以接收來自該接腳端的一設定信號或傳遞該方波信號；一輸入狀態記錄單元，耦接該雙向輸出入單元，偵測並記錄該雙向輸出入單元所輸出的一輸入信號；一計數單元，耦接該時序產生單元；以及一致能單元，耦接該時序產生單元、該方波產生單元與該雙向輸出入單元，且用以控制該時序產生單元、該方波產生單元與該雙向輸出入單元是否致能；其中當該致能單元、該計數單元與該輸入狀態記錄單元接收一第一致能信號時，該致能單元致能該時序產生單元、該方波產生單元以及該雙向輸出入單元，該計數單元開始計數一預設時間，而該輸入狀態記錄單元在該計數單元計數的一預設時間內偵測該輸入信號以記錄該雙向輸出入單元的輸入狀態，該計數單元於計數完該預設時間後驅動該致能單元使該時序產生單元、該方波產生單元以及該雙向輸出入單元失能。
2. 如申請專利範圍第1項所述的具極低功耗的三態輸入偵測電路，其中當該計數單元於被該第一致能信號致能後，該計數單元開始計數該時序信號之一的脈波數量，以計數該預設時間。
3. 如申請專利範圍第2項所述的具極低功耗的三態輸入偵測電路，其中當該計數單元計數該時序信號之一的脈波數量超過一預設值時，該計數單元輸出一第一失能信號至該致能單元，且該致能單元根據該第一失能信號使該時序產生單元、該方波產生單元以及該雙向輸出入單元失能。
4. 如申請專利範圍第1項所述的具極低功耗的三態輸入偵測電路，其中該雙向輸出入單元包括一緩衝單元，該緩衝單元具有一輸入端、一輸出端以及一致能端，該緩衝單元的輸入端耦接該方波產生單元，以接收該方波信號，該緩衝單元的輸出端耦接該接腳端以及該輸入狀態記錄單元，以傳送該輸入信號至該輸入狀態記錄單元，該緩衝單元的該致能端耦接該致能單元，其中該緩衝單元根據該致能端接收該致能單元輸出的一第二致能信號，以控制該雙向輸出入單元是否失能。
5. 如申請專利範圍第1項所述的具極低功耗的三態輸入偵測電路，其中當該致能單元根據該第一致能信號致能該時序產生單元時，該時序產生單元接收一時鐘信號，並根據該時鐘信號依序產生一第一時序信號、一第二時序信號、一第三時序信號以及一第四時序信號，其中該第一時序信號、該第二時序信號、該第三時序信號以及該第四時序信號分別具不同相位；其中該方波產生單元根據該第一時序信號及該第三時序信號產生該方波信號，該計數單元計數該第一時序信號以計數該預設時間，該輸入狀態記錄單元根據該第二時序信號及該第四時序信號記錄該雙向輸出入單元的輸入狀態。
6. 如申請專利範圍第1項所述的具極低功耗的三態輸入偵測電路，其中當該致能單元根據該致能信號致能該時序產生單元時，該時序產生單元接收一時鐘信號，並根據該時鐘信號依序產生一第一時序信號及一第二時序信號，其中該第一時序信號以及該第二時序信號分別具不同相位；其中該方波產生單元根據該第一時序信號及該第二時序信號產生該方波信號，該計數單元計數該第一時序信號以計數該預設時間，該輸入狀態記錄單元分別於該第一時序信號及該第二時序信號由高電壓位準轉為低電壓位準時，記錄該雙向輸出入單元的輸入狀態。
7. 如申請專利範圍第1項所述的具極低功耗的三態輸入偵測電路，其中該三態輸入偵測電路是整合於一晶片。
8. 如申請專利範圍第1項所述的三態輸入偵測電路，其中該計數單元為一二位元計數器。
9. 一種具極低功耗的三態輸入偵測電路的輸入狀態偵測方法，該三態輸入偵測電路包括一時序產生單元、一方波產生單元、一雙向輸出入單元、一輸入狀態記錄單元、一計數單元以及一致能單元，其中該方波產生單元耦接該時序產生單元，該雙向輸出入單元耦接該方波產生單元與一接腳端，該輸入狀態記錄單元耦接該雙向輸出入單元，該計數單元耦接該時序產生單元，該致能單元耦接該時序產生單元、該方波產生單元與該雙向輸出入單元，該輸入狀態偵測方法包括：提供一第一致能信號，以致能該致能單元、該計數單元以及該輸入狀態記錄單元；當該致能單元接收該第一致能信號而致能時，該致能單元致能該時序產生單元、該方波產生單元以及該雙向輸出入單元；當該計數單元接收該第一致能信號而致能時，該計數單元開始計數一預設時間該輸入狀態記錄單元在該計數單元計數的該預設時間內偵測並記錄該雙向輸出入單元的輸入狀態；該計數單元於計數完該預設時間之後輸出一第一失能信號至該致能單元；以及該致能單元根據該第一失能信號使該時序產生單元、該方波產生單元以及該雙向輸出入單元失能。
10. 如申請專利範圍第9項所述的輸入狀態偵測方法，其中在該輸入狀態記錄單元偵測並記錄雙向輸出入單元的輸入狀態的步驟中，包括： 該輸入狀態記錄單元根據該雙向輸出入單元所輸出的一輸入信號，記錄該雙向輸出入單元的輸入狀態；其中該輸入信號為該接腳端輸出的一設定信號或該方波產生單元輸出的該方波信號。