CN104115130A - 存储器设备的损耗均匀化 - Google Patents

存储器设备的损耗均匀化 Download PDF

Info

Publication number
CN104115130A
CN104115130A CN201280069737.8A CN201280069737A CN104115130A CN 104115130 A CN104115130 A CN 104115130A CN 201280069737 A CN201280069737 A CN 201280069737A CN 104115130 A CN104115130 A CN 104115130A
Authority
CN
China
Prior art keywords
nude film
nonvolatile memory
reliability measurement
data
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280069737.8A
Other languages
English (en)
Inventor
M.A.达布鲁
S.斯卡拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
SanDisk Technologies LLC
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN104115130A publication Critical patent/CN104115130A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种在数据存储设备中管理损耗均匀化的方法，所述方法包含，确定与第一非易失性存储器裸片的第一部分相关联的可靠性测量是否满足阈值。所述第一非易失性存储器裸片被包含在多个存储器裸片中。所述方法还包含，响应于确定与所述第一非易失性存储器裸片的第一部分相关联的可靠性测量满足阈值，将第一数据从该第一非易失性存储器裸片的第一部分传输至所述多个存储器裸片的第二非易失性存储器裸片。

Description

存储器设备的损耗均匀化
技术领域
本公开一般地涉及数据存储。
背景技术
随着技术的进步，提升了在存储器设备中存储数据的能力。例如，闪存存储器设备可以实现在可以包含一个或多个存储器核心的半导体设备中非易失地存储数据，并且每个核心可以位于相应的存储器裸片(memory die)上。
由于写入、读取、擦除和其他涉及存储器元件的存储器操作，可能发生存储器裸片的存储器元件的损耗。当存储器元件经历过度的损耗时，它可能不再是可靠的存储器元件。随着在存储器裸片中可靠存储元件的数目减少，从存储器裸片中读取数据的差错率增大。当差错率超出存储器设备的纠错能力时，认为存储器设备的使用寿命已经结束了。
损耗均匀化(wear leveling)是一种可以延长存储器裸片寿命的技术，并且通常包含在存储器裸片的存储器元件之间传输数据，以便在存储器裸片内部在存储器元件之间分布损耗。通过将频繁存取的数据从一个存储器元件移动至另一个，从而在多于一个存储器元件之间分布包括读取、写入、擦除、刷新和其他存储器操作在内的存储器操作。因此，存储器裸片可以比没有损耗均匀化的情况具有更长的使用寿命。
发明内容
可以在数据存储设备的不同存储器裸片之间传输数据。可以基于与存储器裸片中的一个或者两者相关联的可靠性测量，来决定是否从一个存储器裸片向另一个传输数据。通过传输数据(损耗均匀化)至在数据存储设备内的多个存储器裸片的其他非易失裸片，与将损耗均匀化限制于在单个存储器裸片之内的数据传输相比较，可以延长多个存储器裸片的使用寿命。
提供方法和设备，以便保持与在多个存储器裸片内第一非易失性存储器裸片的第一部分有关联的可靠性测量，并且以便确定可靠性测量是否满足阈值。阈值可以关联于第一非易失性存储器裸片的第一部分的可靠性。响应于对可靠性测量是否满足阈值所进行的确定，存储在第一部分的数据可以被传输至多个存储器裸片的第二非易失性存储器裸片。在与特定部分相关联的可靠性测量具有比关联于第二非易失性存储器裸片的特定部分的阈值小的值的条件下，可以对向第二非易失性存储器裸片的特定部分的数据传输进行调整。
附图说明
图1是对如下数据存储设备的特定实施例进行图示的方框图，所述数据存储设备包含被配置以在多个存储器裸片的存储器裸片之间传输数据的外围电路；
图2是对如下数据存储设备的特定实施例进行图示的方框图，所述数据存储设备包含被配置以在多个存储器裸片的存储器裸片之间传输数据的外围电路和控制器；
图3是对如下数据存储设备的特定实施例进行图示的方框图，所述数据存储设备包含被配置以在多个存储器裸片的存储器裸片之间传输数据的控制器；
图4是对在数据存储设备中管理损耗均匀化的方法的特定实施例进行图示的流程图；
图5是对在数据存储设备中管理损耗均匀化的方法的另一实施例进行图示的流程图；
图6是对在数据存储设备中管理损耗均匀化的方法的另一实施例进行图示的流程图；
图7是对在数据存储设备中管理损耗均匀化的方法的另一实施例进行图示的流程图；
图8是对在数据存储设备中管理损耗均匀化的方法的另一实施例进行图示的流程图。
具体实施方式
数据可以被存储在非易失性存储器的部分内，诸如非易失性存储器的页或块。非易失性存储器的每个部分可能已经经受了损耗，所述损耗典型地由无数的写入、读取、其他存储器操作或者其组合所引起。
与非易失性存储器的部分相关联的损耗可能被反映在与所述部分相关联的可靠性测量中。例如，可以基于对与所述部分有关的写入、读取、其他存储器存取、或者其组合所进行的计数，来确定可靠性测量。可选地，可靠性测量可能基于从将数据写入所述部分开始所经过的时间。可靠性测量可以提供关于所述部分的可靠性的表示，即，在部分中存储的数据表达是否是写入到部分中的数据的准确表达。
可以通过比较可靠性测量的值和与可靠性标准相关联的阈值，来评价可靠性测量。当与存储器的第一部分相关联的可靠性测量达到或者超过阈值时，第一部分可以被视为不可靠。对此进行反应，所存储的数据可以被传输至非易失性存储器的第二部分。传输数据至第二部分以便使损耗平整化(even)(也就是损耗均匀化)，可以增大所存储数据的可靠性。要说明的是，与在第一部分中保留数据相比较，传输数据至第二部分可以降低发生在所存储的数据中的错误概率。
损耗均匀化可以被限制为从存储器裸片的一部分中传输数据至该存储器裸片的另一部分。或者，损耗均匀化可以被扩展至在存储器裸片之间传输数据。当损耗均匀化被限制于从裸片的一部分移动数据至相同裸片的另一部分时，多个裸片中的一个可能比其他裸片损耗得更快。由于很难在堆栈内部更换单个裸片，在单个存储器裸片上不成比例的损耗可能限制包含有诸如存储器裸片的堆栈(stack)的多个存储器裸片的存储器设备的有效寿命。通过将损耗均匀化应用于跨越多个存储器裸片的数据传输，在任何一个存储器裸片上不成比例的损耗的可能性可以被降低，由此扩展存储器设备的总体有效寿命。
图1是数据存储设备100的方框图，所述数据存储设备包含存储器裸片的堆栈101和被配置以通过在堆栈101的存储器裸片之间传输数据来进行损耗均匀化的控制器180。数据存储设备100还包含第一外围裸片120、第二外围裸片140、第三外围裸片150和第四外围裸片170。外围裸片120、140、150和170中的每一个耦合至存储器裸片的堆栈101的相应存储器裸片。在其他实施例中，数据存储设备100可以包含未被层叠并且以其他几何配置所布置的多个裸片，例如具有并排布置的或者以由相同或不同数目的裸片构成的几个堆栈所布置的存储器裸片的多裸片封装等。在此图1的的描述适用于数据存储设备100的多个存储器裸片的任何几何配置。
数据存储设备100可以被包含在存储器卡中，所述存储器卡诸如安全数据卡、卡、miniSD.TM卡(特拉华州威尔明顿SD-3C LLC商标)、MultiMediaCard.TM(MMC.TM)卡(弗吉尼亚州阿林顿的JEDEC固态技术协会的商标)、或(CF)卡(加利福尼亚州米尔皮塔斯的SanDisk公司的商标)。可选地，数据存储设备100可以是在主机设备中的嵌入存储器，作为说明性的示例诸如(弗吉尼亚州阿林顿的JEDEC固态技术协会的商标)存储器或eSD存储器。在另一可选实施例中，数据存储设备100可以是嵌入式存储器(例如嵌入式闪存裸片)，其可以使用在蜂窝电话、包括平板、便携式计算机、便携式数字助理等在内的计算设备中。
堆栈101包含第一存储器裸片102、第二存储器裸片104、第三存储器裸片106和第四存储器裸片108，所述第一存储器裸片102包含外围电路接口103，所述第二存储器裸片104包含外围电路接口105，所述第三存储器裸片106包含外围电路接口107，所述第四存储器裸片108包含外围电路接口109。堆栈101的一个或多个存储器裸片可以包含诸如NAND闪存存储器的闪存存储器。尽管堆栈101被描述为具有四个存储器裸片，在其他实施例中，堆栈101可以具有两个存储器裸片、三个存储器裸片或者多个四个存储器裸片。
第一存储器裸片102可以经由外围电路接口103并且经由第一外围裸片120的核心接口(core interface)127耦合至外围裸片120的第一外围电路122。第二存储器裸片104可以经由外围电路接口105并且经由第二外围裸片140的核心接口147耦合至第二外围裸片140的第二外围电路142。第三存储器裸片106可以经由外围电路接口107并且经由第三外围裸片150的核心接口157耦合至第三外围裸片150的第三外围电路152。第四存储器裸片108可以经由外围电路接口109并且经由第四外围裸片170的核心接口177耦合至第四外围裸片170的第四外围电路172。
第一外围电路122可以经由第一外围裸片120的控制器接口129并且经由控制器180的第一设备接口131耦合至控制器180。第二外围电路142可以经由第二外围裸片140的控制器接口149并且经由控制器180的第二设备接口133耦合至控制器180。第三外围电路152可以经由第三外围裸片150的控制器接口159并且经由控制器180的第三设备接口135耦合至控制器180。第四外围电路172可以经由第四外围裸片170的控制器接口179并且经由控制器180的第四设备接口137耦合至控制器180。设备接口131、133、135和137中的一个或多个可以是串行器/解串器(SERDES)接口。
第一外围电路122可以被配置以经由核心接口127来与第一非易失存储器裸片102进行通信并且经由控制器接口129来与控制器180进行通信。例如，控制器接口129可以是SERDES接口，所述SERDES接口使得可以通过在一对线上的差分信号(differential signling)来与控制器180进行通信。第一外围电路122可以被配置以进行一个或多个传统地由控制器实施的(诸如纠错编码和解码的)或由闪存存储器实施的(诸如数据锁存和状态机操作的)操作。
第一外围电路122包含跟踪电路124，所述跟踪电路被配置以响应于在第一存储器裸片102处发生的存储器操作来更新可靠性测量表格130。例如，跟踪电路124可以被配置以在与正在写入到存储器裸片102中的数据相对应的可靠性测量表格130中更新写入/擦除周期的计数。跟踪电路124也可以被配置以比较在可靠性测量表格130中的条目和阈值126，并且以当特定条目满足阈值126时向控制器180发信号。
相似地，第二外围电路142可以被配置以与第二非易失性存储器裸片104进行通信，并且可以包含跟踪电路143。第二外围电路142可以存储阈值146和可靠性测量表格144。第三外围电路152可以被配置以与第三非易失性存储器裸片106进行通信，并且可以包含跟踪电路154。第三外围电路152可以存储阈值156和可靠性测量表格158。第四外围电路172可以被配置以与第四非易失性存储器裸片108进行通信，并且可以包含跟踪电路173。第四外围电路142可以存储阈值176和可靠性测量表格174。可靠性测量表格130、144、158和174中的一个或多个和/或阈值126、146、156和176中的一个或多个可以被存储在板上存储器(onboard memory)中，诸如在相应的外围电路之内的非易失性存储器中。
在操作中，控制器180可以控制在堆栈101处发生的数据操作，诸如写入、读取和擦除操作。例如，控制器180可以发送写入命令和数据至外围裸片120，并且外围裸片120可以在第一存储器裸片102中存储数据。数据可以被存储在第一存储器裸片102的任何部分。(“部分”可以指代在存储器裸片上的存储器页、存储器块或存储器的另一划分(division))。例如，数据132可以被存储在第一存储器裸片102的第一部分110中。对与第一部分110相关联的可靠性测量128进行维护的跟踪电路124可以更新在表格130中的可靠性测量128。
跟踪电路124可以在可靠性测量表格130之内维护用于第一存储器裸片102的每一部分的相应的可靠性测量。通过在可靠性测量表格130之内维护可靠性测量，第一外围电路122可以检测何时应当进行在存储器裸片之间的数据传输。例如，第一外围电路122可以检测：在可靠性测量表格130中的一个或多个可靠性测量满足或超过阈值126。
第一外围电路122可以确定可靠性测量128满足阈值126(例如等于或超过阈值126)。作为响应，第一外围电路122可以发起将数据132传输至另一存储器裸片。例如，第一外围电路122可以发送信号至在控制器180之内的裸片间损耗均匀化控制182，所述信号表明在第一部分110处存储的数据132应当被移动。
裸片间损耗均匀化控制182可以询问跟踪电路143、154和173中的一个或多个，以定位用于数据132的目标位置。响应于询问，跟踪电路143、154和173中的每一个可以发送应答至裸片间损耗均匀化控制182，所述应答表明用于数据传输的相应存储器裸片的情况。
裸片间损耗均匀化控制182可以为数据132选择在第二存储器裸片104的目标位置，并且可以指示第一外围电路122以取回数据132。例如，在证实与第二非易失性存储器裸片104的第二部分112相关联的第二可靠性测量148小于与第二存储器裸片104相关联的阈值146的条件下，裸片间损耗均匀化控制182可以选择第二部分112作为传输目标。可以通过第二外围电路142来进行确定第二可靠性测量148是否小于阈值146。
控制器180的裸片间损耗均匀化控制182可以将数据132的传输从控制器180引导至第二外围电路142的第二部分112。第二外围电路142可以将数据132存储至第二存储器裸片104。
在另一示例中，可以从第三存储器裸片106的第三部分114移动第二数据162，以便存储在第四存储器裸片108。可以对与第三部分114相关联的可靠性测量160满足阈值156进行确定。裸片间损耗均匀化控制182可以选择诸如在第四存储器裸片104上的部分116的目标位置，并且可以指示第三外围电路122以取回数据162。在确定与第四部分116相关联的可靠性测量178小于阈值176的条件下，可以将第二数据162传输至第四部分116。
在可靠性测量表格130、144、158和174中维护的可靠性测量可以跟踪存储器存取操作，诸如对在堆栈101中存储器裸片的相应部分所进行的读取、写入或其他存储器操作。可选地或者附加地，可靠性测量可以使能确定自从数据写入到存储器裸片的特定部分开始所经过的时间。例如，跟踪电路124可以记录当数据132写入到部分110时的时间戳，并且可以比较时间戳和系统时钟以便计算所经过的时间。跟踪电路124可以确定所经过的时间是否已经超过了诸如阈值126的阈值。
可以基于诸如相应存储器裸片的周围条件的一个或多个标准，来选择诸如阈值126、146、156和176的每个阈值。例如，操作温度可能影响存储器裸片的可靠性，并且存储器裸片在堆栈101的内部位置中可能比在堆栈101的外部位置中在更高的温度处操作。因为较高的周围温度可能引起所存储数据的更快退化(degradation)，用于位于内部的存储器裸片(例如第二存储器裸片104或第三存储器裸片106)的阈值可以小于用于位于外部的存储器裸片(例如第一存储器裸片102或第四存储器裸片108)的阈值。较小的阈值可以反映存储器裸片的较短的有效寿命，并且在较少的存储器操作之后或在从写入数据起经过较短的时间之后可以产生传输数据。
与仅仅在每个裸片内部单独地进行损耗均匀化相比较，通过进行裸片间损耗均匀化，设备100可以具有更长的有效寿命。数据可以从经受较多损耗的裸片传输至经受较少损耗的裸片。结果，可以降低在单个存储器裸片上发生的由过度损耗引起的设备100的过早故障。
图2是数据存储设备200的方框图，所述数据存储设备200包含外围电路和被配置以在多个存储器裸片的存储器裸片之间传输数据的控制器。数据存储设备200包含存储器裸片的堆栈201、控制器280和多个外围裸片220、240和250。在堆栈201中的每个存储器裸片可以是诸如NAND闪存存储器裸片的非易失性存储器裸片。在其他实施例中，数据存储设备200包含未被层叠并且以其他几何配置、例如并排的或者以由相同或不同数目的裸片构成的几个堆栈等所布置的多个裸片。在此图2的描述适用于数据存储设备200的多个存储器裸片的任何几何配置。
存储器堆栈201可以包含第一存储器裸片202、第二存储器裸片204和第三存储器裸片206，所述第一存储器裸片202包含外围电路接口203，所述第二存储器裸片204包含外围电路接口205，所述第三存储器裸片206包含外围电路接口207。尽管堆栈201被描述为具有三个存储器裸片，在其他实施例中，堆栈201可以具有两个存储器裸片或者多个三个存储器裸片。
第一存储器裸片202可以经由第一外围电路接口203并且经由第一外围裸片220的核心接口(core interface)227耦合至第一外围裸片220的第一外围电路222。第二存储器裸片204可以经由第二外围电路接口205并且经由第二外围裸片240的核心接口247耦合至第二外围裸片240的第二外围电路242。第三存储器裸片206可以经由第三外围电路接口207并且经由第三外围裸片250的核心接口257耦合至第三外围裸片250的第三外围电路252。
第一外围电路222可以经由第一外围裸片220的控制器接口229并且经由控制器280的第一设备接口231耦合至控制器280。第二外围电路242可以经由第二外围裸片240的控制器接口249并且经由控制器280的第二设备接口233耦合至控制器280。第三外围电路252可以经由第三外围裸片250的控制器接口259并且经由控制器280的第三设备接口235耦合至控制器280。设备接口231、233和235中的一个或多个可以是串行器/解串器(SERDES)接口。
控制器280可以包含处理器282，所述处理器可以包含损耗均匀化电路284。控制器280也可以包含阈值存储器286，所述阈值存储器存储一个或多个阈值。控制器280也可以包含存储器288，所述存储器可以包含指令，当由处理器282执行时所述指令引起处理器282进行诸如为在堆栈201中的每个裸片生成并且更新可靠性测量的操作。控制器280可以包含分别与存储器裸片202、204和206相对应的可靠性测量表格230、244和258。
处理器282可以被配置以识别诸如第一存储器裸片202的存储器裸片的一个或多个其可靠性测量满足相应阈值的部分。损耗均匀化电路284可以被配置以发起从具有满足相应阈值的可靠性测量的每个被识别的部分传输数据至存储器裸片的堆栈201的另一存储器裸片的相应的不同部分。在与另一部分相对应的可靠性测量具有比相应的阈值小的值的条件下，数据可以写入到所述另一部分。
在操作中，控制器280可以存储与存储器堆栈202的多个部分中的每一个相关联的可靠性测量。例如，控制器280可以在可靠性测量表格230中存储与第一部分210相关联的可靠性测量228。通过每次发生与第一部分210相关联的事件(诸如对部分210进行读取，对部分210进行写入、另一与部分210相关联的存储器操作、或者其中的任何组合)时更新可靠性测量228的值，控制器280可以维护可靠性测量228。可选地，基于从向第一部分210写入数据起经过的时间，可以更新每个可靠性测量。
处理器282可以对存储在阈值存储286处的阈值与可靠性测量228进行比较。处理器282可以对可靠性测量228满足阈值进行确定，并且作为响应，损耗均匀化电路284可以经由第一外围电路222和第二外围电路242将在第一部分210处存储的数据232传输至第二存储器裸片204。在与部分212相对应的可靠性测量具有比诸如与部分212或者与第二存储器裸片204相关联的阈值小的值的条件下，数据232可以被写入至第二存储器裸片204的部分212。
控制器280可以维护多个可靠性测量，每个可靠性测量与存储器裸片的相应部分相关联。每个可靠性测量可以关联于这样的计数，即与非易失性存储器裸片的相应部分相关的、对存储器读取、写入、其他存储器操作或者其中组合的计数。通过在对存储器裸片的堆栈201的相应部分的存储器存取、写入或其他存储器操作的每个实例之后更新可靠性测量，可以在控制器280中维护多个可靠性测量中的每一个。可选地，或者附加地，每个可靠性测量可以关联于从写入存储器裸片的部分起经过的时间，并且可以基于经过的时间来被更新。
图3是数据存储设备300的方框图，所述数据存储设备300包含存储器裸片的堆栈301和被配置以在堆栈301的存储器裸片之间传输数据的控制器380。
堆栈301包含第一存储器裸片302、第二存储器裸片304和第三存储器裸片306，所述第一存储器裸片302包含第一控制器接口327，所述第二存储器裸片304包含第二控制器接口347，所述第三存储器裸片306包含第三控制器接口357。堆栈301的存储器裸片中的一个或多个可以包含诸如NAND闪存存储器的闪存存储器。尽管堆栈301被图示为具有三个存储器裸片，在其他实施例中堆栈301可以具有两个存储器裸片或者多于三个存储器裸片。在其他实施例中，数据存储设备300包含未被层叠并且以其他几何配置、例如并排的或者以由相同或不同数目的裸片构成的几个堆栈等所布置的多个裸片。在此图3的描述适用于存储器裸片、例如存储器裸片302、304和306的任何几何配置。
第一存储器裸片302可以经由第一控制器接口327并且经由控制器380的第一存储器接口320耦合至控制器380。第二存储器裸片304可以经由第二控制其接口347并且经由控制器380的第二存储器接口331耦合至控制器380。第三存储器裸片306可以经由第三控制器接口357并且经由控制器380的第三存储器偶333耦合至控制器380。
控制器380可以包含与第一存储器裸片302相对应的第一可靠性测量表格330、与第二存储器裸片304相对应的第二可靠性测量表格344和与第三存储器裸片306相对应的第三可靠性测量358。控制器380也可以包含处理器382，所述处理器包含损耗均匀化电路384、阈值存储38和具有要由处理器382执行的指令390的存储器388。存储器388可以是在控制器380之内的非易失性存储器。可选地，存储器388可以是在启动时可以接收指令390的非易失性存储器。
控制器380可以被配置以维护与存储器裸片的一个或多个部分中的每一个相关联的可靠性测量，诸如与第一存储器裸片302的第一部分310相关联的可靠性测量328。通过在每次读取部分310、写入部分310、另一针对第一部分310的存储器操作或者其中的任何组合的情况下对值进行更新，控制器380可以维护可靠性测量328。可选地，可靠性测量328可以对应于从写入部分310的时间起经过的时间，并且基于所经过的时间来被更新。
在操作中，处理器382可以维护可靠性测量，并且可以对所更新的可靠性测量是否满足相应的阈值来进行确定。响应于确定与部分相关联的可靠性测量满足在阈值存储386处存储的相应阈值，控制器380可以将在该部分存储的数据传输至另一存储器裸片。例如，在确定可靠性测量328满足相应的阈值的情况下，控制器380的损耗均匀化电路384可以发起从第一部分310经由控制器380传输数据至第二存储器裸片304的第二部分312。可以在确定与部分312相关联的可靠性测量具有比与第二部分312相关联的相应阈值小的值的条件下，将数据332传输至第二存储器裸片304的第二部分312。
图4是在诸如图1、2或3的数据存储设备的数据存储设备中管理损耗均匀化的方法的流程图。对于与包含在诸如存储器裸片的堆栈的多个存储器裸片之内的第一非易失性存储器的第一部分相关联的可靠性测量是否满足阈值可以进行确定。例如，可以关于图1的可靠性测量128是否满足阈值126进行确定。
在404处，响应于确定与第一非易失性存储器裸片的第一部分相关联的可靠性测量满足阈值，第一数据可以从第一非易失性存储器裸片的第一部分传输至多个存储器裸片的第二非易失性存储器裸片。例如，在图1中，响应于满足阈值126的可靠性测量128，数据132可以从第一存储器裸片102的部分110传输至第二存储器裸片104。在406处结束方法。
第一数据可以经由第一外围电路从非易失性存储器裸片的第一部分传输至第二非易失性存储器裸片，所述第一外围电路被配置以与第一非易失性存储器裸片进行通信。例如，可以经由第一外围电路122从第一存储器裸片102的部分110处取回图1的数据132。第一数据可以经由第二外围电路传输至第二非易失性存储器裸片，所述第二外围电路被配置以与第二非易失性存储器裸片进行通信。例如，图1的数据132可以经由外围电路142传输至第二存储器裸片104。
方法400还可以包含确定与多个存储器裸片的第三非易失性存储器裸片的特定部分相关联的可靠性测量满足相应的阈值，并且响应于该确定，在该特定区域中存储的第二数据被传输至多个存储器裸片的第四非易失性存储器裸片。例如，在图1中，与第三存储器裸片106的部分114相关联的可靠性测量可以被确定为满足阈值156。作为响应，在部分114中存储的数据162可以传输至第四存储器裸片108(或者例如传输至存储器裸片的堆栈101的其他存储器裸片)。可以经由第三外围电路来传输第二数据，所述第三外围电路被配置以与第三非易失性存储器裸片进行通信。例如，在图1中，可以经由外围电路152来传输数据162，所述外围电路被配置以与第三存储器裸片106进行通信。
第二数据可以经由第四外围电路传输至第四非易失性存储器，所述第四外围电路被配置以从外围电路(例如图1的外围电路)接收第二数据并且将第二数据传递至第四非易失性存储器裸片。例如，在图1中，数据162可以经由外围电路172传输至第四存储器裸片108，所述外围电路172被配置以经由控制器180从外围电路152中接收数据162并且将数据162传递至第四存储器裸片108。
方法400可以包含维护与第一非易失性存储器裸片的多个部分中的每个部分相关联的相应的可靠性测量。方法400还可以包含维护与多个存储器裸片的每个非易失性存储器裸片的每个部分相关联的相应的可靠性测量。例如，在图1中，外围电路122、142、152和172中的每一个可以经由相应的跟踪电路124、143、154和173来维护与相应的存储器裸片102、104、106和108的每个部分相关联的相应的可靠性测量。在确定与第二非易失性存储器裸片的特定部分相关联的相应的可靠性测量小于阈值的条件下，数据可以被传输至存储器裸片的特定部分，诸如传输至第二非易失性存储器裸片104或者传输至另一存储器裸片，例如存储器裸片106或存储器裸片108。
响应于确定与第二非易失性存储器裸片的特定部分相关联的可靠性测量满足阈值，所述方法可以包含：寻找具有小于阈值的相关联的可靠性测量的另一特定部分。响应于定位具有小于阈值的相关联的可靠性测量的另一特定部分，数据可以传输至另一特定部分。
对于每个非易失性存储器裸片的多个部分中的每个部分，可以通过控制器来维护相应的可靠性测量。控制器可以经由相应的外围电路耦合至多个存储器裸片中的每一个，所述外围电路包含耦合至第一存储器裸片的第一外围电路和耦合至第二存储器裸片的第二外围电路。例如，在图2中，控制器280可以维护存储器裸片202、204和206的每一部分的可靠性测量。控制器280通过在外围裸片220、240和250上的相应外围电路分别耦合至存储器裸片202、204和206中的每一个。
与第一非易失裸片的第一部分相关联的可靠性测量可以关联于对第一非易失性存储器裸片的第一部分的存储器裸片存取的次数。例如，响应于第一非易失性存储器裸片的第一部分的存储器存取的每个实例，可以更新与第一非易失裸片的第一部分相关联的可靠性测量。
与第一非易失裸片的第一部分相关联的可靠性测量可以关联于对第一非易失性存储器裸片的第一部分的写操作的计数。响应于对第一非易失性存储器裸片的第一部分的写操作的每个实例，可以更新与第一非易失裸片的第一部分相关联的可靠性测量。可选地或者附加地，与第一非易失裸片的第一部分相关联的可靠性测量可以关联于从将第一数据写入到第一非易失性存储器裸片的第一部分起经过的时间。
图5描述在诸如图1、2或3的数据存储设备的具有多个存储器裸片的数据存储设备中管理损耗均匀化的方法500。在502，部分索引j被初始化为值0。在504处，关于从先前可靠性测量更新起是否已经发生了与第i裸片的第j部分相关联的诸如写入第j部分或者读取第j部分的存储器事件，进行确定。在508处，响应于发生与第i裸片的第j部分相关联的存储器事件，更新第i裸片的第j部分的可靠性测量。例如，在图1中，响应于在存储器裸片102的相应部分已经发生的存储器事件，跟踪电路124可以更新在可靠性测量表格130中存储的可靠性测量。如果从先前可靠性测量更新起还没有发生与第i裸片的第j部分相关联的存储器事件，则在506处索引j递增1，并且方法返回至504以便确定第j+1部分从先前可靠性测量更新起是否已经具有存储器事件。
在510处，关于第i裸片的第j部分的可靠性测量是否满足(例如大于或者等于)阈值，进行确定。如果可靠性测量大于或者等于相应的阈值，则在512处，在第i裸片的第j部分处存储的数据被传输至另一裸片。如果第i裸片的第j部分的可靠性测量小于阈值，则递增索引j，并且方法返回504。
在514处，关于是否已经考虑了第i裸片的所有部分，进行确定。如果已经考虑了第i裸片的所有部分(也就是所有的j值)，则在516处结束方法。如果还没有考虑第i裸片的所有部分，则递增索引j，并且方法返回504。
图6图示在诸如图1、2或3的数据存储设备的数据存储设备中管理损耗均匀化的方法600。在602处，存储器裸片索引被初始化至0。在604处，对特定裸片进行识别的存储器裸片索引i被递增1。在606处，裸片部分索引被初始化至值0。
在608处，确定从先前可靠性测量更新起是否已经发生对第i裸片的第j部分的存储器事件，也就是说是否已经发生对第i裸片的第j部分的写入、存储器存取、另一存储器操作或者其中的任意组合。如果从先前可靠性测量更新起已经发生了对第i裸片第j部分的写入、存储器存取或者另一存储器操作，则在612处更新与第i裸片第j部分相关联的可靠性测量。
在614处，关于与第i裸片第j部分相关联的可靠性测量是否满足(也就是说大于或者等于)相关联的阈值，进行确定。如果不满足阈值，则在610处方法返回至使裸片部分索引j递增，并且前进至608。如果可靠性测量满足阈值，则在616处，在第i存储器裸片的所有部分中存储的数据被移动至另一裸片。在618处确定是否已经考虑了第i裸片的所有部分。如果还没有考虑第i裸片的所有部分，则在610处递增裸片部分索引j，并且方法返回至608。
响应于已经考虑了第i裸片的所有部分，在620处确定是否已经考虑了每一裸片。如果还没有考虑多个存储器裸片中的每一裸片，则在604处方法使存储器裸片索引i递增1，并且前进以便在606处对裸片部分索引进行初始化。如果在620处已经考虑了所有的裸片，则方法返回至602。
图7图示在诸如图1、2或3的数据存储设备的数据存储设备中管理损耗均匀化的方法700。在702处，部分索引j被初始化至值0。在704处，更新从向第i裸片第j部分写入数据起经过的时间。在706处，关于所经过的时间是否满足(也就是说大于或等于)阈值，进行确定。如果经过的时间并不大于或等于阈值，则在714处递增j，并且在704处更新对于第i裸片第j部分所经过的时间。如果经过的时间满足阈值，则方法前进至708，并且在708处，在第i裸片第j部分处存储的数据被传输至另一裸片。
在710处，确定是否已经考虑了第i裸片的所有部分。如果还没有考虑第i裸片的所有部分，则在714处方法使j递增，并且返回至704。如果已经考虑了第i裸片的所有部分，则在712处方法结束。
图8图示在诸如图1、2或3的数据存储设备的数据存储设备中管理损耗均匀化的方法。数据存储设备可以包含多个存储器裸片，用存储器裸片索引i(i＝0至Itotal)来标记每个存储器裸片。在802处，存储器裸片索引i被初始化为0。在804处，存储器裸片索引i被递增1。裸片部分索引j在806处被初始化为0，并且在808处被递增。
在810处，更新与第i裸片的第j部分相关联的经过的时间Telapsed。例如，更新从向第i裸片第j部分初始写入数据起的经过时间Telapsed。在812处，确定所经过的时间Telapsed是否满足(例如大于或等于)阈值时间。如果用于第i裸片第j部分的经过时间Telapsed不满足阈值，则在808处使索引j递增。
响应于Telapsed满足阈值，则在814处，在第i存储器裸片的第j部分处存储的数据被移动至另一先前并未移动过的裸片。在816处确定是否已经考虑了第i裸片的所有部分。如果第i裸片的一个或多个部分还没有考虑，则在808处递增裸片部分索引j。
如果在816处已经考虑了第i裸片的所有部分，则在818处确定是否已经考虑所有的裸片。如果一个或多个裸片还没有考虑，则在804处使存储器裸片索引递增1，并且在806处使裸片部分索引j初始化。如果已经考虑了所有裸片，则在802处初始化存储器裸片索引i，并且方法可以重复。
尽管在此描述的各种部件被图示为方框部件并且被笼统地描述，但是这样的部件可以包含一个或多个微处理器、状态机或者其他电路，其被配置以使得图1、2或3的装置100、200或300能够运行作为这些部件属性的特定功能或者其组合。例如，图1的裸片间损耗均匀化控制182可以包含诸如硬件控制器、状态机、逻辑电路或者其他结构的物理部件以便管理在数据存储设备中的损耗均匀化并且以便将数据从存储器堆栈的一个存储器裸片传输至另一存储器裸片。
可选地或者附加地，图1的数据存储设备100可以包含可执行指令(例如图2的指令290)，所述可执行指令可以被控制器180执行以便实施裸片间损耗均匀化控制182的一个或多个功能，并且指令可以存储在堆栈101内或者随机存取存储器中。可选地或者附加地，由控制器180执行的可执行指令可以存储在其不是堆栈101的部分的分离的存储器内，例如存储在只读存储器(ROM)处。
数据存储设备100、200或300中的任一个可以包含在便携式设备中，所述便携式设备被配置以选择性地耦合至一个或多个外部设备。可选地，数据存储设备100、200或300中的任一个可以附接或者嵌入至一个或多个主设备，例如在便携式通信设备的客体之内。例如，数据存储设备100可以在封装装置之内，所述封装装置诸如无线电话、个人数字助理(PDA)、游戏设备或控制台、便携式导航设备、计算机设备或者其他使用内部非易失性存储器的设备。数据存储设备100、200或300中的任一个可以包括非易失性存储器，诸如闪存存储器(例如NAND、NOR、多级单元(MLC)、位线分开NOR(DINOR)、AND、高电容耦合率(HiCR)、不对称非接触晶体管(ACT)或者其他闪存存储器)、可擦除可编程只读存储器(EPROM)、电可擦除的可编程只读存储器(EEPROM)、只读存储器(ROM)、单次可编程存储器(OTP)、三维(3D)存储器设备、3D的基于二极管的存储器设备、电阻式存储器设备或者其他任何类型的非易失性存储器。
在此描述的实施例的说明旨在提供各种实施例的概括理解。可以使用其他实施例，并且可以从本公开中导出其他实施例，使得可以进行结构和逻辑的替换和改变，而不脱离本公开的范围。本公开旨在覆盖各种实施例的任何和所有相应的改动或变形。相应地，本公开和附图应被示做说明性的，而不是限制性的。

Claims (36)

1.一种在数据存储设备中管理损耗均匀化的方法，所述方法包含：
确定与第一非易失性存储器裸片的第一部分相关联的可靠性测量是否满足阈值，其中所述第一非易失性存储器裸片被包含在多个存储器裸片中；和
响应于确定与所述第一非易失性存储器裸片的第一部分相关联的可靠性测量满足阈值，将第一数据从该第一非易失性存储器裸片的第一部分传输至所述多个存储器裸片的第二非易失性存储器裸片。
2.按照权利要求1所述的方法，其中，所述第一数据经由第一外围电路从所述第一非易失性存储器裸片的第一部分传输至第二非易失性存储器裸片，所述第一外围电路被配置以与该第一非易失性存储器裸片进行通信。
3.按照权利要求1所述的方法，其中，所述第一数据经由第二外围电路传输至第二非易失性存储器裸片，所述第二外围电路被配置以与所述第二非易失性存储器裸片进行通信。
4.按照权利要求1所述的方法，其还包含：确定与所述多个存储器裸片的第三非易失性存储器裸片的特定部分相关联的可靠性测量满足相应的阈值，并且响应于该确定，将在所述第三非易失性存储器裸片的所述特定部分内存储的第二数据传输至多个存储器裸片的第四非易失性存储器裸片。
5.按照权利要求4所述的方法，其中，经由第三外围电路传输所述第二数据，所述第三外围电路被配置以与所述第三非易失性存储器裸片进行通信。
6.按照权利要求5所述的方法，其中，所述第二数据经由第四外围电路传输至第四非易失性存储器裸片，所述第四外围电路被配置以从第三外围电路接收第二数据并且将第二数据传递至第四非易失性存储器裸片。
7.按照权利要求1所述的方法，其还包含：维护与第一非易失性存储器裸片的多个部分的每个部分相关联的相应的可靠性测量。
8.按照权利要求1所述的方法，其还包含，维护与多个存储器裸片的每个非易失性存储器裸片的相应多个部分的每个部分相关联的可靠性测量。
9.按照权利要求1所述的方法，其中，在确定与第二非易失性存储器裸片的特定部分相关联的相应的可靠性测量小于第二阈值的条件下，将第一数据传输至第二非易失性存储器裸片的特定部分。
10.按照权利要求9所述的方法，其还包含：响应于确定与第二非易失性存储器裸片的特定部分相关联的可靠性测量满足第二阈值：
寻找具有比相应阈值小的相关联的可靠性测量的另一特定部分，其中所述另一特定部分位于多个存储器裸片的一个存储器裸片内；和
响应于定位具有比相应阈值小的相关联的可靠性测量的另一特定部分，传输第一数据至所述另一特定部分。
11.按照权利要求1所述的方法，其中，通过第一外围电路来维护与第一非易失性存储器裸片的第一部分相关联的可靠性测量。
12.按照权利要求1所述的方法，其中，通过控制器来维护与第一非易失性存储器裸片的第一部分相关联的可靠性测量，所述控制器耦合至多个存储器裸片中的每一个，包括经由在第一外围裸片上的第一外围电路耦合至第一存储器裸片并且经由在第二外围裸片上的第二外围电路耦合至第二存储器裸片。
13.按照权利要求1所述的方法，其中，对于每个非易失性存储器裸片的多个部分的每个部分，通过控制器来维护相应的可靠性测量，其中，所述控制器经由相应的外围电路耦合至多个存储器裸片中的每一个，所述外围电路包含耦合至第一存储器裸片的第一外围电路和耦合至第二存储器裸片的第二外围电路。
14.按照权利要求1所述的方法，其中，与第一非易失裸片的第一部分相关联的可靠性测量关联于对第一非易失性存储器裸片的第一部分的存储器存取的计数。
15.按照权利要求14所述的方法，其中，响应于对第一非易失性存储器裸片的第一部分的存储器存取的每个实例，更新与第一非易失裸片的第一部分相关联的可靠性测量。
16.按照权利要求1所述的方法，其中，与第一非易失裸片的第一部分相关联的可靠性测量关联于对第一非易失性存储器裸片的第一部分的写入操作的计数。
17.按照权利要求16所述的方法，其中，响应于对第一非易失性存储器裸片的第一部分的写入操作的每个实例，更新与第一非易失裸片的第一部分相关联的可靠性测量。
18.按照权利要求1所述的方法，其中，与第一非易失裸片的第一部分相关联的可靠性测量关联于从向第一非易失性存储器裸片的第一部分写入第一数据的写入时间起经过的时间。
19.一种数据存储设备，其包含：
多个非易失性存储器裸片；和
控制器，所述控制器耦合至多个非易失性存储器裸片中的每一个，
所述控制器被配置以：
维护与多个非易失性存储器裸片的第一非易失性存储器裸片的第一部分相关联的可靠性测量；
确定与第一非易失性存储器裸片的第一部分相关联的可靠性测量是否满足阈值；和
响应于确定与第一非易失性存储器裸片的第一部分相关联的可靠性测量满足阈值，将数据从第一非易失性存储器裸片的第一部分传输至多个存储器裸片的第二非易失性存储器裸片。
20.按照权利要求19所述的数据存储设备，其中，所述控制器被配置以在证实与第二非易失性存储器裸片的第二部分相关联的第二可靠性测量低于第二阈值的条件下，传输数据至第二非易失性存储器裸片的第二部分。
21.按照权利要求19所述的数据存储设备，其中，可靠性测量关联于对第一非易失性存储器裸片的第一部分的存储器存取的计数。
22.按照权利要求21所述的数据存储设备，其中，响应于对第一非易失性存储器裸片的第一部分的存储器存取的每个实例，更新可靠性测量。
23.按照权利要求19所述的数据存储设备，其中，可靠性测量关联于对第一非易失性存储器裸片的第一部分的写入操作的计数。
24.按照权利要求23所述的数据存储设备，其中，响应于对第一非易失性存储器裸片的第一部分进行的写入操作的每个实例，更新可靠性测量。
25.按照权利要求19所述的数据存储设备，其中，可靠性测量关联于从向第一非易失性存储器裸片的第一部分写入数据的时间起经过的时间。
26.一种装置，其包含：
第一外围电路，所述第一外围电路被配置以与多个存储器裸片的第一非易失性存储器裸片进行通信；和
控制器，其被配置以响应于确定与第一非易失性存储器裸片的第一部分相关联的可靠性测量满足阈值，将数据从第一非易失裸片的第一部分经由第一外围电路传输至多个存储器裸片的第二非易失性存储器裸片。
27.按照权利要求26所述的装置，其中，所述控制器被配置以经由第二外围电路传输数据至多个存储器裸片的第二非易失性存储器裸片，所述第二外围电路关联于第二非易失性存储器裸片。
28.按照权利要求26所述的装置，其中，所述控制器被配置以维护与第一非易失性存储器裸片的第一部分相关联的可靠性测量。
29.按照权利要求26所述的装置，其中，所述控制器经由相应的外围电路耦合至多个存储器裸片的每个非易失裸片。
30.按照权利要求26所述的装置，其中，所述控制器被配置以维护与多个存储器裸片的每个非易失裸片的相应多个部分的每个部分相关联的相应的可靠性测量。
31.按照权利要求26所述的装置，其中，所述控制器还被配置以：
维护多个可靠性测量，每个可靠性测量关联于第一非易失性存储器裸片的相应部分；
识别第一非易失性存储器裸片的与满足相应阈值的可靠性测量相关联的一个或多个部分；和
将数据从每个识别的部分传输至多个存储器裸片的一个或多个其他存储器裸片的相应的不同部分。
32.按照权利要求31所述的装置，其中，每个可靠性测量关联于对第一非易失性存储器裸片的相应部分的存储器存取的计数。
33.按照权利要求32所述的装置，其中，通过响应于对第一非易失性存储器裸片的特定部分的存储器存取的每个实例来更新与第一非易失性存储器裸片的特定部分相对应的可靠性测量，来维护多个可靠性测量。
34.按照权利要求31所述的装置，其中，每个可靠性测量关联于对第一非易失性存储器裸片的相应部分的写入操作的计数。
35.按照权利要求34所述的装置，其中，通过响应于对第一非易失性存储器裸片的特定部分的写入操作的每个实例来更新与第一非易失性存储器裸片的特定部分相对应的可靠性测量，来维护多个可靠性测量。
36.按照权利要求29所述的装置，其中，每个可靠性测量关联于从向第一非易失性存储器裸片写入的时间起经过的时间。
CN201280069737.8A 2011-12-20 2012-11-15 存储器设备的损耗均匀化 Pending CN104115130A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/331,853 2011-12-20
US13/331,853 US9208070B2 (en) 2011-12-20 2011-12-20 Wear leveling of multiple memory devices
PCT/US2012/065334 WO2013095819A1 (en) 2011-12-20 2012-11-15 Wear leveling of memory devices

Publications (1)

Publication Number Publication Date
CN104115130A true CN104115130A (zh) 2014-10-22

Family

ID=47351956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280069737.8A Pending CN104115130A (zh) 2011-12-20 2012-11-15 存储器设备的损耗均匀化

Country Status (6)

Country Link
US (1) US9208070B2 (zh)
JP (1) JP2015506505A (zh)
KR (1) KR20140116387A (zh)
CN (1) CN104115130A (zh)
TW (1) TW201333963A (zh)
WO (1) WO2013095819A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110737539A (zh) * 2018-07-20 2020-01-31 美光科技公司 裸片级错误恢复方案
CN110879789A (zh) * 2018-09-05 2020-03-13 爱思开海力士有限公司 存储器系统及操作该存储器系统的方法
CN112965656A (zh) * 2017-02-28 2021-06-15 东芝存储器株式会社 存储系统和控制方法
CN113643745A (zh) * 2020-05-11 2021-11-12 美光科技公司 存储器子系统中的存储器裸片的峰值电流的管理

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177609B2 (en) 2011-06-30 2015-11-03 Sandisk Technologies Inc. Smart bridge for memory core
US9355929B2 (en) * 2012-04-25 2016-05-31 Sandisk Technologies Inc. Data storage based upon temperature considerations
US8942049B2 (en) * 2012-09-20 2015-01-27 Texas Instruments Incorporated Channel hot carrier tolerant tracking circuit for signal development on a memory SRAM
US9009400B2 (en) 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
AU2013397052B2 (en) * 2013-06-29 2016-09-29 Huawei Technologies Co., Ltd. Storage array management method and device, and controller
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9817749B2 (en) 2013-12-04 2017-11-14 Sandisk Technologies Llc Apparatus and method of offloading processing from a data storage device to a host device
US9471428B2 (en) 2014-05-06 2016-10-18 International Business Machines Corporation Using spare capacity in solid state drives
KR102251809B1 (ko) 2014-05-28 2021-05-13 삼성전자주식회사 메모리 시스템, 메모리 인터페이스 장치 및 메모리 시스템에서의 인터페이싱 방법
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
US9015439B1 (en) * 2014-05-30 2015-04-21 SanDisk Technologies, Inc. Event lock storage device
US9875039B2 (en) 2014-09-30 2018-01-23 Sandisk Technologies Llc Method and apparatus for wear-leveling non-volatile memory
KR102258126B1 (ko) 2015-03-19 2021-05-28 삼성전자주식회사 메모리 컨트롤러의 작동 방법, 이를 포함하는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
US20170344262A1 (en) * 2016-05-25 2017-11-30 SK Hynix Inc. Data processing system and method for operating the same
KR20180096389A (ko) * 2017-02-21 2018-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102422032B1 (ko) 2017-08-16 2022-07-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10922221B2 (en) 2018-03-28 2021-02-16 Micron Technology, Inc. Memory management
US11263124B2 (en) 2018-08-03 2022-03-01 Micron Technology, Inc. Host-resident translation layer validity check
KR20200033461A (ko) 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11226907B2 (en) 2018-12-19 2022-01-18 Micron Technology, Inc. Host-resident translation layer validity check techniques
US11226894B2 (en) 2018-12-21 2022-01-18 Micron Technology, Inc. Host-based flash memory maintenance techniques
US11874736B2 (en) * 2021-08-11 2024-01-16 Apple Inc. Calculating soft metrics depending on threshold voltages of memory cells in multiple neighbor word lines

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
CN1720590A (zh) * 2002-10-28 2006-01-11 桑迪士克股份有限公司 非易失性存储系统中的自动磨损平衡
CN101366182A (zh) * 2005-09-26 2009-02-11 晟碟以色列有限公司 输出nand接口的nand闪存控制器
CN102037520A (zh) * 2009-05-07 2011-04-27 希捷科技有限公司 用于存储器件的磨损均匀化技术
CN102047341A (zh) * 2008-02-29 2011-05-04 马维尔国际贸易有限公司 用于混合非易失性固态存储系统的疲劳管理系统和方法
US20110131368A1 (en) * 2009-11-30 2011-06-02 Lee Hak-Yong Method and apparatus for managing erase count of memory device

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487653B2 (en) 2006-08-05 2013-07-16 Tang System SDOC with FPHA and FPXC: system design on chip with field programmable hybrid array of FPAA, FPGA, FPLA, FPMA, FPRA, FPTA and frequency programmable xtaless clockchip with trimless/trimfree self-adaptive bandgap reference xtaless clockchip
US5838603A (en) 1994-10-11 1998-11-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US5812803A (en) 1995-09-29 1998-09-22 Intel Corporation Method and apparatus for controlling data transfers between a bus and a memory device using a multi-chip memory controller
NO308149B1 (no) 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
GB9903490D0 (en) 1999-02-17 1999-04-07 Memory Corp Plc Memory system
JP4083944B2 (ja) 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
KR100375232B1 (ko) 2001-03-20 2003-03-08 삼성전자주식회사 비휘발성 메모리 소자의 제조방법
JP2005108304A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法
KR100526190B1 (ko) * 2004-02-06 2005-11-03 삼성전자주식회사 플래시 메모리의 재사상 방법
JP4802515B2 (ja) 2005-03-01 2011-10-26 株式会社日立製作所 半導体装置
US7764549B2 (en) 2005-06-20 2010-07-27 Sandisk 3D Llc Floating body memory cell system and method of manufacture
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7443011B2 (en) 2006-02-10 2008-10-28 Marvell International Technology Ltd. System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
JP4863749B2 (ja) 2006-03-29 2012-01-25 株式会社日立製作所 フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム
US8990653B2 (en) 2006-03-31 2015-03-24 Stmicroelectronics, Inc. Apparatus and method for transmitting and recovering encoded data streams across multiple physical medium attachments
US20070250857A1 (en) 2006-04-07 2007-10-25 Cinegest, Inc. Portable high capacity digital data storage device
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7477535B2 (en) 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
JP2008117195A (ja) 2006-11-06 2008-05-22 Hitachi Ltd 半導体記憶装置
KR101533120B1 (ko) 2006-12-14 2015-07-01 램버스 인코포레이티드 멀티 다이 메모리 디바이스
US20080153200A1 (en) 2006-12-22 2008-06-26 Arkalgud Sitaram Stacked semiconductor components
US8427891B2 (en) 2007-04-17 2013-04-23 Rambus Inc. Hybrid volatile and non-volatile memory device with a shared interface circuit
CN100458751C (zh) * 2007-05-10 2009-02-04 忆正存储技术(深圳)有限公司 并行闪存控制器
KR100909968B1 (ko) 2007-06-12 2009-07-29 삼성전자주식회사 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법
US8086936B2 (en) 2007-08-31 2011-12-27 International Business Machines Corporation Performing error correction at a memory device level that is transparent to a memory channel
US8261013B2 (en) 2007-11-26 2012-09-04 Hyperstone Gmbh Method for even utilization of a plurality of flash memory chips
US8028123B2 (en) 2008-04-15 2011-09-27 SMART Modular Technologies (AZ) , Inc. Circular wear leveling
US8412878B2 (en) 2008-07-14 2013-04-02 Marvell World Trade Ltd. Combined mobile device and solid state disk with a shared memory architecture
CN101673245B (zh) 2008-09-09 2016-02-03 株式会社东芝 包括存储器管理装置的信息处理装置和存储器管理方法
EP2401680B1 (de) 2009-02-26 2013-11-06 Hyperstone GmbH Verfahren zur verwaltung von flashspeichern mit gemischten speichertypen
US8364923B2 (en) 2009-03-30 2013-01-29 Oracle America, Inc. Data storage system manager and method for managing a data storage system
JP2011002945A (ja) * 2009-06-17 2011-01-06 Renesas Electronics Corp 半導体装置
US20110040924A1 (en) 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
GB2484846A (en) 2009-08-21 2012-04-25 Ibm Data storage system and method for operating a data storage system
US8331123B2 (en) 2009-09-21 2012-12-11 Ocz Technology Group, Inc. High performance solid-state drives and methods therefor
US8443263B2 (en) 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US8327225B2 (en) 2010-01-04 2012-12-04 Micron Technology, Inc. Error correction in a stacked memory
US20120023144A1 (en) * 2010-07-21 2012-01-26 Seagate Technology Llc Managing Wear in Flash Memory
US8621271B2 (en) * 2010-08-26 2013-12-31 Cleversafe, Inc. Reprovisioning a memory device into a dispersed storage network memory
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
CN1720590A (zh) * 2002-10-28 2006-01-11 桑迪士克股份有限公司 非易失性存储系统中的自动磨损平衡
CN101366182A (zh) * 2005-09-26 2009-02-11 晟碟以色列有限公司 输出nand接口的nand闪存控制器
CN102047341A (zh) * 2008-02-29 2011-05-04 马维尔国际贸易有限公司 用于混合非易失性固态存储系统的疲劳管理系统和方法
CN102037520A (zh) * 2009-05-07 2011-04-27 希捷科技有限公司 用于存储器件的磨损均匀化技术
US20110131368A1 (en) * 2009-11-30 2011-06-02 Lee Hak-Yong Method and apparatus for managing erase count of memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112965656A (zh) * 2017-02-28 2021-06-15 东芝存储器株式会社 存储系统和控制方法
CN110737539A (zh) * 2018-07-20 2020-01-31 美光科技公司 裸片级错误恢复方案
CN110879789A (zh) * 2018-09-05 2020-03-13 爱思开海力士有限公司 存储器系统及操作该存储器系统的方法
CN110879789B (zh) * 2018-09-05 2023-05-12 爱思开海力士有限公司 存储器系统及操作该存储器系统的方法
CN113643745A (zh) * 2020-05-11 2021-11-12 美光科技公司 存储器子系统中的存储器裸片的峰值电流的管理
CN113643745B (zh) * 2020-05-11 2024-04-05 美光科技公司 存储器子系统中的存储器裸片的峰值电流的管理

Also Published As

Publication number Publication date
US20130159766A1 (en) 2013-06-20
US9208070B2 (en) 2015-12-08
WO2013095819A1 (en) 2013-06-27
KR20140116387A (ko) 2014-10-02
JP2015506505A (ja) 2015-03-02
TW201333963A (zh) 2013-08-16

Similar Documents

Publication Publication Date Title
CN104115130A (zh) 存储器设备的损耗均匀化
KR101891378B1 (ko) 메모리 블록에 대한 프로그래밍 단계 사이즈를 조정하는 시스템 및 방법
US8683297B2 (en) Systems and methods of generating a replacement default read threshold
US10535383B2 (en) Throughput performance for cross temperature handling scenarios
US9141534B2 (en) Tracking read accesses to regions of non-volatile memory
US8917559B2 (en) Multiple write operations without intervening erase
US9639461B2 (en) System and method of processing of duplicate data at a data storage device
US8996936B2 (en) Enhanced error correction in memory devices
KR100746289B1 (ko) 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
WO2017146888A1 (en) Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
US20140115428A1 (en) Systems and methods for proactively refreshing nonvolatile memory
US20150098271A1 (en) System and method of storing data in a data storage device
US8266334B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
US9349489B2 (en) Systems and methods to update reference voltages in response to data retention in non-volatile memory
WO2014058563A1 (en) Systems and methods for nonvolatile memory performance throttling
US20180025777A1 (en) High-reliability memory read technique
US20150127886A1 (en) Memory system and method
US9400747B2 (en) Batch command techniques for a data storage device
US20140068144A1 (en) Heterogeneous data paths for systems having tiered memories
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
CN106164873A (zh) 当到达寿命终止条件时约束写入固态存储器的方法和装置
US7639534B2 (en) Device, system, and method of bit line selection of a flash memory
US10860248B2 (en) Electronic device with control based on voltage abnormality, memory system having the same, and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141022