CN110879789A - 存储器系统及操作该存储器系统的方法 - Google Patents

存储器系统及操作该存储器系统的方法 Download PDF

Info

Publication number
CN110879789A
CN110879789A CN201910418075.4A CN201910418075A CN110879789A CN 110879789 A CN110879789 A CN 110879789A CN 201910418075 A CN201910418075 A CN 201910418075A CN 110879789 A CN110879789 A CN 110879789A
Authority
CN
China
Prior art keywords
memory
reliability
die
information
reliability level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910418075.4A
Other languages
English (en)
Other versions
CN110879789B (zh
Inventor
金钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110879789A publication Critical patent/CN110879789A/zh
Application granted granted Critical
Publication of CN110879789B publication Critical patent/CN110879789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0261—Garbage collection, i.e. reclamation of unreferenced memory using reference counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器系统及操作该存储器系统的方法。该存储器系统可以包括：存储装置，包括存储数据的多个管芯；以及存储器控制器，被配置为控制存储装置的操作，其中管芯存储关于各个管芯的多条可靠性等级信息，并且其中存储器控制器从管芯接收多条可靠性等级信息，根据所接收的可靠性等级信息设置用于管理管芯的参考值，并基于参考值管理各个管芯。

Description

存储器系统及操作该存储器系统的方法
相关申请的交叉引用
本申请要求于2018年9月5日提交的申请号为10-2018-0106199的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种存储器系统及操作该存储器系统的方法，并且更特别地，涉及一种根据存储器系统中的管芯的特性不同地控制管芯的存储器系统及操作该存储器系统的方法。
背景技术
存储器系统可以包括存储数据的存储装置和控制存储装置的存储器控制器。存储器控制器可以响应于从主机接收的请求控制存储装置，并且即使没有来自主机的请求也可以执行用于管理存储装置的内部操作。
存储装置可以包括多个管芯。
多个管芯在晶圆上制造。由于制造工艺的特征，在单个晶圆上制造的管芯可以根据晶圆上的位置而具有不同的电学特性。例如，理想的是使用相同量的液体或气体，使其均匀地用于晶圆的所有区域中，但实际上，所使用的液体或气体的量根据晶圆上的位置而可能存在略微差异。进一步，由于除所使用的液体或气体的量之外的各种原因，管芯的电学特性可以根据晶圆上的位置而略微不同。
发明内容
本公开的各个实施例涉及一种能够基于管芯的电学特性管理其中包括的存储装置的存储器系统及操作该存储器系统的方法。
本公开的实施例可以提供一种存储器系统。该存储器系统可以包括：存储装置，包括存储数据的多个管芯；以及存储器控制器，被配置为控制存储装置的操作，其中管芯存储关于各个管芯的多条可靠性等级信息，并且其中存储器控制器从管芯接收多条可靠性等级信息，根据所接收的可靠性等级信息设置用于管理管芯的参考值，并基于参考值管理各个管芯。
本公开的实施例可以提供一种操作存储器系统的方法。该方法可以包括：在存储器系统的管芯中的至少一个管芯中存储关于管芯的多条可靠性等级信息；在存储器系统的存储器控制器中存储和更新作为用于控制管芯的每个管芯的参考值的读取计数值、编程计数值和空闲块的数量；从在管芯之中选择的管芯接收可靠性等级信息，并选择与可靠性等级信息对应的参考值；以及基于可靠性等级信息和所选择的参考值生成用于管理所选择的管芯的命令。
本公开的实施例可以提供一种存储器系统。该存储器系统可以包括：一个或多个存储器装置，每个存储器装置被配置为存储预定的可靠性信息；以及存储器控制器，被配置为基于可靠性信息控制每个存储器装置执行读取回收操作，其中每个存储器装置的可靠性信息包括关于循环次数的多个范围和分别对应于多个范围的多个触发值的信息，其中循环次数表示对存储块执行一对擦除操作和写入操作的操作次数，并且其中触发值表示触发对存储块执行读取回收操作的循环次数。
本公开的实施例可以提供一种存储器系统。该存储器系统可以包括：一个或多个存储器装置，每个存储器装置被配置为存储预定的触发值信息；以及存储器控制器，被配置为基于触发值信息控制每个存储器装置执行损耗均衡操作，其中触发值信息表示触发对存储器装置执行损耗均衡操作的对存储器装置执行的写入操作的操作次数。
本公开的实施例可以提供一种存储器系统。该存储器系统可以包括：一个或多个存储器装置，每个存储器装置被配置为存储预定的触发值信息；以及存储器控制器，被配置为基于触发值信息控制每个存储器装置执行垃圾收集操作，其中触发值信息表示触发对存储器装置执行垃圾收集操作的在存储器装置内的空闲块的数量。
附图说明
图1是示出在其上形成管芯的晶圆的示图。
图2是示出根据本公开的实施例的存储器系统的示图。
图3A是示出根据本公开的实施例的存储器控制器的示图。
图3B是示出根据本公开的实施例的存储器控制器的示图。
图4是示出诸如图3B的可靠性管理器的示图。
图5是示出诸如图2的管芯的示图。
图6是示出诸如图5的存储器单元阵列的示图。
图7是说明存储在诸如图6的元块中的可靠性等级信息的示图。
图8是示出根据可靠性等级管理存储装置的实施例的示图。
图9是示出根据本公开的实施例的操作中央处理单元的方法的示图。
图10是示出通过单独地参考各个管芯来管理管芯的实施例的示图。
图11和图12是示出根据可靠性等级管理存储装置的实施例的示图。
图13是示出诸如图2的存储器系统的实施例的示图。
图14是示出包括诸如图2的存储器控制器的存储器系统的实施例的示图。
图15是示出诸如图2的存储器系统的实施例的示图。
图16是示出诸如图2的存储器系统的实施例的示图。
具体实施方式
参考下面结合附图详细描述的实施例，能够实现本公开的优点和特征并且能够实现用于获得该优点和特征的方法。然而，本公开不限于以下实施例，而是可以以其他形式实施，其他形式可以是所公开的实施例中的任意一个的变型或修改。这样，提供以下实施例，使得本公开是全面且完整的，并向本领域技术人员充分传达本公开的技术精神。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
还要注意的是，在本说明书中，“连接/联接”不仅指一个组件直接联接另一组件，而且指一个组件通过一个或多个中间组件间接联接另一组件。除非上下文另有说明，否则无论是直接连接/联接还是间接连接/联接，两个组件之间的通信可以是有线的或无线的。在本说明书中，当元件被称为“包含”或“包括”组件时，除非上下文另有明确说明，否则该元件不排除另一组件而是可以进一步包括一个或多个其他组件。
图1是示出在其上形成管芯的晶圆的示图。
参照图1，可以在单个晶圆100上形成多个管芯DI。随着管芯的集成度增加，管芯的尺寸可以减小，因此也可以增加在晶圆100上形成的管芯DI的数量。由于多个管芯DI形成在单个晶圆上，因此根据管芯DI在晶圆上的形成位置，管芯DI的电学特性可能存在差异。当晶圆100的一部分被放大(由110表示)时，多个管芯DI可以被形成为使得多个管芯DI被作为边界的划片道(scribe lanes)隔开。
例如，可以使用各种类型的液体和气体在晶圆100上形成多个管芯DI，并且可以在整个晶圆100上同时执行诸如抛光的工艺。理想地，对在晶圆上制造的管芯DI执行相同的制造工艺，在这种情况下，所有管芯DI的电学特性应该彼此相同，但是由于实际制造工艺的特征，在晶圆100中的不同区域中使用的液体或气体的量可能不同。例如，液体或气体可以在晶圆100的中心区域100c中均匀地使用，但是液体或气体可以在边缘区域100e中非均匀地使用。因此，在晶圆100的中心区域100c中形成的管芯DI可以比在边缘区域100e中形成的管芯DI具有更好的电学特性和更低的错误率。例如，在边缘区域100e中形成的管芯DI比在中心区域100c中形成的管芯D1更频繁地发生彼此隔离的线路短路的故障。
在本实施例中，提供了能够根据各个管芯DI的电学特性管理管芯DI的存储器系统。
图2是示出根据本公开的实施例的存储器系统的示图。
参照图2，存储器系统1000可以包括存储数据的存储装置1100，以及响应于从主机2000接收的请求控制存储装置1100的存储器控制器1200。
主机2000可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI高速(PCIe)、非易失性存储器高速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法的各种通信方法中的至少一种与存储器系统1000通信。
存储装置1100可以包括多个管芯DI。管芯DI可以在存储器控制器1200的控制下存储或输出数据。如上面参照图1所描述的，存储装置1100中的管芯DI的电学特性可以彼此不同，因此多条可靠性等级信息可以分别存储在管芯DI中。相应管芯的可靠性等级信息表示相应管芯的电学特性。可以基于在管芯DI的制造工艺中对各个管芯执行的测试操作的结果来确定这种可靠性等级信息。在本实施例中，存储器控制器1200可以单独管理各个管芯DI。也就是说，可以基于存储在相应管芯中的一条可靠性等级信息来管理每个管芯。每个管芯DI可以实施为当电力供应中断时存储在其中的数据丢失的易失性存储器装置，或者实施为即使当电力供应中断时也保留存储在其中的数据的非易失性存储器装置。
存储器控制器1200可以控制存储器系统1000的整体操作，并且可以控制主机2000和存储装置1100之间的数据交换。存储器控制器1200可以通过通道CH联接到存储装置1100，并且可以通过通道CH传送命令、地址和数据。例如，存储器控制器1200可以响应于从主机2000接收的请求，通过通道CH向存储装置1100传送用于执行编程操作、读取操作或擦除操作的命令。存储器控制器1200可以从存储装置1100中的管芯DI接收可靠性等级信息，并且可以基于可靠性等级信息和管芯DI的循环操作次数来可变地管理管芯DI。
存储器控制器1200基于可靠性等级信息控制存储装置1100中的每个存储器装置执行读取回收操作，其中每个存储器装置的可靠性信息包括关于循环次数的多个范围和分别对应于多个范围的多个触发值的信息。循环次数表示对存储器装置中的每个存储块执行一对擦除操作和写入操作的操作次数。触发值表示触发对存储块执行读取回收操作的循环次数，或者触发对存储器装置执行损耗均衡操作的对存储器装置执行的写入操作的操作次数，或者触发对存储器装置执行垃圾收集操作的在存储器装置内的空闲存储块的数量。
图3A是示出根据本公开的实施例的存储器控制器的示图。
参照图3A，存储器控制器1200可以包括内部存储器(IM)31、中央处理单元(CPU)32、主机接口33、错误校正电路(ECC)34和存储器接口35，以便执行主机2000和存储装置1100之间的通信。
内部存储器31、CPU 32、主机接口33、错误校正电路34和存储器接口35可以通过总线36彼此通信。
内部存储器31可以存储存储器系统1000的操作所需的各种类型的系统信息。例如，内部存储器31可以存储存储器系统1000的操作所需的地址信息等。内部存储器31可以被实施为诸如以下的随机存取存储器中的任意一种：静态RAM(SRAM)、动态RAM(DRAM)、相变RAM(PCRAM或PRAM)、自旋转移矩(STT)-RAM或电阻式RAM(ReRAM)。例如，内部存储器31可以包括双倍数据速率同步DRAM(DDR SDRAM)、DDR第四代SDRAM(DDR4 SDRAM)、低功耗DDR第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、LPDDR SDRAM或Rambus DRAM(RDRAM)。
根据本实施例，内部存储器31可以包括可靠性表(R_Table)31a，可靠性表31a中存储和更新关于各个管芯DI的多条可靠性信息。可靠性表31a可以存储关于各种循环周期的多条信息和分别对应于多条循环周期信息的参考值。本文，术语“循环”是指擦除操作和编程操作分别对管芯DI执行一次的单位。例如，当对单个管芯DI执行一次擦除操作和一个编程操作时，相应管芯DI的循环操作次数增加“1”。进一步，除了循环周期信息之外，可靠性表31a还可以存储包括读取计数值、编程计数值和空闲块的数量(即，空闲块数量)的各种类型的信息。
包括在可靠性表31a中的原始信息可以存储在管芯DI中，并且在存储器系统1000启动时，存储在管芯DI中的可靠性表31a的信息可以被传送到内部存储器31。在存储器系统1000的操作期间，CPU 32可以更新传送到内部存储器31的可靠性表31a的信息。
CPU 32可以执行用于控制存储装置1100的各种操作，或者可以生成各种命令。例如，当从主机2000接收到请求时，CPU 32可以响应于接收到的请求生成命令。进一步，尽管没有从主机2000接收到请求，但是CPU 32可以生成用于管理存储装置1100的内部操作的命令，并且可以响应于所生成的命令控制内部存储器31、主机接口33、错误校正电路34和存储器接口35。
进一步，CPU 32可以包括固件存储器(FM)32a，固件存储器32a中存储固件，固件是能够控制各种操作的软件。进一步，固件也可以存储在存储装置1100或内部存储器31中。
根据本实施例，存储在固件存储器32a中的固件可以执行可靠性管理操作。例如，固件可以控制可靠性表31a，使得每当接收到对每个管芯DI的编程操作或擦除操作的请求时，更新循环操作次数，并且可以根据每个管芯DI的可靠性等级信息和循环操作次数设置用于管理每个管芯DI的各种参考值。因此，CPU 32可以基于由固件计算的参考值来生成用于控制存储装置1100的命令。例如，CPU 32可以根据由固件计算的各个管芯DI的参考值来执行读取回收操作、损耗均衡操作或垃圾收集操作。
主机接口33可以在存储器控制器1200和主机2000之间交换命令、地址和数据。主机接口33可以使用诸如外围组件高速互连(PCI-e)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串列SCSI(SAS)或非易失性存储器高速(NVMe)协议的协议与主机2000通信。主机接口33不限于上述示例，并且可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或电子集成驱动器(IDE)接口的各种接口。
错误校正电路34可以在编程操作期间对从主机(例如，图2的2000)接收的数据进行编码，并且可以在读取操作期间对从存储装置1100接收的数据进行解码。进一步，在读取操作期间，当从读取的数据检测到的错误位的数量大于允许的位数量时，错误校正电路34可以输出失败信号，并且当检测到的错误位的数量小于允许的位数量时，可以校正所检测到的错误位。
存储器接口35可以在存储器控制器1200和存储装置1100之间交换命令、地址和数据。例如，存储器接口35可以通过通道将命令、地址和数据传送到存储装置1100，并且可以从存储装置1100接收数据等。
图3B是示出根据本公开的实施例的例如存储器控制器1200的存储器控制器的示图。
参照图3B，存储器控制器1200可以单独包括可靠性管理器37，可靠性管理器37可以被实施为硬件组件，并且执行可靠性管理操作以及存储和更新可靠性信息的操作。也就是说，可以由可靠性管理器37执行以上图3A中描述的固件的一些功能，即可靠性管理操作以及存储和更新存储在内部存储器31中的可靠性信息的操作。在图3B中，省略与图3A相同的元件31至元件36的描述；下面描述可靠性管理器37。
可靠性管理器37可以从各个管芯DI接收多条可靠性等级信息，并且每当接收到对每个管芯DI的编程操作或擦除操作的请求时，可以更新请求的数量。例如，可靠性管理器37可以更新对每个管芯DI执行的擦除操作和编程操作的循环操作次数。进一步，除了循环操作次数之外，可靠性管理器37还可以存储和更新包括读取计数值、编程计数值、空闲块数量等的各种类型的信息。
可靠性管理器37可以通过使用可靠性等级信息、循环操作次数、读取计数值、编程计数值、空闲块数量等作为参考值来控制读取回收操作、损耗均衡操作和垃圾收集操作。
读取回收操作指的是当对管芯DI执行的读取操作的数量达到设置数量时，在包括在相同管芯中的存储块之间复制或移动数据以防止存储在管芯DI中的数据的可靠性劣化的操作。损耗均衡操作指的是分配地址使得不对特定管芯或块过度地执行编程操作的操作。垃圾收集操作指的是当空闲块的数量小于设置数量时，复制和收集特定块中的有效页面并擦除包括有效页面的现有块从而增加空闲块的数量的操作。
因此，用于执行读取回收操作的参考值可以是对管芯DI执行的读取操作的数量(即，读取计数值)，用于执行损耗均衡操作的参考值可以是对管芯DI执行的编程操作的数量(即，编程计数值)，并且用于执行垃圾收集操作的参考值可以是空闲块的数量(即，空闲块数量)。
可靠性管理器37可以管理用于执行读取回收操作、损耗均衡操作或垃圾收集操作的参考值，使得基于可靠性等级信息和各种类型的信息将各个管芯DI的参考值设置为不同值。
图4是示出诸如图3B的可靠性管理器的示图。
参照图4，可靠性管理器37可以包括可靠性表(R_Table)37a和设置值控制器37b。
在可靠性表37a中，可以存储关于根据多条可靠性等级信息的各种循环周期的多条信息和分别对应于多条循环周期信息的参考值。本文，参考值可以包括读取回收参考值。例如，读取回收参考值可以包括指示是否执行读取回收操作以及何时执行读取回收操作的读取计数值。除了读取计数值之外，读取回收参考值可以进一步包括编程计数值和空闲块的数量(即，空闲块数量)。在下文中，将描述将读取回收参考值用作参考值的示例，但是以下描述也可以应用于损耗均衡参考值或垃圾收集参考值的设置。进一步，除了上述实施例之外，参考值可以是指示执行管理存储装置1100的各种内部操作的次数的值。
设置值控制器37b可以执行可靠性管理操作。例如，设置值控制器37b可以从所选择的管芯DI接收可靠性等级信息，并且可以选择对应于可靠性等级信息的用于执行所选择的管芯DI的内部操作的参考值。例如，设置值控制器37b可以选择与所选择的管芯DI的循环周期之中的包括当前循环操作次数的周期对应的参考值。设置值控制器37b可以在CPU 32的控制下进行操作。例如，当可靠性管理信号被CPU 32启用时，设置值控制器37b可以执行可靠性管理操作
在设置值控制器37b的控制下，从可靠性表37a选择的参考值可以被传送到CPU32，并且CPU 32可以基于所接收的参考值确定是否执行内部操作，并且可当确定执行内部操作时生成内部操作所需的命令。
图5是示出图2的管芯DI的示图。
因为存储数据的每个管芯DI可以被配置为具有相同的结构，所以图5中示出了任意一个管芯DI并且通过示例的方式对该管芯DI进行描述。
参照图5，管芯DI可以被实施为包括易失性存储器或非易失性存储器的各种类型的存储介质中的任意一种。例如，当管芯DI被实施为易失性存储器装置时，存储器装置可以包括动态随机存取存储器(DRAM)、静态RAM(SRAM)、晶闸管RAM(TRAM)、零电容器RAM(Z-RAM)、双晶体管RAM(TTRAM)、磁阻RAM(MRAM)、无缓冲双列直插式存储器模块(UDIMM)、寄存式DIMM(RDIMM)、低负载DIMM(LRDIMM)或非易失性DIMM(NVDIMM)。当管芯DI被实施为非易失性存储器装置时，存储器装置可以包括电可擦除可编程只读存储器(EEPROM)、闪速存储器、磁性RAM(MRAM)、自旋转移矩MRAM(STT-MRAM)、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)、电阻式RAM(RRAM)、纳米管RRAM、聚合物RAM(PoRAM)、纳米浮栅存储器(NFGM)、全息存储器、分子电子存储器或绝缘体电阻变化存储器。
以上所述的DI可以响应于从存储器控制器1200输出的命令执行各种操作。为此，管芯DI可以包括存储数据的存储器单元阵列1110、外围电路1120以及控制逻辑1130。
存储器单元阵列1110可以包括存储数据的多个存储器单元。例如，存储器单元阵列1110可以包括多个存储块，多个存储块中的每一个可以包括多个存储器单元。一些存储块可以存储关于管芯DI的可靠性等级信息。详细地，关于包括存储块的管芯DI的可靠性等级信息可以存储在相应管芯DI的一些存储块中。
外围电路1120可以包括电压生成器51、行解码器52、列解码器53以及输入/输出电路54。
电压生成器51可以根据从控制逻辑1130输出的电压生成码C_vol生成并输出具有各种电平的操作电压Vop。例如，电压生成器51可以输出作为操作电压Vop的编程电压、读取电压、擦除电压和通过电压。
行解码器52可以响应于从控制逻辑1130输出的行地址RADD将操作电压Vop传输到所选择的存储块。
列解码器53可以响应于从控制逻辑1130输出的列地址CADD与联接到存储器单元阵列1110的位线BL交换数据。
输入/输出电路54可以通过输入/输出线IO联接到存储器控制器1200，以从存储器控制器1200接收命令CMD和地址ADD，并且从/向存储器控制器1200输入/输出数据。例如，输入/输出电路54可以从存储器控制器1200接收命令CMD和地址ADD，并且可以将命令CMD和地址ADD传输到控制逻辑1130。此外，输入/输出电路54可以通过列线CL将从存储器控制器1200接收的数据DATA传送到列解码器53，或者可以通过输入/输出线IO将通过列线CL接收的数据DATA输出到存储器控制器1200。例如，存储在一些存储块中的可靠性等级信息可以作为数据DATA输出到存储器控制器1200。
下面参照图6至图9描述由上述装置执行的可靠性管理操作。
图6是示出图5的存储器单元阵列的示图。
参照图6，可靠性等级信息REL_GR#可以存储在存储器单元阵列1110中，并且响应于来自存储器控制器(例如，图2的1200)的请求，存储在存储器单元阵列1110中的可靠性等级信息REL_GR#可以被传送到存储器控制器1200。可靠性等级信息REL_GR#可以是关于包括存储器单元阵列1110的管芯DI的可靠性等级的信息，并且可以在管芯DI的制造工艺之后存储在第一至第j存储块MB1至MBj中的任意一个中。下面将详细描述存储可靠性等级信息REL_GR#的存储器单元阵列1110。
存储器单元阵列1110可以包括多个平面PL1至PLi(其中i是正整数)。例如，第一至第i平面PL1至PLi可以在外围电路1120的控制下单独存储数据。
第一至第i平面PL1至PLi中的每一个可以包括第一至第j存储块MB1至MBj。第一至第j存储块MB1至MBj中的每一个可以包括多个存储器单元。第一至第j存储块MB1至MBj中的一些可以用作存储用户数据的用户块(USB)，并且其他存储块可以用作存储系统数据的元块(MTB)。
在元块中，可以存储诸如地址信息的各种类型的系统数据，此外，可以存储可靠性等级信息REL_GR#。另外，元块(MTB)可以包括内容可寻址存储(CAM)块，并且可靠性等级信息REL_GR#可以存储在CAM块中。除了保留数据的原始存储器存储功能之外，CAM块还可以具有检测外部输入数据是否与内部保留数据相同的比较功能，并且还可以用于存储地址转换表。
图7是说明存储在图6的元块中的可靠性等级信息的示图。
参照图7，可以基于在管芯DI的制造工艺之后执行的测试操作的结果来存储可靠性等级信息REL_GR#，或者可以根据管芯在晶圆上的位置来存储可靠性等级信息REL_GR#。
当基于测试操作存储可靠性等级信息REL_GR#时，可以执行诸如测试编程操作、测试读取操作和测试擦除操作的各种测试操作。可靠性等级信息REL_GR#可以根据在测试操作期间检测到的错误位的数量来确定。例如，当错误位的数量较少时，可以分配较低等级(即，接近1的等级)，而当错误位的数量较多时，可以分配较高等级(即，接近A的等级，其中A是正整数)。
当根据管芯DI在晶圆上的位置存储可靠性等级信息REL_GR#时，在管芯DI的位置更靠近晶圆的中心时，可以分配较低等级(即，接近1的等级)，而在管芯DI的位置更靠近晶圆的边缘时，可以分配较高等级(即，接近A的等级)。
例如，根据管芯的可靠性等级，可以将可靠性等级REL_GR“1”分配给第一管芯的元块MTB，并且可以将可靠性等级REL_GR“3”分配给第二管芯的元块MTB。
在上述实施例中，当可靠性较高时，分配较低可靠性等级信息REL_GR#，而当可靠性较低时，分配较高可靠性等级信息REL_GR#，但是可以以与此相反的方式分配可靠性等级。
当存储器控制器1200执行可靠性管理操作时，存储在元块MTB中的可靠性等级信息REL_GR#可以输出到存储器控制器1200。存储器控制器1200可以使每个管芯的所接收的可靠性等级信息REL_GR#和当前循环操作次数与可靠性表(例如，图3A的31a或图4的37a)对应，并且可以基于从可靠性表31a或37a选择的参考值来生成用于控制存储装置1100的命令。
下面描述从可靠性表31a或37a选择参考值的方法。
图8是示出根据可靠性等级管理例如存储装置1100的存储装置的实施例的示图。
参照图8，在存储器控制器1200的可靠性表(例如，图3A的31a或图4的37a)中，可以存储各种类型的循环周期信息EWC和对应于各条循环周期信息EWC的参考值RR。在图8中，为了更好地理解本实施例，下面将描述读取回收操作。
循环周期信息EWC可以表示对每个存储块执行的擦除操作和写入操作的对数。可以不同地设置参考值RR以对应于各条循环周期信息EWC。因此，设置值控制器(例如，图4的37b)可以连续更新(在图8、图9、图11和图12中由附图标记81表示)循环周期信息EWC以在可靠性表31a或者37a内精确地检测随着每个管芯DI的操作进行与每个管芯DI的循环周期对应的循环周期信息EWC。
也就是说，可以根据所选择的管芯DI的可靠性等级信息REL_GR#和所选择的管芯DI内的所选择的存储块的循环周期信息EWC来确定所选择的存储块的参考值RR，并且可以基于所确定的参考值RR对所选择的存储块执行读取回收操作。由于所选择的管芯DI的可靠性等级信息REL_GR#可以是固定信息，并且所选择的存储块的循环周期信息EWC可以随着管芯DI的操作而变化，所以对所选择的存储块执行读取回收操作所需的所选择的存储块的参考值RR也可以根据所选择的管芯DI的可靠性等级信息REL_GR#和所选择的管芯DI内的所选择的存储块的循环周期信息EWC而变化。
在示例中，假设从所选择的管芯DI接收的可靠性等级信息REL_GR#是“1”，并且从所选择的管芯DI中的存储块之中选择的存储块的循环周期信息EWC是0.4k至3k，可以将对所选择的存储块的读取回收操作所需的参考值RR设置为350k。也就是说，当对所选择的管芯DI中的所选择的存储块执行对应于参考值RR的350k次读取操作时，可以对所选择的存储块执行读取回收操作。本文，单位“k”表示1000次。因此，即使在所选择的管芯DI中，各个存储块的参考值RR也可以不同。然而，由于包括在所选择的管芯DI中的存储块的多条可靠性等级信息REL_GR#彼此相等，所以可以根据各个存储块的多条循环周期信息EWC将参考值RR设置为不同的值。设置值控制器37b可以将在可靠性表31a或37a中设置的参考值RR输出到CPU(由图8、图9、图11和图12中的附图标记82表示)。
在示例中，即使包括在不同管芯DI中的各个存储块的多条循环周期信息EWC彼此相等，当管芯DI的多条可靠性等级信息REL_GR#彼此不同时，参考值RR也可以彼此不同。例如，即使第一管芯(即，REL_GR＝1)中的所选择的存储块和第二管芯(即，REL_GR＝2)中的所选择的存储块的多条循环周期信息彼此相等(6.1k至9k)，第一管芯中的所选择的存储块的参考值RR可以设置为250k，而第二管芯中的所选择的存储块的参考值RR可以设置为200k。在图8中，“A”可以是大于2的正整数，“BB”可以是小于45的正整数。
以这种方式，存储在可靠性表31a或37a中的多条循环周期信息EWC和参考值RR可以根据存储器系统1000而不同。
图9是示出根据本公开的实施例的操作例如中央处理单元(CPU)32的CPU的方法的示图。
参照图9，CPU 32可以将所选择的管芯中的所选择的存储块的循环周期信息传送到可靠性表31a或37a，并且可以基于从可靠性表31a或37a输出的参考值RR来生成命令CMD。例如，CPU 32可以在存储器系统1000的内部操作期间基于参考值RR生成并输出用于对所选择的存储块执行读取回收操作的命令CMD。
图10是示出通过单独地参考各个管芯DI来管理管芯DI的实施例的示图。
参照图10，根据上面参照图1至图9描述的实施例，可以根据各个管芯DI1至DI4的可靠性等级信息REL_GR#和管芯DI1至DI4中的每一个内的存储块的循环周期信息EWC来不同地设置参考值RR1至RR4。因此，CPU 32可以基于不同的参考值RR1至RR4不同地管理对管芯DI1至DI4和各个管芯中的存储块的读取回收操作。
图11和图12是示出根据可靠性等级管理例如存储装置1100的存储装置的实施例的示图。更具体地，图11示出根据可靠性等级的损耗均衡管理方法的实施例，图12示出根据可靠性等级的垃圾收集管理方法的实施例。
参照图11，可以根据每个管芯的可靠性等级信息REL_GR#和编程计数值PGM_C来执行损耗均衡操作。在实施例中，管芯的可靠性等级REL_GR的值较低可以表示管芯的可靠性等级较高。例如，可以控制损耗均衡，使得当特定管芯的可靠性等级较高时，在编程操作期间更频繁地选择该特定管芯。例如，假设第一管芯DI1的可靠性等级REL_GR是第一等级并且第一管芯DI1的当前编程计数值是C1，第二管芯DI2的可靠性等级REL_GR是第二等级并且第二管芯DI2的当前编程计数值是C4。当C1和C4的值彼此相等时，在编程操作期间可以优先于第二管芯DI2选择第一管芯DI1。当C1的值大于C4的值时，在编程操作期间可以优先于第一管芯DI1选择第二管芯DI2。该操作是实施例。在另一实施例中，在编程操作期间可以通过使用各种方法比较各个管芯的可靠性等级REL_GR和编程计数值来选择管芯。
参照图12，可以根据各个管芯的可靠性等级REL_GR和空闲块数量FBN来执行垃圾收集。例如，在每个具有第一可靠性等级的管芯DI1、DI3和DI4中，当空闲块数量FBN小于或等于2时，可以执行垃圾收集。在每个具有第二可靠性等级的管芯DI2、DI5和DI6中，当空闲块数量FBN小于或等于4时，可以执行垃圾收集。在每个具有第三可靠性等级的管芯DI8、DI12和DI14中，当空闲块数量FBN小于或等于6时，可以执行垃圾收集。也就是说，当可靠性等级较高时，空闲块数量的参考值可以较低，而当可靠性等级较低时，空闲块数量的参考值可以较高。因此，可以对具有较低可靠性等级的块更频繁地执行垃圾收集。
图13是示出诸如图2的存储器系统的实施例的示图。
参照图13，存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储装置1100和能够控制存储装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制对存储装置1100的例如编程操作、擦除操作或读取操作的数据访问操作。
编程到存储装置1100的数据可以在存储器控制器1200的控制下经由显示器3200输出。
无线电收发器3300可以通过天线ANT交换无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换为可以在处理器3100中处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且可以将处理的信号传送到存储器控制器1200或显示器3200中。存储器控制器1200可以将由处理器3100处理的信号传送到存储装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400可以用于输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入装置3400可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或者键盘。处理器3100可以控制显示器3200的操作，使得经由显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在实施例中，能够控制存储装置1100的操作的存储器控制器1200可以被实施为处理器3100的一部分或者被实施为与处理器3100分开设置的芯片。
图14是示出包括诸如图2的存储器控制器的存储器系统的实施例的示图。
参照图14，存储器系统40000可以被实施在个人计算机、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可以包括存储装置1100和能够控制存储装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据从输入装置4200输入的数据，经由显示器4300输出存储在存储装置1100中的数据。例如，输入装置4200可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或者键盘。
处理器4100可以控制存储器系统40000的整体操作，并控制存储器控制器1200的操作。在实施例中，能够控制存储装置1100的操作的存储器控制器1200可以被实施为处理器4100的一部分或者被实施为与处理器4100分开设置的芯片。
图15是示出诸如图2的存储器系统的实施例的示图。
参照图15，存储器系统50000可以被实施在例如数码相机、设置有数码相机的移动电话、设置有数码相机的智能电话或设置有数码相机的平板PC的图像处理装置中。
存储器系统50000可以包括存储装置1100和存储器控制器1200，存储器控制器1200能够控制对存储装置1100的例如编程操作、擦除操作或读取操作的数据处理操作。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号。转换的数字信号可以被传送到处理器5100或存储器控制器1200。在处理器5100的控制下，转换的数字信号可以经由显示器5300输出或者通过存储器控制器1200存储在存储装置1100中。存储在存储装置1100中的数据可以在处理器5100或存储器控制器1200的控制下经由显示器5300输出。
在实施例中，能够控制存储装置1100的操作的存储器控制器1200可以被实施为处理器5100的一部分或者被实施为与处理器5100分开设置的芯片。
图16是示出诸如图2的存储器系统的实施例的示图。
参照图16，存储器系统70000可以被实施在存储卡或智能卡中。存储器系统70000可以包括存储装置1100、存储器控制器1200以及卡接口7100。
存储器控制器1200可以控制存储装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是但不限于是安全数字(SD)卡接口或多媒体卡(MMC)接口。
卡接口7100可以根据主机60000的协议来接口连接主机60000和存储器控制器1200以进行数据交换。在实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。本文，卡接口可以指能够支持由主机60000使用的协议的硬件、安装在硬件中的软件或信号传输方法。
当存储器系统70000联接到诸如PC、平板PC、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下通过卡接口7100和存储器控制器1200执行与存储装置1100的数据通信。
在本公开的实施例中，关于存储器系统的各个管芯中的管芯的电学特性的信息可以使控制管芯的存储器控制器基于存储在管芯中的该信息来控制各个管芯，从而提高存储器系统的可靠性。
虽然已经示出并描述了本公开的各个实施例，但是本领域技术人员根据本公开将理解的是，可以进行各种修改、添加和替换。因此，本公开的范围由所附权利要求和权利要求的等同方案来限定，而不是由前面的描述来限定。

Claims (22)

1.一种存储器系统，包括：
存储装置，包括存储数据的多个管芯；以及
存储器控制器，控制所述存储装置的操作，
其中所述管芯存储关于各个所述管芯的多条可靠性等级信息，并且
其中所述存储器控制器从所述管芯接收多条所述可靠性等级信息，根据所接收的可靠性等级信息设置用于管理所述管芯的参考值，并基于所述参考值管理各个所述管芯。
2.根据权利要求1所述的存储器系统，其中基于测试操作的结果确定所述可靠性等级信息，或者基于所述管芯在晶圆上的位置确定所述可靠性等级信息。
3.根据权利要求1所述的存储器系统，其中所述可靠性等级信息存储在所述管芯中的至少一个管芯中。
4.根据权利要求2所述的存储器系统，其中当基于所述测试操作确定所述可靠性等级信息时，根据在所述测试操作中检测到的错误位的数量确定所述可靠性等级信息。
5.根据权利要求4所述的存储器系统，其中所述测试操作包括测试编程操作、测试读取操作或测试擦除操作。
6.根据权利要求2所述的存储器系统，其中当根据所述管芯在所述晶圆上的位置确定所述可靠性等级信息时，根据所述管芯被制造在所述晶圆上的位置确定所述可靠性等级信息。
7.根据权利要求1所述的存储器系统，其中：
使用作为读取计数值的每个所述参考值执行读取回收操作，
使用作为编程计数值的每个所述参考值执行损耗均衡操作，或者
使用作为空闲块的数量的每个所述参考值执行垃圾收集操作。
8.根据权利要求7所述的存储器系统，其中当可靠性等级较高时，所述读取回收操作的参考值被设置为较高的值。
9.根据权利要求7所述的存储器系统，其中当所述参考值在具有不同可靠性等级的管芯中彼此相等时，优先对具有较高可靠性等级的管芯执行所述损耗均衡操作。
10.根据权利要求7所述的存储器系统，其中当可靠性等级较高时，所述垃圾收集操作的参考值被设置为较低的值。
11.根据权利要求7所述的存储器系统，其中所述存储器控制器包括：
可靠性表，存储多条所述可靠性等级信息和分别对应于多条所述可靠性等级信息的参考值；以及
设置值控制器，从所述管芯接收多条所述可靠性等级信息，并使用所接收的可靠性等级信息从所述可靠性表选择用于管理所述管芯的所述参考值。
12.根据权利要求11所述的存储器系统，其中所述存储器控制器进一步包括：
内部存储器，存储所述可靠性表和系统信息；以及
中央处理单元，执行所述设置值控制器的功能。
13.一种操作存储器系统的方法，包括：
在所述存储器系统的管芯中的至少一个管芯中存储关于所述管芯的多条可靠性等级信息；
在所述存储器系统的存储器控制器中存储和更新作为用于控制所述管芯的每个管芯的参考值的读取计数值、编程计数值和空闲块的数量；
从在所述管芯之中选择的管芯接收所述可靠性等级信息，并选择与所述可靠性等级信息对应的参考值；以及
基于所述可靠性等级信息和所选择的参考值生成用于管理所选择的管芯的命令。
14.根据权利要求13所述的方法，其中存储多条所述可靠性等级信息包括基于测试操作的结果或根据所述管芯在晶圆上的位置确定所述可靠性等级信息。
15.根据权利要求14所述的方法，其中当基于所述测试操作的结果确定所述可靠性等级信息时，根据在所述测试操作中检测到的错误位的数量确定所述可靠性等级信息。
16.根据权利要求14所述的方法，其中所述测试操作被执行为测试编程操作、测试读取操作或测试擦除操作。
17.根据权利要求14所述的方法，其中当根据所述管芯的位置确定所述可靠性等级信息时，根据所述管芯的制造位置是位于所述晶圆的中心区域还是位于所述晶圆的边缘区域来确定所述可靠性等级信息。
18.根据权利要求13所述的方法，其中生成所述命令以对所述管芯执行读取回收操作、损耗均衡操作或垃圾收集操作。
19.根据权利要求13所述的方法，其中所述可靠性等级信息存储在包括在所述管芯中的多个存储块之中的存储系统数据的元块中。
20.一种存储器系统，包括：
一个或多个存储器装置，每个存储器装置存储预定的可靠性信息；以及
存储器控制器，基于所述可靠性信息控制每个存储器装置执行读取回收操作，
其中每个存储器装置的所述可靠性信息包括关于循环次数的多个范围和分别对应于所述多个范围的多个触发值的信息，并且
其中所述循环次数表示对存储块执行一对擦除操作和写入操作的操作次数，
其中所述触发值表示触发对所述存储块执行所述读取回收操作的循环次数。
21.一种存储器系统，包括：
一个或多个存储器装置，每个存储器装置存储预定的触发值信息；以及
存储器控制器，基于所述触发值信息控制每个存储器装置执行损耗均衡操作，
其中所述触发值信息表示触发对所述存储器装置执行所述损耗均衡操作的对所述存储器装置执行的写入操作的操作次数。
22.一种存储器系统，包括：
一个或多个存储器装置，每个存储器装置存储预定的触发值信息；以及
存储器控制器，基于所述触发值信息控制每个存储器装置执行垃圾收集操作，
其中所述触发值信息表示触发对所述存储器装置执行所述垃圾收集操作的在所述存储器装置内的空闲块的数量。
CN201910418075.4A 2018-09-05 2019-05-20 存储器系统及操作该存储器系统的方法 Active CN110879789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180106199A KR102592902B1 (ko) 2018-09-05 2018-09-05 메모리 시스템 및 이의 동작 방법
KR10-2018-0106199 2018-09-05

Publications (2)

Publication Number Publication Date
CN110879789A true CN110879789A (zh) 2020-03-13
CN110879789B CN110879789B (zh) 2023-05-12

Family

ID=69641115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910418075.4A Active CN110879789B (zh) 2018-09-05 2019-05-20 存储器系统及操作该存储器系统的方法

Country Status (3)

Country Link
US (1) US10838627B2 (zh)
KR (1) KR102592902B1 (zh)
CN (1) CN110879789B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115686353A (zh) * 2021-07-27 2023-02-03 北京特纳飞电子技术有限公司 用于异常情况同步处理的固件控制且基于表的条件作用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908399B (zh) * 2021-02-05 2022-01-18 置富科技（深圳）股份有限公司 闪存的异常检测方法、装置、计算机设备及存储介质
KR20230050695A (ko) * 2021-10-08 2023-04-17 삼성전자주식회사 스토리지 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278264A (zh) * 2005-09-28 2008-10-01 英特尔公司 众核处理器的可靠计算
CN101673581A (zh) * 2008-06-13 2010-03-17 三星电子株式会社 存取半导体存储设备的存储系统和方法
US20130145079A1 (en) * 2011-12-02 2013-06-06 Samsung Electronics Co., Ltd. Memory system and related wear-leveling method
CN104115130A (zh) * 2011-12-20 2014-10-22 桑迪士克科技股份有限公司 存储器设备的损耗均匀化
CN105009087A (zh) * 2012-11-29 2015-10-28 西部数据技术公司 用于数据存储系统的数据可靠性方案
CN106354615A (zh) * 2015-07-21 2017-01-25 北京忆恒创源科技有限公司 固态硬盘日志生成方法及其装置
US20170269992A1 (en) * 2016-03-17 2017-09-21 Western Digital Technologies, Inc. Data reliability information in a non-volatile memory device
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096435A (ko) * 2015-02-05 2016-08-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102534633B1 (ko) * 2016-04-14 2023-05-23 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278264A (zh) * 2005-09-28 2008-10-01 英特尔公司 众核处理器的可靠计算
CN101673581A (zh) * 2008-06-13 2010-03-17 三星电子株式会社 存取半导体存储设备的存储系统和方法
US20130145079A1 (en) * 2011-12-02 2013-06-06 Samsung Electronics Co., Ltd. Memory system and related wear-leveling method
CN104115130A (zh) * 2011-12-20 2014-10-22 桑迪士克科技股份有限公司 存储器设备的损耗均匀化
CN105009087A (zh) * 2012-11-29 2015-10-28 西部数据技术公司 用于数据存储系统的数据可靠性方案
CN106354615A (zh) * 2015-07-21 2017-01-25 北京忆恒创源科技有限公司 固态硬盘日志生成方法及其装置
US20170269992A1 (en) * 2016-03-17 2017-09-21 Western Digital Technologies, Inc. Data reliability information in a non-volatile memory device
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115686353A (zh) * 2021-07-27 2023-02-03 北京特纳飞电子技术有限公司 用于异常情况同步处理的固件控制且基于表的条件作用

Also Published As

Publication number Publication date
KR20200027862A (ko) 2020-03-13
US20200073558A1 (en) 2020-03-05
CN110879789B (zh) 2023-05-12
KR102592902B1 (ko) 2023-10-24
US10838627B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
CN109656837B (zh) 存储器系统及其操作方法
CN110879789B (zh) 存储器系统及操作该存储器系统的方法
US11733892B2 (en) Partial superblock memory management
US11768633B2 (en) Inversion refresh of physical memory location
CN115732005A (zh) 非易失性存储器的多平面切换
US11869607B2 (en) Memory location age tracking on memory die
US20240134554A1 (en) Smart swapping and effective encoding of a double word in a memory sub-system
US11699498B2 (en) Managing probabilistic data integrity scan intervals
US20220375503A1 (en) Memory sub-system temperature control
US20230195350A1 (en) Resequencing data programmed to multiple level memory cells at a memory sub-system
WO2022027578A1 (en) Memory overlay using host memory buffer
US20190196957A1 (en) Memory system and operating method thereof
US20190073126A1 (en) Memory system and operating method of the same
US12001680B2 (en) Utilizing last successful read voltage level in memory access operations
US11823722B2 (en) Determining voltage offsets for memory read operations
US20240296118A1 (en) Predictive center allocation data structure
US11670376B2 (en) Erasing partially-programmed memory unit
US11636008B2 (en) Tracking host-provided metadata in a memory sub-system
US20240095181A1 (en) Storage device, host device, and electronic device
US20240296152A1 (en) Predictive center allocation data structure
US20240311299A1 (en) Memory sub-system cache extension to page buffers of a memory array
CN117631986A (zh) 区域存储器系统中的延迟区域调整
CN115273925A (zh) 存储器子系统刷新
CN113126899A (zh) 完全多平面操作启用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right