CN104104400A - 高灵敏度星载ads-b信号接收机 - Google Patents

Abstract

本发明公开了一种高灵敏度星载ADS-B信号接收机。该高灵敏度星载ADS-B信号接收机包括：射频电路，用于接收、放大ADS-B射频信号，滤除干扰和带外噪声；本振LO电路，用于产生本振LO信号；混频电路，用于对本振LO信号与ADS-B射频信号进行混频，得到中频信号；中频电路，与混频电路相连接，用于滤除中频信号的干扰信号；AD采样电路，与中频电路相连接，用于实现模数转换，得到数字中频信号；数字逻辑芯片，与AD采样电路相连接，用于对来自AD采样电路的数字中频信号进行处理；微控制器，与数字逻辑芯片连接，用于接收来自数字逻辑芯片的报文信息并存入迷你快闪存储卡。通过本发明，解决了现有技术中ADS-B信号接收机的灵敏度较低的问题。

Description

高灵敏度星载ADS-B信号接收机

技术领域

本发明涉及接收机领域，具体而言，涉及一种高灵敏度星载ADS-B信号接收机。

背景技术

广播式自动相关监视(Automatic Dependent Surveillance-Broadcast，简称ADS-B)采用全向广播方式播发空对空、空对地报告，由飞机自动向周围的飞机、车辆和地面接收装置发射自身的位置信息等。ADS-B信号接收机除了能够实现空对空监视、空对地监视外，还可以实现其它多方面的功能，例如：空中飞机可自动识别相互位置，保持安全间隔；地面ATC可对接收终端和在航路飞行的飞机实施监控指挥；机场地面活动的飞机、车辆间保持安全间隔，起到地面监视作用。

现有的ADS-B信号接收机接收到ADS-B信号之后，对噪声的滤除较差，使得发送给处理器的ADS-B信号具有较大噪声，从而导致灵敏度较低。

针对现有技术中ADS-B信号接收机的灵敏度较低的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种高灵敏度星载ADS-B信号接收机，以解决现有技术中ADS-B信号接收机的灵敏度低的问题，同时可大大拓宽信号的接收范围。

为了实现上述目的，根据本发明的一个方面，提供了一种高灵敏度星载ADS-B信号接收机。根据本发明的高灵敏度星载ADS-B信号接收机包括：射频电路，用于接收、放大ADS-B射频信号，滤除干扰和带外噪声，并将信号输入到第一下变频器中；本振LO电路，用于产生本振LO信号，并将所述本振LO信号输入到所述第一下变频器；混频电路，用于对所述本振LO信号与所述ADS-B射频信号进行混频，得到中频信号；中频电路，与所述混频电路相连接，用于滤除所述中频信号的干扰信号，并对所述中频信号中的有用信号进行放大；AD采样电路，与所述中频电路相连接，用于实现模数转换，得到数字中频信号；数字逻辑芯片，与所述AD采样电路相连接，用于对来自所述AD采样电路的所述数字中频信号进行处理，解析所述数字中频信号携带的报文信息进行缓存和传输；微控制器，与所述数字逻辑芯片连接，用于接收来自所述数字逻辑芯片的报文信息并存入迷你快闪存储卡(MicroSD)，其中，所述微控制器在接收到星载计算机指令时将所述报文信息从所述迷你快闪存储卡读出并发送给星载计算机。

进一步地，所述射频电路包括：模拟低通滤波器，用于滤除所述ADS-B射频信号中的高频干扰信号；一级低噪放大器，与所述模拟低通滤波器相连接，用于低噪声地放大所述ADS-B射频信号；二级低噪放大器，与所述一级低噪放大器相连接，用于进一步低噪声地放大所述一级低噪放大器已放大ADS-B射频信号；射频带通滤波器，与所述二级低噪放大器相连接，用于滤除经过所述二级低噪放大器放大后的射频信号的带外噪声和镜频干扰；三级低噪放大器，与所述射频带通滤波器相连接，用于进一步低噪声地放大经过所述射频带通滤波器滤波后的ADS-B射频信号。

进一步地，所述混频电路包括：第一下变频器，与所述射频电路和所述本振LO电路均相连接，用于将所述射频电路发出的射频信号与所述本振LO电路发出的本振信号混频，得到所述中频信号。

进一步地，所述中频电路包括：窄带中频带通滤波器，与所述第一下变频器相连接，用于滤除所述中频信号中的和信号；中频放大器，与所述窄带中频带通滤波器相连接，用于对所述窄带中频带通滤波器输出的中频信号进行放大，输出单端中频信号；变压器，与所述中频放大器相连接，用于将所述单端中频信号转换为差分信号；差分放大器，与所述变压器相连接，用于对所述差分信号进行差分放大。

进一步地，所述AD采样电路与所述差分放大器相连接，用于对所述差分信号进行带通采样，将所述差分信号由模拟信号转换为数字信号。

进一步地，所述数字逻辑芯片为现场可编程逻辑门阵列(FPGA)，所述现场可编程逻辑门阵列包括：同步器，与所述AD采样电路相连接，用于同步读取所述AD采样电路的数字信号；数字信号合成器，用于产生第二本振信号；第二下变频器，与所述同步器和所述数字信号合成器均相连接，用于将所述同步器发出的数字信号与所述第二本振信号进行混频，得到混频后的基带信号(差信号)与和信号；数字低通滤波器，与所述第二下变频器相连接，用于滤除由所述第二下变频器输出信号中的和信号，得到基带ADS-B脉冲信号；数据判决器，与所述数字低通滤波器相连接，用于从所述基带ADS-B脉冲信号中解调出所述ADS-B射频信号携带的报文信息后发送给所述微控制器。

进一步地，所述FPGA数字逻辑芯片还包括：先入先出存储器，与所述数据判决器相连接，用于缓存所述报文信息；异步串口，连接在所述先入先出存储器和所述微控制器之间，用于将所述报文信息发送给所述微控制器。

通过本发明，采用射频电路，用于接收ADS-B射频信号，并将信号输入到第一下变频器中，其中，射频电路包括模拟低通滤波器、一级和二级低噪放大器、射频带通滤波器和第三级低噪放大器，模拟低通滤波器用于滤除高频信号，两级低噪放大器用于低噪声地放大ADS-B射频信号，射频带通滤波器用于滤除射频信号的带外噪声和镜频干扰信号，第三级低噪放大器用于进一步对射频信号进行低噪放大；采用本振LO电路，用于产生本振信号；采用混频电路，将本振LO信号与射频信号混频，输出和信号和差信号；采用中频电路，与混频电路相连接，用于滤除和信号等带外干扰，输出中频信号，其中，中频电路包括窄带中频带通滤波器、中频放大器、变压器和差分放大器，中频带通滤波器滤除带外干扰，中频放大器用于对中频信号进行放大，变压器可以实现单端信号变差分信号，差分放大器实现差分信号放大；采用AD采样电路，实现带通采样和模数转换；采用数字逻辑芯片，与AD采样电路相连接，用于将所述ADS-B数字信号进行数字下变频，即第二下变频处理，数字低通滤波处理，再经数据判决解调出ADS-B信息后发送给所述微控制器；采用微控制器，与所述数字逻辑芯片通过异步串口(UART)连接，用于接收数字逻辑芯片的ADS-B数据并存入MicroSD卡，在接收到星载计算机指令时将ADS-B数据从MicroSD卡读出并发送给星载计算机。

本发明中，利用模拟低通滤波器和三级低噪放大器最大限度降低接收机的噪声系数，利用窄带中频带通滤波器选取已调信号上边频，滤除带外干扰，最大限度限制噪声，从而解决了现有技术中ADS-B信号接收机的灵敏度较低的问题，达到了提高星载ADS-B接收机灵敏度的效果。将此接收机放置于卫星上，可实现大范围内的信号侦收。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的ADS-B信号接收机的示意图；

图2是根据本发明实施例的ADS-B信号接收机中FPGA数字逻辑芯片内部逻辑的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供了一种高灵敏度星载ADS-B信号接收机。

图1是根据本发明实施例的高灵敏度星载ADS-B信号接收机的示意图。如图所示，该ADS-B信号接收机包括射频电路10、本振LO电路20、混频电路30、中频电路40、数字逻辑芯片50、AD采样电路和微控制器60，其中：

射频电路10用于接收ADS-B射频信号，并将射频信号输出到混频电路30，其中，射频电路包括模拟低通滤波器、一级低噪放大器和二级低噪放大器、射频带通滤波器和三级低噪放大器，模拟低通滤波器用于滤除高频信号，两级低噪放大器(即一级低噪放大器和二级低噪放大器)用于低噪放大ADS-B射频信号，射频带通滤波器用于滤除射频信号的镜频干扰信号，三级低噪放大器用于进一步对射频信号进行低噪放大处理。

通过天线接收到L波段的ADS-B射频信号后，首先经过模拟低通滤波器，滤除高频强信号干扰，例如卫星平台的高频强信号。由于星载系统的强信号干扰主要在S、X等较高频段，如果S/X发射天线与L波段接收天线之间的隔离度不够，其S/X强信号进入ADS-B接收机会使LNA饱和，因此，首先采用一级模拟低通滤波器滤除高频干扰，且低通滤波器的插损比带通滤波器要低得多，前端插损越大对灵敏度的影响越大，即降低接收机接收射频信号的灵敏度，在利用一级模拟低通滤波器对射频信号接收之后，可最大限度地保证信噪比。进一步地，为了提高射频信号的信噪比，先使用了两级低噪放大器的电路结构来降低噪声，由于低噪放大器的噪声系数较小，使得经过两级低噪放大器的射频信号的信噪比基本稳定，从而提高了ADS-B信号接收机接收射频信号的灵敏度。进一步地，为了提高射频信号的信噪比，经过一级射频带通滤波器后再经过一级低噪放大器。至此，最大限度降低了接收机的噪声系数。

本振LO电路20产生1056MHz本振信号，并将本振信号输出到混频电路30(即第一下变频器)。

混频电路30输入射频信号和本振信号，输出混频信号，其中，差频率为34MHz。

中频电路40与混频电路30连接，用于滤除带外干扰，放大34MHz中频信号。混频电路30输出的混频信号有和信号和差信号以及通道噪声。窄带中频带通滤波器可以滤除通道噪声、和信号等带外干扰，仅仅选取已调信号的上边频，滤除下边频，进一步提高信噪比。窄带中频带通滤波器的中心频率为35Mhz,1dB带宽2Mhz,20dB带宽6MHz。

AD采样电路50实现模拟信号转换成数字信号，利用带通采样原理，实现将中频信号延拓到2MHz。

数字逻辑芯片60与AD采样信号相连接，用于接收数字中频信号。数字逻辑芯片50接收到数字中频信号之后，解调数字中频信号中的ADS-B报文信息，并发送ADS-B报文信息至微控制器60。解调数字中频信号的过程如图2所示，首先数字中频信号经过第二下变频器，将2MHz中频信号降频至基带信号，再经过数字低通滤波器滤除高次谐波后仅通过基带信号，再经过数据判决解调出ADS-B报文信息，最后输入缓存，。

微控制器70接收数字逻辑芯片50发送过来的ADS-B报文信息，存入MicroSD卡。当接收到星载计算机的指令后再将MicroSD卡内的ADS-B报文信息读出，并发往星载计算机。

优选地，微控制器可以为SiLabs公司的C8051F040片上系统型MCU。该芯片具有高速、流水线结构的8051兼容的CIP-51内核(可达25MIPS)，具有64个数字I/O引脚，硬件实现的SPI、SMBus/I2C和两个UART串行接口、4352(4K+256)字节的片内RAM、64KB可在系统编程的FLASH存储器等。该微控制器用于接收数据，存储数据并在接收到命令之后将数据发送给星载计算机。

优选地，射频电路共有三个低噪放大器，即一级低噪放大器、二级低噪放大器和三级低噪放大器。一级低噪放大器连接在模拟低通滤波器和二级低噪放大器之间，其中，一级低噪放大器为PMA2-162LN+，二级低噪放大器为WHM02AE。三级低噪放大器连接在射频带通滤波器和第一下变频器之间，三级低噪放大器为WHM02AE。

优选地，本发明实施例选取Mini-Circuits的PMA2-162LN+作为一级低噪放大器。该芯片最大供电5.5V，最大功耗0.55W，输入功率可达25dBm，1GHz时增益19.7dBm～23.5dBm可调，噪声系数仅为0.5dB。

优选地，本发明实施例选取wantcominc的WHM02AE作为二级低噪放大器和三级低噪放大器。该芯片最大供电5V，管芯电流45mA，最大功耗120m W，输入功率可达10dBm，100kHz～3.0GHzGHz增益10dBm～23dBm，噪声系数0.7dB。

优选地，该射频电路还包括：模拟射频带通滤波器，与二级低噪放大器相连接，用于滤除两级低噪放大器发出的射频信号的镜频干扰信号。三级低噪放大器，与射频带通滤波器相连接，用于对射频带通滤波器发出的射频信号进行进一步的低噪放大处理。

例如图1所示，ADS-B信号接收机接收到的射频信号为1090MHz，通过两级低噪放大器进行低噪放大处理，然后将射频信号发送至射频带通滤波器滤除射频信号中的镜频干扰信号，然后再通过三级低噪放大器进行进一步低噪放大处理，最后经过第一下变频器与频率为1056MHz的本振信号进行混频，分别得到和信号的频率2146MHz以及差信号的频率34MHz。

优选地，混频电路包括第一下变频器，与射频电路和所述本振LO电路均相连接，用于将射频电路发出的射频信号与本振LO电路发出的本振信号混频，得到中频信号。

第一下变频器为MAX公司的MAX2680，该器件2.7V～5.5V单电源供电，工作电流5.0mA，输入频率范围400MHz～2.5GHz，输出中频范围10MHz～500MHz，增益可达11.6dB。

优先地，本振LO电路20与第一下变频器30相连接，用于产生本振信号，并将本振信号提供给第一下变频器进行混频。即上例中，为第一下变频器提供频率为1056MHz的本振信号。

优选地，本振LO电路可以是Mini-Circuits的ROS-1090-219+集成模块。该模块采用5V电源，输出频率1030MHz～1090MHz可调，输出功率为+3.5dbm。

在得到和信号和差信号之后，为了滤除从射频电路输出的和信号和其他干扰，经过窄带中频带通滤波器滤除和频率，得到差频率并得到进行相应处理，具体地：

该中频电路包括：窄带中频带通滤波器，与第一下变频器相连接，用于滤除混频信号中的和信号和其他干扰。中频放大器，与窄带中频带通滤波器相连接，用于对窄带中频带通滤波器器发出的信号进行放大，得到单端中频信号。变压器，与中频放大器相连接，用于将单端中频信号转换为差分信号。差分放大器，与变压器相连接，用于对差分信号进行差分放大。

通过中频电路中的窄带中频带通滤波器滤除和信号和其他干扰，得到差信号，并利用中频放大器对差信号进行放大得到单端中频信号。在利用变压器将单端中频信号处理为差分信号，并利用差分放大器对差分信号进行放大处理。

AD采样电路，与差分放大器相连接，用于采集差分信号，并将差分信号由模拟信号转换为数字信号。通过AD采样电路进行带通采样，将模拟中频信号数字化。该AD采样电路可以采用MAX公司的MAX1624作为AD采集芯片。该芯片为高共模阻抗差分输入，具有61db的信噪比，150MHz的输入带宽，宽±2V的输入电源，156mW的低功耗，内置2.5V的参考电源，能够实现以8MSPS的采样率将输入的差分模拟信号转换成10位的数字信号。由于其具有较高的信噪比，能够在模拟信号转换成数字信号的过程中提高灵敏度，降低误码率。

进一步地，高灵敏度星载ADS-B信号接收机还包括：FPGA数字逻辑芯片，与AD采样电路相连接，用于处理数字信号，提取ADS-B报文信息发送给微控制器。

优选地，本发明实施例的FPGA数字逻辑芯片为Microsemi公司的M2S050T-FG484。该芯片属于Microsemi的SmartFusion2系列FPGA。SmartFusion2基于Flash架构，采用第四代65nm工艺，安全性好，可靠性高，低功耗。SmartFusion2内部集成166兆赫(MHz)的Cortex^TM-M3的硬核处理器、配合先进的安全处理加速器，保护您的知识产权；在SRAM、PLL等普通外设基础上，SmartFusion2集成了高速乘法器、DDR2/3、CAN、USB、SerDes以及千兆以太网等高级外设，完全满足SoC需求。本发明选用的M2S050T芯片(封装FG484)，具有48672个4输入LUT，72个运算器，RAM总量1314K，共377个IO口。

具体地，该FPGA数字逻辑芯片内部逻辑如图2所示，包括：

同步器，与AD采样电路相连接，用于全局复位，同步读取AD采样电路的数字信号。

数字信号合成器，用于产生第二本振信号。

第二下变频器，与同步器和数字信号合成器均相连接，用于对同步器发出的数字信号进行混频处理，得到基带信号(差信号)和和信号。第二下变频器利用第二本振信号与同步器采集的数字信号做乘法，得到基带信号。

数字低通滤波器，与第二下变频器相连接，用于滤除和信号，得到基带ADS-B脉冲信号。

数据判决器，与数字低通滤波器相连接，用于解析基带ADS-B脉冲信号中的报文信息。

该FPGA数字逻辑芯片还包括：

先入先出存储器(FIFO存储器)，与数据判决器相连接，用于缓存报文信息。

异步串口(UART)，连接在先入先出存储器和微控制器之间，用于将报文信息发送给微控制器。

利用同步器能够同步读取AD采样器采集的数字信号，由于同步采集，可以保证正确读取数据，使得通过AD采样电路采集的数字信号不丢失，能够被准确读取。数字低通滤波器滤除第二下变频器发出的基带信号高次谐波分量得到基带ADS-B脉冲信号。其中，报文信息包括飞机或者卫星的位置信息、身份信息等。先入先出存储器与数据判决器相连接，能够存储解析出的报文信息，并通过URAT串口将解析出的报文信息发送给微控制器，微控制器可以利用这些报文信息通过星载其他设备对卫星或者飞机等进行通告。例如，微控制器接收到地面上飞机S的位置信息，微控制器还获知地面上飞机A的位置信息，通过位置信息判断飞机S和飞机A的距离是否处于安全距离，如果距离过近，则提示飞机S或飞机A远离对方。

本发明实施例提供的ADS-B信号接收机的特点是设置在卫星上，另一个主要特点是它的高灵敏度。

由于ADS-B信号接收机的功率要求较低、重量与体积很小，利用卫星的高远位置特性，在卫星上装载灵敏度较高的ADS-B信号接收机，则可接收全球空域的宽范围的ADS-B信息，实现民航目标的空间跟踪、监视和物流调控。另外，如果将已侦收的航空目标与其它侦察手段结合，能够实现军机的鉴别和跟踪。

例如，利用图1所示的模拟低通滤波器接收功率最小为-95dBm的1090MHz的射频信号，其中，模拟低通滤波器采用LFCN-1200+，一级低噪放大器为PMA2-162LN+，二级低噪放大器为WHM02AE，该射频信号在经过MA09528(第一带通滤波器)和三级低噪放大器WHM02AE之后，经过MAX2680(第一下变频器)与本振LO电路产生的1056MHz本振信号混频，经过LC窄带中频带通滤波器(第二带通滤波器)和MAR-8A+(中频放大)的滤波和放大之后，得到34MHz的中频信号。该中频信号经过放大后再经过T4-6T-KK81(变压器)将单端信号变为差分信号，再经过AD8132(差分放大)，输出至MAX1426(AD采样电路)中。其中，该AD采样电路的采样频率为8MHz，实现以8MSPS的采样率将差分信号由模拟信号转换成10位宽的数字信号。

得到的10位宽数字信号进入FPGA经过同步、第二次下变频、数字低通滤波器后得到基带ADS-B脉冲信号。经数据判读后得到的报文信息(例如定位信息，身份信息等)存入先入先出存储器之后，通过UART接口传输至微控制器。微控制器可以将报文信息存储在micro SD卡中，在收到发送命令后发送给星载计算机，星载计算机利用卫星上的发射装置将数据发回给地面基站。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种高灵敏度星载ADS-B信号接收机，其特征在于，包括：

射频电路，用于接收、放大ADS-B射频信号，滤除干扰和带外噪声，并将信号输入到第一下变频器中；

本振LO电路，用于产生本振LO信号，并将所述本振LO信号输入到所述第一下变频器；

混频电路，用于对所述本振LO信号与所述ADS-B射频信号进行混频，得到中频信号；

中频电路，与所述混频电路相连接，用于滤除所述中频信号的干扰信号，并对所述中频信号中的有用信号进行放大；

AD采样电路，与所述中频电路相连接，用于实现模数转换，得到数字中频信号；

数字逻辑芯片，与所述AD采样电路相连接，用于对来自所述AD采样电路的所述数字中频信号进行处理，解析所述数字中频信号携带的报文信息进行缓存和传输；

微控制器，与所述数字逻辑芯片连接，用于接收来自所述数字逻辑芯片的报文信息并存入迷你快闪存储卡(MicroSD)，其中，所述微控制器在接收到星载计算机指令时将所述报文信息从所述迷你快闪存储卡读出并发送给星载计算机。

2.根据权利要求1所述的高灵敏度星载ADS-B信号接收机，其特征在于，所述射频电路包括：

模拟低通滤波器，用于滤除所述ADS-B射频信号中的高频干扰信号；

一级低噪放大器，与所述模拟低通滤波器相连接，用于低噪声地放大所述ADS-B射频信号；

二级低噪放大器，与所述一级低噪放大器相连接，用于进一步低噪声地放大所述一级低噪放大器已放大ADS-B射频信号；

射频带通滤波器，与所述二级低噪放大器相连接，用于滤除经过所述二级低噪放大器放大后的射频信号的带外噪声和镜频干扰；

三级低噪放大器，与所述射频带通滤波器相连接，用于进一步低噪声地放大经过所述射频带通滤波器滤波后的ADS-B射频信号。

3.根据权利要求1所述的高灵敏度星载ADS-B信号接收机，其特征在于，所述混频电路包括：

第一下变频器，与所述射频电路和所述本振LO电路均相连接，用于将所述射频电路发出的射频信号与所述本振LO电路发出的本振信号混频，得到所述中频信号。

4.根据权利要求1所述的高灵敏度星载ADS-B信号接收机，其特征在于，所述中频电路包括：

窄带中频带通滤波器，与所述第一下变频器相连接，用于滤除所述中频信号中的和信号；

中频放大器，与所述窄带中频带通滤波器相连接，用于对所述窄带中频带通滤波器输出的中频信号进行放大，输出单端中频信号；

变压器，与所述中频放大器相连接，用于将所述单端中频信号转换为差分信号；

差分放大器，与所述变压器相连接，用于对所述差分信号进行差分放大。

5.根据权利要求4所述的高灵敏度星载ADS-B信号接收机，其特征在于，所述AD采样电路与所述差分放大器相连接，用于对所述差分信号进行带通采样，将所述差分信号由模拟信号转换为数字信号。

6.根据权利要求1所述的高灵敏度星载ADS-B信号接收机，其特征在于，所述数字逻辑芯片为现场可编程逻辑门阵列(FPGA)，所述现场可编程逻辑门阵列包括：

同步器，与所述AD采样电路相连接，用于同步读取所述AD采样电路的数字信号；

数字信号合成器，用于产生第二本振信号；

第二下变频器，与所述同步器和所述数字信号合成器均相连接，用于将所述同步器发出的数字信号与所述第二本振信号进行混频，得到混频后的基带信号(差信号)与和信号；

数字低通滤波器，与所述第二下变频器相连接，用于滤除由所述第二下变频器输出信号中的和信号，得到基带ADS-B脉冲信号；

数据判决器，与所述数字低通滤波器相连接，用于从所述基带ADS-B脉冲信号中解调出所述ADS-B射频信号携带的报文信息后发送给所述微控制器。

7.根据权利要求6所述的高灵敏度星载ADS-B信号接收机，其特征在于，所述FPGA数字逻辑芯片还包括：

先入先出存储器，与所述数据判决器相连接，用于缓存所述报文信息；

异步串口，连接在所述先入先出存储器和所述微控制器之间，用于将所述报文信息发送给所述微控制器。