CN106130583A - 一种基于fpga的数字中频信号解调方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的数字中频信号解调方法，包括以下步骤：步骤1，通过双通道1090ES接收模块输出模拟中频信号；步骤2，将1090ES ADS‑B模拟中频信号转换为数字信号；步骤3，在FPGA中实现数字中频信号解调；步骤4、采用适于中频ADS‑B信号的数字正交解调算法。本发明所述基于FPGA的数字中频信号解调方法的优越效果在于，所述解调方法能够从70MHz ADS‑B数字已调制信号中解调出ADS‑B数字基带信号。

Description

一种基于FPGA的数字中频信号解调方法

技术领域

本发明属于广播式自动相关监视技术领域，具体涉及一种1090ES ADS-B数字中频信号解调方法，特别应用于ADS-B地面站接收设备。

背景技术

ADS-B(Automatic Dependent Surveillance Broadcast，ADS-B)技术是新航行系统中非常重要的通信和监视技术，一种基于GPS(Global Positioning System，全球定位系统)和空-空、空-地数据链通信的航空器运行监视技术。作为未来主要的航空监视手段之一，已成为ICAO(International Civil Aviation Organization，国际民航组织)新航行系统方案中的一种重要组成部分。中国国内专门基于1090ES ADS-B数据链的接收机系统研究大都建立在模拟信号解调基础上，即经过射频接收模块处理后得到1090ES ADS-B模拟基带信号，然后经ADC采样转换为数字信号，再做数字信号处理；而针对1090ES ADS-B数字中频信号解调相关技术效果不够理想。

在现有技术中针对1090ES ADS-B解调技术，如图1所示为ADS-B射频接收模块框图。1090ES ADS-B数据链无线通信信号通过中心频率为1090MHz的天线进入射频接收模块中；射频接收模块将接收到的微波信号传输入限幅器保护电路后，再进入低噪音放大器(LNA)做功率放大处理；放大后的信号通过带通滤波器(BPF)尽可能抑制带外杂波信号；然后信号进入衰减器，实现自动增益控制，改善动态范围；然后再送入放大器中，又经过一个BPF抑制带外杂散和谐波信号；最后通过检波器和运算放大器输出1090ES ADS-B数据链形式的ADS-B模拟基带信号。可以看出这里是直接将中心频率为1090MHz的1090ES ADS-B数据链消息经过射频接收模块解调后得到ADS-B的模拟基带信号。

该解调技术在模拟解调中容易受到外界干扰，而使得模拟解调出来的ADS-B基带信号波形较差，影响后续的数字处理过程。

在现有专利技术中，如专利申请号为201510079751.1，公开了一种广播信号在线监测与并行解调系统及方法，具体方法如下：系统采用数字信道化技术进行信道划分，将多路混合数字广播信号分离到多个信道中进行输出；然后监测模块采用信号自动搜索技术来搜索判断每个信道是否有信号输出；最后将每个有信号的信道输出连接到解调模块进行广播 信号的解调实现。本发明通过将数字信道化接收机和数字广播解调系统相结合，提出了基于FFB算法的数字信道化技术、信号自动搜索技术和数字化正交解调技术，可实现广播信号的多路并行监测和解调功能，适用于多种广播信号(AM、DSB、SSB、FM、FM立体声)，提高了广播接收机的效率，具有很大的灵活性。

又如专利申请号为201410168998.6，发明名称为一种全数字FM/AM信号解调与分析方法，步骤一：产生数字信号输入到FPGA中；步骤二：将数字下变频模块产生的I1、Q1两路基带信号进行抽取和幅度补偿滤波；步骤三：将滤波补偿后的I2、Q2两路基带信号生成每个采样点的幅度信息和相位信息；步骤四：对FM或AM解调信号进行可装载滤波和触发处理生成时域波形；步骤五：经过滤波后的解调信号同时到达傅里叶变换单元完成时域到频域的转换，生成解调信号的频谱。采用上述方案，通过中频带限滤波、音频生成、音频滤波、音频FFT等操作，利用同一处理流程实现了FM、AM这两种信号的解调与分析，解调带宽大且可调节，最高可达20MHz，通过CIC频响补偿滤波技术使带内平坦度极高。

上述发明专利申请所公开的技术解决方案对于中频信号的解调方法比较复杂。

发明内容

本发明针对1090ES ADS-B数据链路技术特点，提出了一种全新的基于现场可编程门阵列(Field Programmable Gate Array，FPGA)的数字中频信号解调方法，即利用FPGA处理数字信号的特点，处理1090ES ADS-B数字中频信号，解调出数字基带信号，替代模拟电路的中频到低频的下变频解调过程，从而提高系统集成度和可靠性，减少外界干扰，以及有效降低设备开发成本等。

本发明提供一种基于FPGA的数字中频信号解调方法，包括以下步骤：

步骤1，通过双通道1090ES接收模块输出模拟中频信号

双通道1090ES接收模块采用分集接收方式，由两路完全相同的1090ES接收模块组成，同时接收上、下天线的信号，接收的上、下天线的信号的天线接口模块的射频信号经大信号限幅、收发开关后，送低噪声放大，进入镜频抑制滤波器滤波，再送入混频器下变频，输出70MHz中频信号，然后低通滤波，滤除中频高次谐波及本振信号的干扰，再经中频放大、对数放大及中频滤波后送终端处理，同时该信号经定向耦合器耦合出一路信号，经放大、检波、比较送出自检信号；

进一步的，信号中心频率为1090MHz，频率源模块将1020MHz本振信号分两路， 放大、滤波、隔离后送到两个接收支路混频使用，接收时，将天线收到的信号经过声表面滤波器送到双通道1090ES接收模块放大、滤波、混频，输出两路中频70MHz信号；

步骤2，将1090ES ADS-B模拟中频信号转换为数字信号

经过双通道1090ES接收模块下变频出来的信号为模拟中频70MHz ADS-B已调制信号，对模拟中频70MHz ADS-B已调制信号做数字转换处理；

(1)、通过A/D转换芯片ADC16DV160在100MHz的采样时钟下，进行双路采样,将两路载波频率为70MHz的模拟中频ADS-B已调制信号分别转换为8bits ADS-B数字信号，然后输入ALTERA的Cyclone III系列芯片EP3C40F324I7N中；

(2)、在FPGA中，将两路8bits的ADS-B数字信号分别转换为16bits的ADS-B数字中频信号；

步骤3，在FPGA中实现数字中频信号解调

在脉冲解调的通信系统中，需经过两次解调，首先从已调制的高频载波中解调出已调的脉冲序列信号，然后再根据已调的脉冲序列信号特点，恢复相应的调制信号。从已调制的高频载波中解调出已调的脉冲序列信号。所述两路16bits的ADS-B数字中频信号解调过程完全相同，均采用了数字正交解调算法，具体步骤为：

(1)、采用正交解调方法，即用70MHz中频信号和本地振荡器产生的两路同频正交信号混频，再经低通滤波器后，其信号调制信息都包含在I和Q两路分量信息中，

进一步的，所述中频信号正交解调计算步骤为：若输入信号u_s为中频输入信号，即u_s＝a_s(t)cos(2πf₀t+θ_s(t))，其中f₀为中频频率，θ_s(t)为相位。本地振荡器产生两路相互正交的信号，即为u_rc＝cos(2πf_rt)和u_rs＝sin(2πf_rt)，即u_rc和u_rs相位相差由于f₀＝f_r，则经过乘法器后输出为：

$u_i=u_s{u}_{rc}=\frac{1}{2}{a}_s\left(t\right)cos\left({\mathrm{\θ}}_s\right(t\left)\right)+\frac{1}{2}{a}_s\left(t\right)cos(4{\mathrm{\πf}}_{0}t+{\mathrm{\θ}}_s(t\left)\right)......(1-1)$

$u_q=u_s{u}_{rs}=-\frac{1}{2}{a}_s\left(t\right)sin\left({\mathrm{\θ}}_s\right(t\left)\right)+\frac{1}{2}{a}_s\left(t\right)sin(4{\mathrm{\πf}}_{0}t+{\mathrm{\θ}}_s(t\left)\right)......(1-2)$

上式右边第一项恰好是反映调制信号变化的u_i分量，而第二项是频率为4πf₀t+θ_s(t)的高频部分u_i分量，经所述低通滤波器滤除后，只输出由下式(1-3)和(1-4)决定的所需调制信号电压。

$u_I=\frac{1}{2}{a}_s\left(t\right)cos\left({\mathrm{\θ}}_s\right(t\left)\right)......(1-3)$

$u_Q=-\frac{1}{2}{a}_s\left(t\right)sin\left({\mathrm{\θ}}_s\right(t\left)\right)......(1-4)$

由上式(1-3)和(1-4)可知，u_I和u_Q中不含中频信号，只含有调制信号幅度和相位信息，

将u_I和u_Q分别平方，然后求和，即：

${u_I}^2+{u_Q}^2={\left(\frac{1}{2}{a}_s\right(t\left)cos\right({\mathrm{\θ}}_s\left(t\right)\left)\right)}^2+{(-\frac{1}{2}{a}_s(t\left)sin\right({\mathrm{\θ}}_s\left(t\right)\left)\right)}^2=\frac{1}{4}{a_s}^2\left(t\right)---(1-5)$

由上式(1-5)可知，只含有调制信号幅度信息。

因模拟器件自身的一致性和稳定性相对数字器件都较差，故模拟解调中两路正交通道之间在大的动态范围内幅度不能实现一致性和相位的正交，即产生镜频误差，I和Q两路输出的正交基带信号的相位误差一般只能做到20～30，幅度值误差为0.5dB。而数字正交解调和模拟正交解调工作原理是相同的，不同的是需要解调的中频信号直接先做A/D模数转换，转换为数字信号，而本地振荡器、乘法器和低通滤波器均是采用数字技术来实现的。

在通信系统中应用数字技术，能够解决模拟正交解调过程中出现的两通道间幅度和相位不平衡问题，使得I和Q两路通道在幅度一致性和相位正交性上具有更高精度的匹配。

在数字通信系统中，根据奈奎斯特(Niquist)准则，采样频率一般都要大于信号带宽的2倍。设定A/D的采样频率为f_s，满足如下条件：

$f_s=\frac{4f_0}{2M-1}$

M＝1,2,...…,f_s≥2B

上式中，M＝1，2，……，B为中频信号带宽，则中频输入信号u_s＝a_s(t)cos(2πf₀t+θ_s(t))，经A/D采样得到的采样序列函数为x(n)，即为x(n)＝a(n)cos(2πf₀n/f_s+θ(n))，将x(n)分别和本地振荡器产生的两路正交函数cos(ω₀n)和sin(ω₀n)做数字混频处理，其中ω₀＝2πf₀/f_s，然后经低通滤波器滤波输出，低通滤波器带宽取决于基带信号带宽，从 而实现I/Q两路解调，再根据具体的调制信息进行相应的解调，得到所需要的数字基带信号；

(2)、选择数字低通滤波器进行低通滤波

数字的低通滤波器有两种实现形式，即有限长单位冲激响应(Finite ImpulseResponse，FIR)数字滤波器和无限脉冲响应(Infinite Impulse Response，IIR)数字滤波器，所述FIR数字滤波器和所述IIR数字滤波器相比，有很多优点，如线性相位和稳定性等特点，以及设计相对比较成熟，因此采用FIR数字滤波器实现低通滤波；

步骤4、采用适于中频ADS-B信号的数字正交解调算法

采用数字正交解调算法，解调70MHz ADS-B数字中频信号。70MHz的ADS-B中频信号携带的调制信息是1090ES ADS-B信息数据经PPM编码调制后得到的脉冲序列信号，因此只需解调幅度信息即可。依据(1-5)式，对经过FIR滤波器滤波输出的两路数字信号y_I和y_Q分别做平方处理，然后再叠加求和，从而得到ADS-B信息数据的数字基带信号幅度波。

在解调过程中，本地振荡器、乘法器(混频器)和低通滤波器均通过FPGA中IP核生成实现。

本发明所述方法优越效果在于：所述所数字解调方法，能够从70MHz ADS-B数字已调制信号中解调出ADS-B数字基带信号。

附图说明

图1为现有技术中ADS-B接收机射频模块框图；

图2为本发明所述双通道1090ES接收模块的单路接收模块原理框图；

图3为模拟正交解调工作原理组成方框图；

图4为数字正交解调工作原理组成方框图；

图5为基于FPGA的数字中频信号解调方法的ADS-B数字正交解调算法原理方框图；

具体实施方式

下面结合说明书附图1-5对本发明所述具体实施方式作进一步详细说明。

本发明提供一种基于FPGA的数字中频信号解调方法，包括以下步骤：

步骤1，双通道1090ES接收模块输出模拟中频信号

如图2所示，双通道1090ES接收模块采用分集接收方式，由两路完全相同的1090ES接收模块组成，同时接收上、下天线的信号，接收的上、下天线的信号的天线接口模块的射频信号经大信号限幅、收发开关后，送低噪声放大，进入镜频抑制滤波器滤波，再送入混频器下变频，输出70MHz中频信号，然后进行低通滤波，滤除中频高次谐波及本振信号的干扰，再经中频放大、对数放大及中频滤波后送终端处理，同时该信号经定向耦合器耦合出一路信号，经放大、检波、比较送出自检信号；

进一步的，信号中心频率为1090MHz，频率源模块将1020MHz本振信号分两路，放大、滤波、隔离后送到两个接收支路混频使用，接收时，将天线收到的信号经过声表面滤波器送到双通道1090ES接收模块放大、滤波、混频，输出两路中频70MHz信号；

步骤2，将1090ES ADS-B模拟中频信号转换为数字信号

经过双通道1090ES接收模块下变频出来的信号为模拟中频70MHz ADS-B已调制信号，对模拟中频70MHz ADS-B已调制信号做数字转换处理：

(1)、通过A/D转换芯片ADC16DV160在100MHz的采样时钟下，进行两路采样,将两路载波频率为70MHz的模拟中频ADS-B已调制信号分别转换为8bits ADS-B数字信号，然后输入ALTERA的Cyclone III系列芯片EP3C40F324I7N中；

(2)、在FPGA中，将两路8bits的ADS-B数字信号分别转换为16bits的ADS-B数字中频信号；

步骤3，在FPGA中实现数字中频信号解调

如图3-4所示，在脉冲解调的通信系统中，需经过两次解调。首先从已调制的高频载波中解调出已调的脉冲序列信号，然后再根据已调的脉冲序列信号特点，恢复相应的调制信号，本发明只限于第一次解调过程的说明，即从已调制的高频载波中解调出已调的脉冲序列信号，两路16bits的ADS-B数字中频信号解调过程完全相同，均采用了数字正交解调算法，因此只说明一路16bits的ADS-B数字中频信号解调过程即可，具体步骤为：

(1)、采用正交解调方法，即用70MHz中频信号和本地振荡器产生的两路同频正交信号混频，再经低通滤波器后，其信号调制信息都包含在I和Q两路分量信息中，

本发明所述方法的解调计算的具体步骤为：若输入信号u_s为中频输入信号，即u_s＝a_s(t)cos(2πf₀t+θ_s(t))，其中f₀为中频频率，θ_s(t)为相位。本地振荡器产生两路相互 正交的信号，即为u_rc＝cos(2πf_rt)和u_rs＝sin(2πf_rt)，即u_rc和u_rs相位相差由于f₀＝f_r，则经过乘法器后输出为：

$u_i=u_s{u}_{rc}=\frac{1}{2}{a}_s\left(t\right)cos\left({\mathrm{\θ}}_s\right(t\left)\right)+\frac{1}{2}{a}_s\left(t\right)cos(4{\mathrm{\πf}}_{0}t+{\mathrm{\θ}}_s(t\left)\right)......(1-1)$

$u_q=u_s{u}_{rs}=-\frac{1}{2}{a}_s\left(t\right)sin\left({\mathrm{\θ}}_s\right(t\left)\right)+\frac{1}{2}{a}_s\left(t\right)sin(4{\mathrm{\πf}}_{0}t+{\mathrm{\θ}}_s(t\left)\right)......(1-2)$

显然，上边两式右边第一项恰好是反映调制信号变化的u_i分量，而第二项是频率为4πf₀t+θ_s(t)的高频部分u_i分量，经所述低通滤波器滤除后，只输出由下式2-1和2-2决定的所需调制信号电压，

$u_I=\frac{1}{2}{a}_s\left(t\right)cos\left({\mathrm{\θ}}_s\right(t\left)\right)......(1-3)$

$u_Q=-\frac{1}{2}{a}_s\left(t\right)sin\left({\mathrm{\θ}}_s\right(t\left)\right)......(1-4)$

由上式(1-3)和(1-4)可知，u_I和u_Q中不含中频信号，只含有调制信号幅度和相位信息，

将u_I和u_Q分别平方，然后求和，即

${u_I}^2+{u_Q}^2={\left(\frac{1}{2}{a}_s\right(t\left)cos\right({\mathrm{\θ}}_s\left(t\right)\left)\right)}^2+{(-\frac{1}{2}{a}_s(t\left)sin\right({\mathrm{\θ}}_s\left(t\right)\left)\right)}^2=\frac{1}{4}{a_s}^2\left(t\right)---(1-5)$

由上式(1-5)可知，只含有调制信号幅度信息。

因模拟器件自身的一致性和稳定性相对数字器件都较差，故模拟解调中两路正交通道之间在大的动态范围内幅度不能实现一致性和相位的正交，即产生镜频误差，I和Q两路输出的正交基带信号的相位误差一般只能做到20～30，幅度值误差为0.5dB。而数字正交解调和模拟正交解调工作原理是相同的，不同的是需要解调的中频信号直接先做A/D模数转换，转换为数字信号，而本地振荡器、乘法器和低通滤波器均是采用数字技术来实现的。

本发明所述数字正交解调方法应用于数字技术在通信系统中的应用，能够解决模拟正交解调过程中出现的两通道间幅度和相位不平衡问题，使得I和Q两路通道在幅度一致性和相位正交性上具有更高精度的匹配。

在所述数字技术通信系统中，根据奈奎斯特(Niquist)准则，采样频率一般都要大于信号带宽的2倍，设定A/D的采样频率为f_s，满足如下条件：

$f_s=\frac{4f_0}{2M-1}$

f_s≥2B

上式中，M＝1，2，……，B为中频信号带宽[34]。则中频输入信号u_s＝a_s(t)cos(2πf₀t+θ_s(t))，经A/D采样得到的采样序列函数为x(n)，即为x(n)＝a(n)cos(2πf₀n/f_s+θ(n))。将x(n)分别和本地振荡器产生的两路正交函数cos(ω₀n)和sin(ω₀n)做数字混频处理，其中ω₀＝2πf₀/f_s，然后经低通滤波器滤波输出，低通滤波器带宽取决于基带信号带宽，从而实现I/Q两路解调。然后再根据具体的调制信息进行相应的解调，得到所需要的数字基带信号；

(2)、采用数字低通滤波器实现低通滤波

数字的低通滤波器有两种实现形式，即有限长单位冲激响应(Finite ImpulseResponse，FIR)数字滤波器和无限脉冲响应(Infinite Impulse Response，IIR)数字滤波器，因FIR数字滤波器和IIR数字滤波器相比，有很多优点，如线性相位和稳定性等特点，以及设计相对比较成熟，因此采用FIR数字滤波器实现低通滤波。

步骤4、适用于中频ADS-B信号的数字正交解调算法

如图5所示，采用数字正交解调算法，解调70MHz ADS-B数字中频信号。70MHz的ADS-B中频信号携带的调制信息是1090ES ADS-B信息数据经PPM编码调制后得到的脉冲序列信号，因此只需解调幅度信息即可。依据(1-5)式，对经过FIR滤波器滤波输出的两路数字信号y_I和y_Q分别做平方处理，然后再叠加求和，从而得到ADS-B消息数据的数字基带信号幅度波。

在解调过程中，本地振荡器、乘法器(混频器)和低通滤波器均通过FPGA中IP核生成实现。

本发明并不限于上述实施方式，在不背离本发明的实质内容的情况下，本领域技术人员可以想到的任何变形、改进、替换均落入本发明的范围。

Claims (2)

1.一种基于FPGA的数字中频信号解调方法，包括以下步骤：

步骤1，通过双通道1090ES接收模块输出模拟中频信号

双通道1090ES接收模块采用分集接收方式，由两路完全相同的1090ES接收模块组成，同时接收上、下天线的信号，接收的上天线、下天线的信号的天线接口模块的射频信号经大信号限幅、收发开关后，送低噪声放大，进入镜频抑制滤波器滤波，再送入混频器下变频，输出70MHz中频信号，然后低通滤波，滤除中频高次谐波及本振信号的干扰，再经中频放大、对数放大及中频滤波后送终端处理，同时该信号经定向耦合器耦合出一路信号，经放大、检波、比较送出自检信号，其中，信号中心频率为1090MHz，频率源模块将1020MHz本振信号分两路，放大、滤波、隔离后送到两个接收支路混频使用，接收时，将天线收到的信号经过声表面滤波器送到双通道1090ES接收模块放大、滤波、混频，输出两路中频70MHz信号；

步骤2，将1090ES ADS-B模拟中频信号转换为数字信号

经过双通道1090ES接收模块下变频生成的信号为模拟中频70MHz ADS-B已调制信号，对模拟中频70MHz ADS-B已调制信号做数字转换处理：

(1)、通过A/D转换芯片ADC16DV160在100MHz的采样时钟下，进行双路采样,将两路载波频率为70MHz的模拟中频ADS-B已调制信号分别转换为8bits ADS-B数字信号，然后输入ALTERA的Cyclone III系列芯片EP3C40F324I7N中；

(2)、在FPGA中，将两路8bits的ADS-B数字信号分别转换为16bits的ADS-B数字中频信号；

步骤3，在FPGA中实现数字中频信号解调

在脉冲解调的通信系统中，需经过两次解调，首先从已调制的高频载波中解调出已调的脉冲序列信号，然后再根据已调的脉冲序列信号特点，恢复相应的调制信号，从已调制的高频载波中解调出已调的脉冲序列信号。所述两路16bits的ADS-B数字中频信号解调过程采用数字正交解调算法；

步骤4、采用适于中频ADS-B信号的数字正交解调算法

采用数字正交解调算法，解调70MHz ADS-B数字中频信号，70MHz的ADS-B中频信号携带的调制信息是1090ES ADS-B信息数据经PPM编码调制后得到的脉冲序列信号，在此只需解调幅度信息，所述解调幅度信息依据下式进行，即：

对经过FIR滤波器滤波输出的两路数字信号y_I和y_Q分别做平方处理，然后再叠加求和，从而得到ADS-B信息数据的数字基带信号幅度波。

2.按照权利要求1所述一种基于FPGA的数字中频信号解调方法，其特征在于，步骤3所述正交解调方法，即用70MHz中频信号和本地振荡器产生的两路同频正交信号混频，再经低通滤波器后，其信号调制信息都包含在I和Q两路分量信息中，所述中频信号正交解调计 算步骤为：

(1)若输入信号u_s为中频输入信号，即u_s＝a_s(t)cos(2πf₀t+θ_s(t))，其中f₀为中频频率，θ_s(t)为相位。本地振荡器产生两路相互正交的信号，即为u_rc＝cos(2πf_rt)和u_rs＝sin(2πf_rt)，即u_rc和u_rs相位相差由于f₀＝f_r，则经过乘法器后输出为：

上式右边第一项恰好是反映调制信号变化的u_i分量，而第二项是频率为4πf₀t+θ_s(t)的高频部分u_i分量，经所述低通滤波器滤除后，只输出由下式(1-3)和(1-4)决定的所需调制信号电压。

由上式(1-3)和(1-4)可知，u_I和u_Q中不含中频信号，只含有调制信号幅度和相位信息。

将u_I和u_Q分别平方，然后求和，即：

由上式(1-5)可知，只含有调制信号幅度信息，在数字通信系统中，根据奈奎斯特准则，采样频率大于信号带宽的2倍，设定A/D的采样频率为f_s，满足如下条件：

M＝1,2,...…,f_s≥2B

上式中，M＝1，2，……，B为中频信号带宽，则中频输入信号u_s＝a_s(t)cos(2πf₀t+θ_s(t))，经A/D采样得到的采样序列函数为x(n)，即为x(n)＝a(n)cos(2πf₀n/f_s+θ(n))，

(2)将x(n)分别和本地振荡器产生的两路正交函数cos(ω₀n)和sin(ω₀n)做数字混频处理，其中ω₀＝2πf₀/f_s，然后经低通滤波器滤波输出，低通滤波器带宽取决于基带信号带宽，从而实现I/Q两路解调，再根据调制信息进行相应的解调，得到所需要的数字基带信号。