CN109714065B - 一种基于微纳卫星的星载ais和ads-b一体化接收机 - Google Patents

Abstract

本发明公开了一种基于微纳卫星的星载AIS和ADS‑B一体化接收机系统，包括天线模块，射频前端模块，以及由高速模/数转换器和片上系统SoC组成的数字信号处理模块，实现AIS和ADS‑B信号的同步接收和高效处理。接收机对AIS、ADS‑B的混合信号进行接收并对其进行射频滤波放大，将所得信号送至信号处理单元由高速模/数转换器进行采样后，输入SoC平台进行数字下变频、信号分离以及抽取滤波，并对所得报文进行帧头突发检测、频偏估计、信号解调和数据解码等处理后进行CRC校验，最终获得所需AIS、ADS‑B数据。本发明采用一体化接收设计，有效减少星上载荷的体积、重量与接收机功耗，实现了高度集成，更适用于在微纳卫星上的应用。

Description

一种基于微纳卫星的星载AIS和ADS-B一体化接收机

技术领域

本发明属于航天航海无线通信技术领域，特别涉及一种基于微纳卫星的星载AIS和ADS-B一体化接收机系统。

背景技术

当今时代，海事与民航的交通信息数据是大数据中一类非常重要的元素。海上和空中交通管理部门通过获取海量、多维的海事与民航交通信息，能够从中分析提炼出海洋船舶和民航飞机的运行轨迹，从而实现有效的交通监管，提升海上船舶和民航飞机的交通安全水平以及海上和空中的航路容量。

当前，获取海上船舶和民航飞机交通信息数据的最佳手段就是利用各自的自动识别系统进行相关活动的监视。船载自动识别系统(Automatic Identifi-cation System，AIS)是目前用于实现船岸之间以及船舶之间交管通信的一种海运交通监控管理系统，它能够实时获取和处理附近海域的船舶航行信息，有效避免船舶之间的碰撞。民航飞机配备的自动识别系统即为广播式自动相关监视系统(Automatic DependentSurveillance-Broadcast，ADS-B)，它将卫星导航、通信技术、机载设备以及地面设备等先进技术相结合，是一种基于卫星导航与空地通信数据链的高效空中交通监视手段。利用AIS与ADS-B系统能够方便的获取船舶和民航飞机的身份、航行状态、速度和位置等信息，有效弥补了基于雷达的传统监视系统布站成本高、覆盖能力较弱的缺陷，大幅提升了现有的航运管制系统监管能力，确保了船舶和飞机的安全，满足了航路容量不断增加的需求，将海上、空中交通管制中的通信、导航以及监视能力提高到一个新的层次。

在目前由AIS系统与ADS-B系统构成的海上及空中管理体系中，地面接收基站是最核心的部分之一。虽然地面基站的建设比较容易，但是它的覆盖范围和地形选择的限制都制约着现有系统实现对全球的全面覆盖。除此之外，AIS和ADS-B的无线信号传播受限，岸基AIS基站的覆盖范围限于海岸50海里以内，陆基的ADS-B信号一般的监视范围在250公里以内。综上所述，地面监视网络无法实现大范围、远距离的通信数据接收。

微纳卫星功能密度高、研制周期短、成本较低、发射灵活，但随着应用要求的日益增加，微纳卫星的载荷功能日益增强，种类越来越多，相关技术也日益复杂，这都导致了微纳卫星重量和体积的增长，使微纳卫星的成本增加，发射风险变高，丧失了微纳卫星相对于大卫星的技术优势。

发明内容

本发明所解决的技术问题是提供一种基于微纳卫星的星载全数字AIS和ADS-B一体化接收机。

实现本发明目的的技术解决方案为：一种基于微纳卫星的星载全数字AIS和ADS-B一体化接收机，系统包括天线模块，射频前端模块，以及由高速模/数转换器和片上系统SoC(包括现场可编程门阵列FPGA和嵌入式ARM微处理器)组成的信号处理模块，其中：

所述天线模块包括AIS/ADS-B双模接收天线，用于接收传输的AIS与ADS-B的混合射频信号。

所述射频前端模块由射频低噪声放大器、射频带通滤波器以及自动增益放大电路组成，射频低噪声放大器对接收到的混合射频信号进行低噪声放大；射频带通滤波器用于滤除多余的噪声信号与杂波信号，且可用于避免模数转换采样后频谱混叠情况的发生；自动增益放大电路用于调整信号的大小，使射频信号在模/数转换器的输入范围之内；射频低噪声放大器、射频带通滤波器以及自动增益放大电路按照顺序进行连接，将接收到的信号处理至合适的范围内，并输出到信号处理模块的高速模/数转换器中。

所述信号处理模块由高速模/数转换器和包括现场可编程门阵列FPGA与嵌入式ARM微处理器的片上系统SoC组成，其中现场可编程门阵列FPGA为整个接收机系统的核心单元。高速模/数转换器的输入带宽大于信号最高频率，最高采样率是射频信号带宽的两倍以上，避免采样后频谱发生混叠。信号处理模块包括数字下变频与信号分离模块、抽取滤波模块、报文预处理模块、报文信息提取模块以及校验模块。射频信号经过高速模/数转换器进行数字化处理后首先输入到数字下变频与信号分离模块，依次与直接数字频率合成器(DDS)产生的相应频率的本地振荡信号进行混频，并使用带抽取倍数的FIR低通滤波器进行滤波处理，实现数字下变频与信号分离，最终得到ADS-B、AIS1和AIS2的基带信号。将获得的基带信号输入抽取滤波模块以降低信号的采样速率，得到较低的处理速率，接下来将三路信号输入报文预处理模块与报文信息提取模块，进行并行处理。利用FPGA模块对数字信号分别进行帧头突发检测、频偏估计、符号定时同步等报文预处理，通过对AIS数据帧进行白化滤波和维特比解调完成信号解码并输入校验模块进行CRC校验纠错，最终将解算所得的比特序列输出；通过对ADS-B数据帧进行比特位解调和置信度标定完成信号解码，并输入校验模块进行CRC校验纠错后得到包括ADS-B信息的比特序列，并将其输出。嵌入式ARM微处理器用于控制信号处理流程与接口管理，协助进行信号处理与信息解码。

所述天线模块，射频前端模块以及数字信号处理模块依次连接，对接收到的射频信号进行处理，得到目标的比特流数据。

本发明与现有技术相比，其显著优点为：1)本发明提出了星载全数字AIS和ADS-B一体化接收机系统，有效减少星上载荷的体积、重量与接收机功耗，实现了高度集成，更适用于在微纳卫星上的应用；2)本发明的星载全数字AIS和ADS-B一体化接收机系统，采用射频直接采样，避免了模拟系统对于温度漂移和噪声干扰的敏感，同时本地载波的频率、相位以及滤波器的特性等都能根据实际的需求进行相关的调整，提高了接收机系统的性能以及设计的灵活性；3)本发明提出的星载全数字AIS和ADS-B一体化接收机系统，依据AIS、ADS-B接收系统信号处理机制的共同特点进行接收机设计，实现两种信号的同步处理和实时处理，有效提高系统的可靠性；4)本发明提出的星载全数字AIS和ADS-B一体化接收机系统，选用基于高集成、高密度、低功耗的SoC平台，结合FPGA和ARM处理器的优点，具有设计集成度高、可靠性好、处理速度快等特点；5)本发明提出的星载全数字AIS和ADS-B一体化接收机系统，通过组合通信，获得更高的时间分辨率，并且通过一体化设计，能够分析提炼出海洋船舶与民航飞机的运行轨迹，实现对全球海域、空域的有效交通监管。

附图说明

图1为本发明接收机的组成原理框图。

图2为本发明接收机可编程门阵列FPGA的内部组成与工作原理图。

图3为本发明接收机的工作流程框图。

具体实施方式

一种基于微纳卫星的星载AIS和ADS-B一体化接收机，包括依次连接的天线模块、射频前端模块和信号处理模块；

其中天线模块包括AIS/ADS-B双模接收天线，用于接收AIS与ADS-B的混合射频信号；

射频前端模块包括依次连接的射频低噪声放大器、射频带通滤波器以及自动增益放大电路，用于将接收到的信号进行滤波放大，滤除多余的噪声信号与杂波信号，之后将信号调理后输入到信号处理模块；

信号处理模块采用高速模/数转换器对混合信号进行射频直接采样，该模块包括高速模/数转换器、现场可编程门阵列FPGA和嵌入式ARM微处理器；所述高速模/数转换器用于对信号进行射频直接采样获得数字信号，所述现场可编程门阵列FPGA用于对信号进行数字下变频、信道分离、抽取滤波处理，最终通过报文预处理、信号解调与数据解码得到最终的比特序列，所述嵌入式ARM微处理器用于控制信号处理流程与接口管理，协助进行信号处理与信息解码。

所述现场可编程门阵列FPGA包括依次连接的数字下变频与信号分离模块、抽取滤波模块、报文预处理模块、报文信息提取模块和校验模块；

所述数字下变频与信号分离模块包括混频单元和FIR滤波单元，用于将混合信号与本地振荡信号进行混频，实现数字下变频，并使用带抽取倍数的FIR低通滤波单元进行滤波处理实现信号分离；

所述抽取滤波模块包括若干不同抽取倍数的积分梳状滤波单元，用于降低获得的基带信号采样速率；

所述报文预处理模块包括AIS报文预处理模块和ADS-B报文预处理模块；AIS报文预处理模块包括依次连接的帧头突发检测单元、频偏估计与抵消单元、符号定时同步单元和插值滤波单元，用于对报文帧头位置进行定位，估计载波频偏并根据频偏估计结果对该路信号进行频偏补偿，之后将信号输入符号定时同步单元估计出符号定时误差，然后控制插值滤波器内插出最佳采样点，完成预处理；ADS-B报文预处理模块包括依次连接的ASK解调单元、有效脉冲提取单元、帧头突发检测单元和功率一致性检测单元，该模块用于对信号进行ASK解调，对解调后的信号进行自相关滤波抑制噪声后，进行有效脉冲提取，实现帧头突发检测和功率一致性检测，完成预处理；

所述报文信息提取模块包括AIS解码模块与ADS-B解码模块，AIS解码模块包括白化滤波单元与维特比解调单元，用于对AIS信号进行白化滤波并通过viterbi解调获得数据；ADS-B解码模块包括bit解调单元与置信度标定单元，用于对信号bit位解调，同时进行置信度标定，最终得到相应比特数据；

所述校验模块包括若干CRC校验单元，用于对数据进行循环冗余校验，校验信息帧中的误码。

所述现场可编程门阵列FPGA和嵌入式ARM微处理器集成在SoC平台中。

本发明公开的星载全数字AIS和ADS-B一体化接收机系统，有效减少星上载荷的体积、重量与接收机功耗，实现了高度集成，更适用于在微纳卫星上的应用。

下面进行更详细的描述。

本发明针对微纳卫星星上资源匮乏的现状，结合AIS与ADS-B系统信号处理机制的共同特点提出了一种基于射频直接采样的星载全数字AIS和ADS-B一体化接收机系统设计方案。通过对AIS、ADS-B的信号进行接收、采样、信号分离、帧头检测、频偏估计、解调、CRC校验等处理，实现对导航信号的接收。

系统总体设计如图1所示，包括天线模块，射频前端模块，以及由高速模/数转换器和包括现场可编程门阵列FPGA与嵌入式ARM微处理器的片上系统SoC组成的信号处理模块。

天线模块用于接收AIS、ADS-B混合射频信号。

射频前端模块对天线模块接收的AIS和ADS-B混合射频信号进行低噪声放大，在放大信号的基础上减少放大器自身的噪声以提高信噪比，将射频信号输入带通滤波器中用于滤除射频信号的镜频干扰以及多余的噪声信号，并通过自动增益放大电路调整信号的大小，使射频信号在模/数转换器的输入范围之内。

信号处理模块由高速模/数转换器、现场可编程门阵列芯片FPGA和微处理器芯片ARM组成，将FPGA的硬件可编程能力和ARM处理器的软件可编程能力充分结合，具有功耗低、集成度高、系统灵活性高的优点。高速模/数转换器利用带通采样定理，对输入的混合信号进行射频直接采样，将信号由模拟信号转换为数字信号，并将数字信号送往FPGA进行处理。可编程门阵列芯片FPGA为整个接收系统的核心单元，ARM作为控制单元，对外设资源进行配置，并与FPGA互相通信。FPGA接收由高速模/数转换器输出的数字信号，对其进行处理并与ARM进行交互，ARM最终将数据输出。

信号处理单元的现场可编程门阵列FPGA为整个接收系统的核心单元，其内部组成与工作原理如图2所示。数字下变频与信号分离模块包括混频单元和FIR滤波单元；抽取滤波模块包括积分梳状(CIC)滤波单元；报文预处理模块包括AIS报文预处理模块和ADS-B报文预处理模块：AIS报文预处理模块包括帧头突发检测单元、频偏估计与抵消单元、符号定时同步单元和插值滤波单元；ADS-B报文预处理模块包括ASK解调单元、有效脉冲提取单元、帧头突发检测单元和功率一致性检测单元；报文信息提取模块包括AIS解码模块和ADS-B解码模块：AIS解码模块包括白化滤波单元和维特比解调单元，ADS-B解码模块包括bit解调单元和置信度标定单元；校验模块由CRC校验单元组成。

接收机总体工作流程如图3所示。

由天线模块的双模天线接收AIS和ADS-B的混合信号，在射频前端模块通过射频低噪声放大器、射频带通滤波器以及自动增益放大电路将接收到的信号调理至合适的范围内后输入到信号处理单元。

信号首先输入高速模/数转换器进行射频直接采样，经过数字化处理后输入到数字下变频与信号分离模块，与直接数字频率合成器(DDS)产生的本地振荡信号进行混频：ADS-B信号的频率为1090MHz，AIS1信号的频率为161.975MHz，AIS2信号的频率为162.025MHz，模/数转换器的采样频率为50MHz，采用数字混频技术，将混合信号和10MHz的本振信号进行混频，并使用抽取因子为6、截止频率为4MHz的FIR低通滤波器进行抽取滤波，得到ADS-B的基带信号；令混合信号与12MHz的本振信号进行混频，通过抽取因子为6、截止频率为50kHz的FIR低通滤波器得到AIS1和AIS2混合的信号，再通过与50kHz的本振信号进行混频和低通滤波处理，得到AIS1和AIS2的基带信号。将获得的基带信号输入抽取滤波模块进一步降低信号的采样速率，抽取模块由若干抽取倍数不同的积分梳状滤波单元级联组成，此处选用抽取因子为31和抽取因子为7的CIC滤波器，接下来将三路信号输入报文预处理模块和报文信息提取模块，进行并行处理。

对于AIS信号，在报文预处理模块中其训练序列经过鉴频器和FFT会出现峰值，依据该原理实现帧头突发检测，对帧头位置进行定位；由于船舶与卫星之间存在高速相对运动，因此接收到的AIS信号会产生较大的多普勒频偏，对载波频偏进行估计，并根据频偏估计结果对该路信号进行频偏补偿；频偏补偿后将信号送入符号定时同步单元，通过最大似然估计得到符号定时误差估计值，结合插值滤波得到每个符号周期的最佳采样点数据；在报文信息提取模块中，首先对获得的AIS数据帧进行白化滤波，由于AIS信号的调制方式为高斯最小频移键控(GMSK)调制，因此对输出数据进行维特比解调，得到解调出的比特数据输入CRC校验模块进行循环冗余校验，将最终结果输出到数据传输接口。

对于ADS-B信号，在报文预处理模块中首先对其进行ASK解调，并对得到的信号进行自相关滤波抑制噪声；若信号中一采样点幅值大于门限值且之后连续三个及以上的采样点幅值同样大于门限值，即可判定该点为有效脉冲位置，据此完成有效脉冲提取；根据ADS-B消息传输波形的规定，消息帧头在0μs、1.0μs、3.5μs、4.5μs上存在四个脉冲，利用帧头脉冲满足的时序关系对应检测到帧头；计算帧头的四个脉冲各自的平均功率值与参考功率值比较，依据功率一致性检测剔除由于强干扰造成数据位难以解调的无效报文，输出数据帧。ADS-B的调制方式为脉冲位置调制(PPM)，因此在报文信息提取模块中，对信号进行比特(bit)位解调，同时通过对数据进行形状分析标定代码位的置信度高低，完成最终的解码，将报文解码所得的数据输入CRC校验模块进行循环冗余校验，将结果输出到数据传输接口。

本发明的星载全数字AIS和ADS-B一体化接收机系统，采用射频直接采样，避免了模拟系统对于温度漂移和噪声干扰的敏感，同时本地载波的频率、相位以及滤波器的特性等都能根据实际的需求进行相关的调整，提高了接收机系统的性能以及设计的灵活性。

Claims (2)

1.一种基于微纳卫星的星载AIS和ADS-B一体化接收机，其特征在于，包括依次连接的天线模块、射频前端模块和信号处理模块；

其中天线模块包括AIS/ADS-B双模接收天线，用于接收AIS与ADS-B的混合射频信号；

射频前端模块包括依次连接的射频低噪声放大器、射频带通滤波器以及自动增益放大电路，用于将接收到的信号进行滤波放大，滤除多余的噪声信号与杂波信号，之后将信号调理后输入到信号处理模块；

信号处理模块采用高速模/数转换器对混合信号进行射频直接采样，信号处理模块包括高速模/数转换器、现场可编程门阵列FPGA和嵌入式ARM微处理器；所述高速模/数转换器用于对信号进行射频直接采样获得数字信号，所述现场可编程门阵列FPGA用于对信号进行数字下变频、信道分离、抽取滤波处理，最终通过报文预处理、信号解调与数据解码得到最终的比特序列，所述嵌入式ARM微处理器用于控制信号处理流程与接口管理，协助进行信号处理与信息解码；

所述现场可编程门阵列FPGA包括依次连接的数字下变频与信号分离模块、抽取滤波模块、报文预处理模块、报文信息提取模块和校验模块；

所述数字下变频与信号分离模块包括混频单元和FIR滤波单元，用于将混合信号与本地振荡信号进行混频，实现数字下变频，并使用带抽取倍数的FIR滤波单元进行滤波处理实现信号分离；

所述抽取滤波模块包括若干不同抽取倍数的积分梳状滤波单元，用于降低获得的基带信号采样速率；

所述报文预处理模块包括AIS报文预处理模块和ADS-B报文预处理模块；AIS报文预处理模块包括依次连接的帧头突发检测单元、频偏估计与抵消单元、符号定时同步单元和插值滤波单元，用于对报文帧头位置进行定位，估计载波频偏并根据频偏估计结果这一路信号进行频偏补偿，之后将信号输入符号定时同步单元估计出符号定时误差，然后控制插值滤波器内插出最佳采样点，完成预处理；ADS-B报文预处理模块包括依次连接的ASK解调单元、有效脉冲提取单元、帧头突发检测单元和功率一致性检测单元，ADS-B报文预处理模块用于对信号进行ASK解调，对解调后的信号进行自相关滤波抑制噪声后，进行有效脉冲提取，实现帧头突发检测和功率一致性检测，完成预处理；

所述报文信息提取模块包括AIS解码模块与ADS-B解码模块，AIS解码模块包括白化滤波单元与维特比解调单元，用于对AIS信号进行白化滤波并通过viterbi解调获得数据；ADS-B解码模块包括bit解调单元与置信度标定单元，用于对信号bit 位解调，同时进行置信度标定，最终得到相应比特数据；

所述校验模块包括若干CRC校验单元，用于对数据进行循环冗余校验，校验信息帧中的误码。

2.根据权利要求1所述的基于微纳卫星的星载AIS和ADS-B一体化接收机，其特征在于，现场可编程门阵列FPGA和嵌入式ARM微处理器集成在SoC平台中。

Images