CN104081701A - 光网络系统的通信方法、系统及装置 - Google Patents

Abstract

本发明提供了一种光网络系统中数据通信的方法，系统及装置，通过对所述8比特/10比特的译码后的数据流进行32比特到34比特的编码以及对所述32比特到34比特编码后的数据流进行前向纠错编码，并将所述编码后的数据流发送出去；或者接收的数据流进行前向纠错译码，以及对所述前向纠错译码后的数据流进行32比特到34比特的译码，实现了一种新的编码方式，节省了线路的带宽资源，同时在不中断业务的情况下可以实现对线路的监测，实现简单，极大的提高了系统的各项性能。

Description

光网络系统的通信方法、 系统及装置 技术领域

本发明涉及通信技术领域， 特别涉及一种光网络系统的通信方法、 系统及装置。 背景技术

无源光网络（Passive Optical Network, PON)技术是目前应用最广泛的光纤到户（Fiber To The Home, FTTH) 技术之一。 现有的 PON按信号分配方式可以分为功率分割型无源光网络 禾口波分复用无源光网络 ( wavelength division multiplexing Passive Optical Network, WDMPON) 。 目前的宽带无源光网络 (Broadband Passive Optical Network, BPON) 、 吉比特 无源光网络（Gigabit-capable Passive Optical Network, GPON)禾口以太无源光网络（Ethernet Passive Optical Network, EPON)等属于功率分割型无源光网络。基于波分复用技术的 WDMPON 利用波分复用技术实现上行接入， 能够提供较高的工作带宽， 实现对称宽带接入。

在各种 P0N系统中， 主要广泛采用 8B/10B的编码方式， 但是， 采用这种编码方式具有高 达 25 %的带宽开销， 并且采用该编码方式不能实现在线业务的线路检测功能。 因此， 在 P0N 系统中如何改进现有的编码方式来减少系统开销且实现线路检测功能就成为目前系统中亟待 解决的问题。 发明内容

有鉴于此， 本发明实施例提供了一种光网络系统的通信方法、 光网络设备以及系统， 用 于解决现有光网络系统的编码方式导致系统开销大且不能对线路进行检测的问题， 在线路速 率不变的情况下， 采用新的编码方式， 减少了系统的开销， 同时实现了线路的检测， 实现简 单， 极大的提高了系统的各项性能。

第一方面， 本发明提供一种光网络系统的通信方法， 所述通信方法包括： 以某一线路速 率从物理媒介附加层接收数据流， 所述数据流为经过 8比特 /10比特编码后的数据流； 对所述 接收的数据流进行 8比特 /10比特的译码； 对所述 8比特 /10比特的译码后的数据流进行 32比特 到 34比特的编码； 对所述 32比特到 34比特编码后的数据流进行前向纠错编码； 对所述前向纠 错编码后的数据流进行 34比特 /10比特的位宽转换； 以所述的线路速率发送所述位宽转换后的 数据流到物理介质相关层。

在第一方面的第一种可能的实现方式中， 所述对所述 8比特 /10比特的译码后的数据流进 行 32比特到 34比特的编码步骤之前还包括： 依次连续接收所述 8比特 /10比特的译码后的数据流， 形成 4个数据块； 其中， 所述任意一 数据块为第一控制字符块或数据字符块； 任意一个第一控制字符块或者任意一个数据字符块 为 8比特的二进制码；

判断所述 4个数据块中是否有第一控制字符块。

结合第一方面或第一方面的第一种可能的实现方式， 在第二种可能的实现方式中， 所述 对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码具体包括：

若所述 4个数据块中没有第一控制字符块， 则在所述 4个数据块中的第一个数据块的头部 增加第一同步头， 输出所述增加第一同步头后的数据块； 其中， 所述第一个数据块为最先输 入的 8个比特二进制码； 所述第一同步头包括 2个比特的第一标识码， 所述第一标识码用于标 识所述数据块均为数据字符块。

结合第一方面、 第一方面的第一种可能的实现方式或者第一方面的第二种可能的实现方 式中， 在第三种可能的实现方式中， 所述通信方法还包括：

所述对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码具体包括： 若所述 4个数据块中有至少一个第一控制字符块， 则在所述 4个数据块中的第一个数据块 的头部增加第二同步头； 其中， 所述第一个数据块为最先输入的 8个比特二进制码； 所述第二 同步头包括 2个比特的第二标识码，所述第二标识码用于标识所述数据块中有至少一个第一控 制字符块；

根据所述 4个数据块中第一控制字符块的个数和所述第一控制块所在所述数据块的位置， 生成 4比特的控制字符块位置映射码，并将所述控制字符块位置映射码设置在所述第二同步头 之后并紧邻所述第二同步头；

将所述 4个数据块中的第一控制字符块都相应地转换成 4个比特的第二控制字符块； 输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控制字符 块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理后的数据块包括所述第二 同步头、 所述控制字符块位置映射码、 所述转换后的第二控制字符块和所述数据字符块。

结合第一方面、 第一方面的第一种可能的实现方式、 第一方面的第二种可能的实现方式 中以及第一方面第三种可能的实现方式， 在第四种可能的实现方式中， 所述输出处理后的数 据块具体包括：

若所述 4个数据块中还包括至少一个数据字符块， 则对所述 4个数据块中的数据字符块不 做任何处理， 保留所述数据块中的数据字符块；

输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控制字符 块位置映射码、 所述转换后的第二控制字符块以及所述数据字符块的数据块。

结合第一方面、 第一方面的第一种可能的实现方式、 第一方面的第二种可能的实现方式 中、 第一方面第三种可能的实现方式以及第一方面第四种可能的实现方式， 在第五种可能的实 现方式中， 判断所述输出处理后的数据块所包含的比特个数是否为 34比特；

若输出处理后的数据块所包含的比特个数不足 34比特， 则在所述输出处理后的数据块中 最后一个数据块的尾部添加随机数， 直至所述输出处理后的数据块的比特个数为 34比特； 其 中， 所述随机数为随机产生的二进制码。

结合第一方面、 第一方面的第一种可能的实现方式、 第一方面的第二种可能的实现方式 中、 第一方面的第三种可能的实现方式、 第一方面的第四种可能的实现方式以及第一方面的第 五种可能的实现方式，在第六种可能的实现方式中，所述以某一线路速率从物理媒介附加层接 收数据流的步骤之后还包括： 对所述 8比特 /10比特编码后的数据流进行同步。

结合第一方面、 第一方面的第一种可能的实现方式、 第一方面的第二种可能的实现方式 中、 第一方面的第三种可能的实现方式、 第一方面的第四种可能的实现方式、 第一方面的第五 种可能的实现方式以及第一方面的第六种可能的实现方式， 在第七种可能的实现方式中， 所述 对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码的步骤之后还包括： 对所述 32比特到 34比特的编码后的数据流中， 除所述第一同步头或者所述第二同步头之 外的数据流进行扰码。

第二方面， 本发明提供了一种光网络系统的通信方法， 所述通信方法包括： 以某一线路 速率从物理介质相关层接收数据流， 所述数据流为经过 32比特到 34比特编码后的数据流； 对所述接收的数据流进行 10比特 /34比特的位宽转换；

对所述位宽转换后的数据流进行前向纠错译码；

对所述前向纠错译码后的数据流进行 32比特到 34比特的译码；

对所述 32比特到 34比特的译码后的数据流进行 8比特 /10比特的编码；

发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。

结合第二方面， 在第二方面的第一种可能的实现方式中， 所述对所述前向纠错译码后的 数据流进行 32比特到 34比特的译码的步骤之前还包括：

解析所述前向纠错译码后的数据流， 输出 51个数据块； 其中， 所述任意一数据块为第二 控制字符块或数据字符块； 任意一个第二控制字符块为 4个比特的二进制码， 任意一个数据字 符块为 8个比特的二进制码；

解析所述任意一数据块， 获得所述任意一数据块的同步头； 其中， 所述同步头包括： 第 一同步头或者第二同步头； 所述第一同步头包括 2比特的第一标识码， 所述第一标识码用于标 识所述数据块均为数据字符块， 所述第二同步头包括 2比特的第二标识码， 所述第二标识码用 于标识所述数据块中有至少一个第二控制字符块。

判断所述任意一数据块的同步头是第一同步头还是第二同步头。

结合第二方面， 在第二方面的第一种可能的实现方式， 在第二种可能的实现方式中， 所 述对所述前向纠错译码后的数据流进行 32比特到 34比特的译码的步骤具体包括：

若所述同步头是第一同步头， 则删除所述第一同步头， 输出删除所述第一同步头后的数 据块。

结合第二方面、 第二方面的第一种可能的实现方式或者第二方面的第二种可能的实现方 式， 在第三种可能的实现方式中， 所述对所述前向纠错译码后的数据流进行 32比特到 34比特 的译码的步骤具体包括：

若所述同步头是第二同步头，则解析所述数据块，获得 4个比特的控制字符块位置映射码; 根据所述控制字符块位置映射码， 获得所述数据块中所述第二控制字符块的个数和所述 第二控制字符块在所述数据块的位置；

根据所述第二控制字符块的个数和所述第二控制字符块在所述数据块的位置， 将所述数 据块中的第二控制字符块相应地转换成 8个比特的第一控制字符块；

删除所述数据块中的所述第二同步头和所述控制字符块位置映射码， 其中所述控制字符 块位置映射码位于所述第二同步头之后并紧邻所述第二同步头；

输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第一控制字符块和 /或所述 数据字符块， 其中， 所述任意一所述第一控制字符块或者任意一所述数据字符块为 8比特的二 进制码。

结合第二方面、 第二方面的第一种可能的实现方式、 第二方面的第二种可能的实现方式 或者第二方面的第三种可能的实现方式， 在第四种可能的实现方式中， 所述输出处理后的数 据块的步骤具体包括：

若所述数据块中还包括至少一个数据字符块， 则不对所述数据块中的数据字符块进行任 何处理， 保留所述数据字符块； 输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第一控制字符和所述数据 字符块。

结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式、 第二方面的第三种可能的实现方式或者第二方面的第四种可能的实现方式， 在第五种可能的 实现方式中， 所述对所述接收的数据流进行 10比特 /34比特的位宽转换的步骤之前还包括： 对 所述接收的数据流进行同步。

结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式、 第二方面的第三种可能的实现方式、 第二方面的第四种可能的实现方式或者第二方面的第五 种可能的实现方式， 在第六种可能的实现方式中， 所述对所述前向纠错译码后的数据流进行 32比特到 34比特的译码的步骤之前还包括：

对所述前向纠错译码后的数据流中， 除所述第一同步头或者所述第二同步头之外的数据 流进行解扰。

第三方面， 本发明提供了一种光网络设备， 所述光网络设备包括：

第一接口单元， 用于以某一线路速率从物理媒介附加层接收数据流， 所述数据流为经过 8 比特 /10比特编码后的数据流， 并对所述接收的数据流进行串并转换；

8比特 /10比特译码器，用于对所述接收的数据流进行 8比特 /10比特的译码，输出 8比特 /10 比特译码后的数据流；

32比特到 34比特编码器， 用于对所述输出的 8比特 /10比特译码后的数据流进行 32比特到 34比特的编码， 输出 32比特到 34比特编码后的数据流；

前向纠错编码器，用于对所述输出的 32比特到 34比特编码后的数据流进行前向纠错编码， 输出前向纠错编码后的数据流；

第一位宽转换器，用于对所述输出的前向纠错编码后的数据流进行 34比特 /10比特的位宽 转换；

第二接口单元，用于以所述的线路速率发送所述位宽转换后的数据流到物理介质相关层。 结合第三方面， 在第三方面的第一种可能的实现方式中， 所述 32比特到 34比特编码器包 括：

第一接收单元，用于依次连续接收所述 8比特 /10比特的译码后的数据流，形成 4个数据块; 其中， 所述任意一数据块为第一控制字符块或数据字符块； 任意一个第一控制字符块或者任 意一个数据字符块为 8比特的二进制码； 第一判断单元， 用于判断所述 4个数据块中是否有第一控制字符块。

结合第三方面或第三方面的第一种可能的实现方式， 在第二种可能的实现方式中所述 32 比特到 34比特编码器还包括：

第一处理单元， 用于若所述 4个数据块中没有第一控制字符块， 则在所述 4个数据块中的 第一个数据块的头部增加第一同步头， 输出所述增加第一同步头后的数据块； 其中， 所述第 一个数据块为最先输入的 8个比特二进制码； 所述第一同步头包括 2个比特的第一标识码， 所 述第一标识码用于标识所述数据块均为数据字符块。

结合第三方面、 第三方面的第一种可能的实现方式或者第三方面的第二种可能的实现方 式， 在第三方面的第三种可能的实现方式中， 所述 32比特到 34比特编码器还包括第二处理单 元， 所述第二处理单元具体包括：

同步头生成单元， 用于若所述 4个数据块中有至少一个第一控制字符块， 则在所述 4个数 据块中的第一个数据块的头部增加第二同步头； 其中， 所述第一个数据块为最先输入的 8个比 特二进制码； 所述第二同步头包括 2个比特的第二标识码， 所述第二标识码用于标识所述数据 块中有至少一个第一控制字符块；

映射码生成单元，用于根据所述 4个数据块中第一控制字符块的个数和所述第一控制块所 在所述数据块的位置， 生成 4比特的控制字符块位置映射码， 并将所述控制字符块位置映射码 设置在所述第二同步头之后并紧邻所述第二同步头；

第一控制字符块转换单元， 用于将所述 4个数据块中的第一控制字符块都相应地转换成 4 个比特的第二控制字符块；

第一输出单元， 用于输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同 步头、 所述控制字符块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理后的 数据块包括所述第二同步头、 所述控制字符块位置映射码、 所述转换后的第二控制字符块和 所述数据字符块。

结合第三方面、 第三方面的第一种可能的实现方式、 第三方面的第二种可能的实现方式 或者第三方面的第三种可能的实现方式， 在第三方面的第四种可能的实现方式中， 所述第一 输出单元， 具体用于若所述 4个数据块中还包括至少一个数据字符块， 则对所述 4个数据块中 的数据字符块不做任何处理， 保留所述数据块中的数据字符块； 输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控制字符块位置映射码、 所述转换后的第二 控制字符块以及所述数据字符块的数据块。 结合第三方面、第三方面的第一种可能的实现方式、第三方面的第二种可能的实现方式、 第三方面的第三种可能的实现方式或者第三方面的第四种可能的实现方式， 在第三方面的第 五种可能的实现方式中， 所述第一输出单元， 还用于判断所述输出处理后的数据块所包含的 比特个数是否为 34比特； 若输出处理后的数据块所包含的比特个数不足 34比特， 则在所述输 出处理后的数据块的尾部添加随机数， 直至所述输出处理后的数据块的比特个数为 34比特； 其中， 所述随机数为随机产生的二进制码。

结合第三方面、第三方面的第一种可能的实现方式、第三方面的第二种可能的实现方式、 第三方面的第三种可能的实现方式、 第三方面的第四种可能的实现方式或者第三方面的第五 种可能的实现方式， 在第三方面的第六种可能的实现方式中， 所述光网络设备还包括：

第一同步单元， 用于对所述 8比特 /10比特编码后的数据流进行同步。

结合第三方面、第三方面的第一种可能的实现方式、第三方面的第二种可能的实现方式、 第三方面的第三种可能的实现方式、 第三方面的第四种可能的实现方式、 第三方面的第五种 可能的实现方式或者第三方面的第六种可能的实现方式， 在第三方面的第七种可能的实现方 式中， 所述光网络设备还包括： 扰码器， 用于对所述 32比特到 34比特的编码后的数据流中， 除所述第一同步头或者所述第二同步头之外的数据流进行扰码。

第四方面， 本发明提供了一种光网络单元， 所述光网络设备包括：

第三接口单元， 用于以某一线路速率从物理介质相关层接收数据流， 所述数据流为经过 32比特到 34比特编码后的数据流；

第二位宽转换器， 用于对所述接收的数据流进行 10比特 /34比特的位宽转换；

前向纠错译码器， 用于对所述位宽转换后的数据流进行前向纠错译码；

32比特到 34比特译码器， 用于对所述前向纠错译码后的数据流进行 32比特到 34比特的译 码；

8比特 /10比特编码器， 用于对所述 32比特到 34比特的译码后的数据流进行 8比特 /10比特 的编码；

第四接口单元， 用于发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。

结合第四方面， 在第四方面的第一种可能实现的方式中， 所述 32比特到 34比特译码器包 括：

第一解析单元， 用于解析所述前向纠错译码后的数据流， 输出 51个数据块； 其中， 所述 任意一数据块为第二控制字符块或数据字符块；任意一个第二控制字符块为 4个比特的二进制 码， 任意一个数据字符块为 8个比特的二进制码；

第二解析单元， 用于解析所述任意一数据块， 获得所述任意一数据块的同步头； 其中， 所述同步头包括： 第一同步头或者第二同步头； 所述第一同步头包括 2比特的第一标识码， 所 述第一标识码用于标识所述数据块均为数据字符块， 所述第二同步头包括 2比特的第二标识 码， 所述第二标识码用于标识所述数据块中有至少一个第二控制字符块。

第二判断单元， 用于判断所述任意一数据块的同步头是第一同步头还是第二同步头。 结合第四方面或者第四方面的第一种可能的实现方式中， 第二种可能实现的方式中， 所 述 32比特到 34比特译码器还包括：

第三处理单元， 用于若所述同步头是第一同步头， 则删除所述第一同步头， 输出删除所 述第一同步头后的数据块。

结合第四方面、 第四方面的第一种可能的实现方式或者第四方面的第二种可能实现的方 式， 在第四方面的第三种可能的实现方式中， 所述 32比特到 34比特译码器还包括第四处理单 元， 所述第四处理单元具体包括：

映射码解析单元， 用于若所述同步头是第二同步头， 则解析所述数据块， 获得 4个比特的 控制字符块位置映射码；

第二控制字符转换单元， 用于根据所述控制字符块位置映射码， 获得所述数据块中所述 第二控制字符块的个数和所述第二控制字符块在所述数据块的位置； 根据所述第二控制字符 块的个数和所述第二控制字符块在所述数据块的位置， 将所述数据块中的第二控制字符块相 应地转换成 8个比特的第一控制字符块；

同步头删除单元， 用于删除所述数据块中的所述第二同步头和所述控制字符块位置映射 码， 其中所述控制字符块位置映射码位于所述第二同步头之后并紧邻所述第二同步头； 第二输出单元， 用于输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第一 控制字符块和 /或所述数据字符块， 其中， 所述任意一所述第一控制字符块或者任意一所述数 据字符块为 8比特的二进制码。

结合第四方面、 第四方面的第一种可能的实现方式、 第四方面的第二种可能实现的方式 或者第四方面的第三种可能的实现方式， 在第四方面的第四种可能的实现方式中， 所述第二 输出单元， 具体用于若所述数据块中还包括至少一个数据字符块， 则不对所述数据块中的数 据字符块进行任何处理， 保留所述数据字符块； 输出处理后的数据块， 其中， 所述处理后的 数据块包括： 所述第一控制字符和所述数据字符块。 结合第四方面、第四方面的第一种可能的实现方式、第四方面的第二种可能实现的方式、 第四方面的第三种可能的实现方式或者在第四方面的第四种可能的实现方式中， 在第四方面 的第五种可能的实现方式中， 所述光网络设备还包括：

第二同步单元， 用于对所述接收的数据流进行同步。

结合第四方面、第四方面的第一种可能的实现方式、第四方面的第二种可能实现的方式、 第四方面的第三种可能的实现方式、 第四方面的第四种可能的实现方式或者第四方面的第五 种可能的实现方式， 在第四方面的第六种可能的实现方式中， 所述光网络设备还包括：

解扰器， 用于对所述前向纠错译码后的数据流中， 除所述第一同步头或者所述第二同步 头之外的数据流进行解扰。

第五方面， 本发明提供了一种光网络系统， 所述光网络系统包括： 第三方面的光网络设 备以及第四方面的光网络设备。

第六方面， 本发明提供了一种光网络系统， 所述光网络系统至少包括： 光线路终端和光 网络单元， 其特征在于， 所述光线路终端包括第三方面的光网络设备； 所述光网络单元包括 第四方面的光网络设备； 或者， 所述光网络单元包括第三方面的光网络设备； 所述光线路终 端包括第四方面的光网络设备。

通过上述方案对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码以及 对所述 32比特到 34比特编码后的数据流进行前向纠错编码， 并将所述编码后的数据流发送出 去； 或者接收的数据流进行前向纠错译码， 以及对所述前向纠错译码后的数据流进行 32比特 到 34比特的译码， 实现了一种新的编码方式， 节省了线路的带宽资源， 同时在不中断业务的 情况下可以实现对线路的监测， 实现简单， 极大的提高了系统的各项性能。 附图说明 为了更清楚地说明本发明实施例的技术方案， 下面将对实施例描述中所需要使用的附图 作简单地介绍。 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于本领域普 通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。

图 1为一种通信系统的协议层结构示意图；

图 2为一种光网络系统的通信方法的流程图；

图 3为一种 32比特到 34比特的编码规则示意图；

图 4为一种 32比特到 34比特的具体编码示意图； 图 5为一种控制字符块转换表的示意图；

图 6为另一种 32比特到 34比特的具体编码示意图；

图 7为另一种 32比特到 34比特的具体编码示意图；

图 8为一种光网络系统的通信方法的具体流程图；

图 9为一种新增编码块的具体编码示意图；

图 10为另一种光网络系统的通信方法；

图 11为一种 32比特到 34比特译码的具体编码示意图；

图 12为一种光网络设备的组成结构示意图；

图 13为一种 32比特到 34比特编码器的组成结构示意图；

图 14为另一种光网络设备的组成结构示意图；

图 15为一种 32比特到 34比特译码器的组成结构示意图；

图 16为一种光网络系统的结构示意图；

图 17为一种计算机系统的结构示意图；

图 18为另一种计算机系统的结构示意图。 具体实施方式 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整地描 述。 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于本发明 中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。

如图 1所示， 图 1为本发明实施例提供的一种通信系统的协议层结构示意图。

图 1中， 物理编码子层 (physical coding sub-layer, PCS) 100： 以一定的速率接收数 据流， 对所述接收的数据流进行 8B/10B的编码， 输出编码后的数据流。 如图 1所述， 所述速率 可以为 lGbit/s (比特 /秒） 从上层接收， 经过 8B/10B的编码后， 以每秒 1. 25Gbit的数据流的 速率发送给 PMA102。 图 1所示的速率不作任何限制， 可以是 lGbit/s也可以是其它速率。

物理媒介附加 （physical medium attachment, PMA) 层 102: 将所述 PCS100的数据流进 行并串转换， 将转换后的数据流发送给新增编码层 104。

物理介质相关 （physical medium dependent, PMD) 层 106: 将接收的数据流以一定的速 率发送到物理线路上。 在所述 PMA层 102与所述 PMD层 106之间新增编码层 104， 所述新增编码层 104包括： PMA层 1040、 PCS层 1042、 32B/34B编码 /译码层 1044、 前向纠错 （forward error correction, FEC) 编码 /译码层 1046以及 PMA层 1048。

以从上到下的方向， 对新增编码层 104的各个层的功能描述如下：

PMA层 1040: 以某一线路速率从 PMA层 102接收层接收数据流， 并将所述接收的数据流进行 串并转换， 将转换后的数据流输出给 PCS层 1042进行处理； 所述线路速率可以如图中所述的 1. 25Gbit/s, 也可以是其它速率， 这里不做限制。

PCS层 1042: 对所述接收的数据流进行 8比特 /10比特译码。

32B/34B编码 /译码层 1044: 对所述 8比特 /10比特编码后的数据流进行 32比特到 34比特的 编码。

FEC编码 /译码层 1046： 对所述 32比特到 34比特编码后的数据流进行前向纠错编码。

PMA层 1048: 对所述前向纠错编码后的数据流进行并串转换， 将并串转换后的数据流以所 述的线路速率发送所述 FEC编码后的数据流到物理介质相关层。

可选地， 在 32B/34B编码 /译码层 1044与 FEC编码 /译码层 1046之间还包括：

扰码 /译码码层： 用于对所述 32比特到 34比特编码后的数据流进行扰码， 将扰码后的数据 流输入到 FEC编码 /译码层 1046进行 FEC编码。

进一步地， 上述扰码 /解扰码层可以合并到 32B/34B编码 /译码层 1044中， 也可以单独设置 在 32B/34B编码 /译码层 1044与 FEC编码 /译码层 1046之间。

可选地， 在 FEC编码 /译码层 1046与 PMA层 1048之间还包括： 将对所述前向纠错编码后的数 据流进行 34比特 /10比特的位宽转换， 将位宽转换后的输入到 PMD层 1048进行处理。

可选地， 在对所述接收的数据流进行 8比特 /10比特译码之前， 对所述接收的数据流还要 进行同步处理。

以从下到上的方向， 对新增编码层 104的各个层的功能描述如下：

PMA层 1048: 以某一线路速率接收数据流， 并将所述接收的数据流进行串并转换， 输出转 换后的数据流， 所述数据流为经过 32比特到 34比特编码后的数据流；

FEC编码 /译码层 1046: 对所述接收的数据流进行前向纠错译码；

32B/34B编码 /译码层 1044:对所述前向纠错译码后的数据流进行 32比特到 34比特的译码; PCS层 1042: 对所述 32比特到 34比特的译码后的数据流进行 8比特 /10比特的编码；

PMA1040: 发送所述 8比特 /10比特的编码后的数据流到 PMA102。 可选地， 在 32B/34B编码 /译码层 1044与 FEC编码 /译码层 1046之间还包括： 扰码 /解扰码层： 用于对所述 FEC译码后的数据流进行解扰码处理。

进一步地， 上述扰码 /解扰码层可以合并到 32B/34B编码 /译码层 1044中， 也可以单独设置 在 32B/34B编码 /译码层 1044与 FEC编码 /译码层 1046之间。

可选地， PMA1048接收数据流后， 在进入 FEC编码 /译码层 1046前， 对所述数据流进行同步 处理。

可选地， 对上述进行同步处理后的数据流进行 10比特 /34比特的位宽转换， 将所述位宽转 换后的数据流输入到 FEC编码 /译码层 1046进行 FEC译码。

图 1所示的协议层结构图可以应用到千兆以太网 （Gigabit Ethernet, GE ) 系统或者 WDMPON (wavelength division multiplexing passive optical network, WDMPON)系统的终 端设备或者局端设备上， 具体的新增编码层 104可以位于终端设备的 PMA层 102与 PMD层 106之 间， 也可以位于局端设备的 PMA层 102与 PMD层 106之间。

新增加编码层的功能主要用于完成进行 32比特到 34比特的编码与解码，并对线路进行 FEC 校验， 进而通过新的编码方式节省带宽同时实现了在不中断业务传输的情况下， 实现对线路 的 FEC校验。

如图 2， 图 2为一种光网络系统的通信方法的流程图， 所述通信方法可以应用到 GE系统的 局端设备或者终端设备上， 也可以应用在 WDMPON系统的局端设备或者终端设备上， 具体通信 方法如下：

步骤 S200、 以某一线路速率从 PMA接收数据流， 所述数据流为经过 8比特 /10比特编码后的 数据流；

步骤 S202、 对所述接收的数据流进行 8比特 /10比特的译码；

步骤 S204、 对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码； 步骤 S206、 对所述 32比特到 34比特编码后的数据流进行前向纠错编码；

步骤 S208、 对所述前向纠错编码后的数据流进行 34比特 /10比特的位宽转换；

步骤 S210、 以所述的线路速率发送所述位宽转换后的数据流到 PMD层。

可选地， 在步骤 S202之前还包括：

对所述 8比特 /10比特编码后的数据流进行同步。

可选地， 在所述步骤 S204之后还包括：

对所述 32比特到 34比特的编码后的数据流中， 除所述第一同步头或者所述第二同步头之 外的数据流进行扰码。

进一步地， 对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码步骤之前 还包括：

依次连续接收所述 8比特 /10比特的译码后的数据流， 形成 4个数据块； 其中， 所述数据块 包括第一控制字符块和 /或数据字符块；任意一个第一控制字符块或者任意一个数据字符块为 8比特的二进制码；

判断所述数据块中是否有第一控制字符块。

所述对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码具体包括： 若所述数据块中没有第一控制字符块， 则在所述数据块中的第一个数据块的头部增加第 一同步头， 输出所述增加第一同步头后的数据块； 其中， 所述第一个数据块为最先输入的 8 个比特二进制码； 所述第一同步头包括 2个比特的第一标识码， 所述第一标识码用于标识所述 数据块均为数据字符块。

若所述数据块中有至少一个第一控制字符块， 则在所述数据块中的第一个数据块的头部 增加第二同步头； 其中， 所述第一个数据块为最先输入的 8个比特二进制码； 所述第二同步头 包括 2个比特的第二标识码，所述第二标识码用于标识所述数据块中有至少一个第一控制字符 块；

根据所述数据块中第一控制字符块的个数和所述第一控制块所在所述数据块的位置， 生 成 4比特的控制字符块位置映射码，并将所述控制字符块位置映射码设置在所述第二同步头之 后并紧邻所述第二同步头；

将所述数据块中的第一控制字符块都相应地转换成 4个比特的第二控制字符块； 输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控制字符 块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理后的数据块包括所述第二 同步头、 所述控制字符块位置映射码、 所述转换后的第二控制字符块和所述数据字符块。

进一步地， 若所述数据块中还包括至少一个数据字符块， 则对所述数据块中的数据字符 块不做任何处理， 保留所述数据块中的数据字符块； 并输出处理后的数据块， 其中， 所述处 理后的数据块包括所述第二同步头、 所述控制字符块位置映射码、 所述转换后的第二控制字 符块以及所述数据字符块的数据块。

进一步地， 所述方法还包括：

判断所述输出处理后的数据块所包含的比特个数是否为 34比特； 若输出处理后的数据块 所包含的比特个数不足 34比特， 则在所述输出处理后的数据块的尾部添加随机数 （这里可以 是任意填充一个二进制码）， 直至所述输出处理后的数据块的比特个数为 34比特； 其中， 所述 随机数为随机产生的二进制码， 也可以是任意一个二进制码。

以图 3为例， 图 3为 32比特到 34比特的编码规则示意图。 具体举例说明： 输入的数据流进 行 32比特到 34比特的编码具体流程。

步骤 1 : 依次连续接收所述经过 8比特 /10比特译码后的数据流， 形成 4个数据块； 所述 4 个数据块一共 32比特， 其中， 所述 4个数据块中任意一数据块可以为第一控制字符块或者数据 字符块， 所述任意一第一控制字符块或者数据字符块为 8比特的二进制码。

步骤 2: 判断所述接收的 4个数据块中是否有第一控制字符块或者数据字符块。

步骤 3: 若所述接收的 4个数据块均为数据字符块， 没有控制字符块， 则在所述 4个数据块 中的第一个数据块的头部增加第一同步头 （Synchronization Head, SH)， 所述 4个数据字符 块不进行任何转换，直接映射到数据块净荷 Block Payload,输出增加第一同步头后的数据块。

其中， 所述第一个数据块为最先输入的 8个比特二进制码。第一同步头增加在最先输入的 第一个数据块的头部位置。所述第一同步头包括 2个比特的第一标识码， 所述第一标识码用于 标识所述数据块均为数据字符块。

如图 3中， 若依次接收的数据块为 D0D1D2D3, 每个字母代表 8比特的数据字符， 形成一个 数据字符块， 例如 DO表示最先输入的第一个数据字符块， 为 8比特的二进制码。 所述输入的 4 个数据块均为数据字符块， 没有控制字符快， 则在 DO的头部的增加第一同步头" 01"， 输出增 加第一同步头后的 34比特的数据块： 01D0D1D2D3。 具体过程可以参见图 4。

图 4为依次输入 D0D1D2D3共 4个数据块， 其中 D0为最先输入的数据块。 这里最先输入的第 一数据块为高 8位， 最后输入的数据块 D3为低 8位， 也可以将最先输入的第一个数据块定义为 低 8位， 最后输入的数据块 D3定义为高 8位。 在最先输入的第一个数据块 （即第一个数据字符 块） 的头部增加第一同步头 "01 " ( 2比特的二进制码）， 输出 01D0D1D2D3共 34比特的数据流， 进而实现输入 32比特的数据流通过上述编码方式使得输出的数据流为 34比特。 第一同步头 "01 "为举例说明， 只要设置 2比特的二进制码能标识该数据流全部为数据字符块即可， 不限 制具体的 2比特的二进制码的组合形式。

步骤 4、若所述 4个数据块中有至少一个第一控制字符块， 则在所述 4个数据块中的第一个 数据块的头部增加第二同步头； 所述第二同步头包括 2个比特的第二标识码， 所述第二标识码 用于标识所述数据块中有至少一个第一控制字符块。

！ 步骤 5、 根据所述 4个数据块中第一控制字符块的个数和所述第一控制块所在所述数据块 的位置， 生成 4比特的控制字符块位置映射码 （图 3中为 "映射码" 即为这里的 "控制字符块 位置映射码")， 并将所述控制字符块位置映射码设置在所述第二同步头之后并紧邻所述第二 同步头。

步骤 6、 将所述 4个数据块中的第一控制字符块都相应地转换成 4个比特的第二控制字符 块。

步骤 7、 输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控 制字符块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理后的数据块包括所 述第二同步头、 所述控制字符块位置映射码、 所述转换后的第二控制字符块和所述数据字符 块。

具体参见图 3， 输入的 4个数据块 C0D1D2D3 , 其中字母 C代表 8比特的第一控制字符块， D 代表 8比特的数据字符块， 则输入的 4个数据块中有 1个第一控制字符块 C0， 3个数据字符块 Dl、 D2和 D3， 具体在输入的数据流中有至少一个控制字符的数据流的 32比特到 34比特的编码过程 如下：

首先， 在输入的所述 4个数据块的第一个数据块的头部（第一个数据块的头部具体为连续 输入的第一个二进制比特） 增加第二同步头 " 10 "， 即 CO之前增加 " 10 "。

其次， 所述 4个数据块中第一控制字符块有 1个 "C0 "， 且 CO在 4个数据块的第一个数据块 的位置上， 即为最先输入的数据块， 则根据 C0， 生成 4比特的控制字符块位置映射码 " 1000 "， 其中 " 1000 "中的 " 1 "代表第一控制字符的位于 4个数据块中的第一个数据块， 其余 3个数据 块为数据字符块。 并且将 " 1000 "设置在第二同步头 " 10 "之后、 第一个数据块之前的位置。

然后， 对数据块中的 8比特的第一控制字符块 "CO "进行转换， 转换成 4比特的第二控制 字符块 K0， Κ0代表第一个第二控制字符块， 每个字符 Κ代表 4比特的二进制码， 具体转换过程 如下：

根据输入的第一控制字符块 "C0 "， 查找如图 5所示的控制字符块转换表， 在相应的数据 块的位置上输出对应的 4比特的第二控制字符， 例如： "CO "为： "000 11100 "， 则通过查图 5 所示的控制字符块转换表， 相应的输出转换后的 4比特的第二控制字符块" 0000 "， 在图 3中转 换后的第二控制字符用 K0表示。

另外， 图 5所示的第一控制字符块与第二控制字符块的对应关系可以任意组合， 不局限于 该表中显示的对应关系。 因为目前第一控制字符块一共 12种， 用 4比特的二进制码可以代表 16 中控制字符的种类， 因此， 只要转换后的 4比特的第二控制字符块能够唯一标识 8比特的第一 控制字符块就可以。

最后， 4个数据块中的数据字符块不作任何处理， 直接映射到需要输出的数据块的相应位 置： 最终输出的 34比特的数据块为： "10 1000 K0D1D2D3", 其中 "10"标识输入的 4个数据块 中有第一控制字符块， "1000"标识该第一控制字符块有 1个， 且位于该 4个数据块的第一个数 据块， "K0" 为 8比特的第一控制字符块 "CO"转换后的第二控制字符块， "D1D2D3" 为 3个字 符块。

上述转换过程可以通过图 6再进行说明， 如图 6所示， 输入的数据块为： "C0D1D2D3", 经 过 32比特到 34比特的编码后， 在 CO的前面分别增加第二同步头 SH "10"和控制字符块位置映 射码 "1000"， 第一控制字符 "CO"转换成第二控制字符为 "κο"， 输出编码后的数据流为： "10 1000 K0D1D2D3"。

需要说明的是， 若所述输入的数据块中仅有一个控制字符块， 其余均为数据字符块， 则 按照上述图 6的方式进行处理； 若所述输入的数据块中既有控制字符块又有数据字符块， 且控 制字符块的个数至少为 2个， 则经过上述的 32比特到 34比特的编码后， 可以计算得出输出的数 据块的比特数小于 34比特的， 因此， 还需要判断所述经过编码后的数据流包含的比特个数是 否为 34比特； 若输出处理后的数据块或者数据流包含的比特个数不足 34比特， 则在所述输出 的数据块或者数据流的最后一个数据块的尾部添加随机数， 直至所述输出处理后的数据块的 比特个数为 34比特； 其中， 所述随机数为随机产生的二进制码， 也可以是任意一个二进制码。

举例说明如下：

结合图 3、 图 5以及图 7， 如图 3中， 若依次输入的数据为： "C0D1C2D3", 则在最先输入的 第一个数据块的头部依次增加第二同步头 SH "10"和控制字符块位置映射码 "1010"。 然后， 通过查询图 5的控制字符块转换表， 将 8比特的第一控制字符块 "CO"转换成对应的 4比特的第 二控制字符块 "K0" (如图 5中， 若 "C0" 为 "001 11100"， 则查控制字符转换表后， 输出的 第二控制字符块 "K0"为 "0001"， 这里 "K0"代表 4比特的第二控制字符块）， 将 8比特的第 一控制字符块 "C2"转换成对应的 4比特的第二控制字符块 "K2"， 数据字符块 "D1"和 "D3" 不做任何改动，最后经过上述的 32比特到 34比特的编码后，输出的数据块如图 7所示， 为： "10 1010 K0D1K2D3", 由于输出的数据块经过计算只有 32比特， 因此需要在最后一个数据块的尾 部添加 4比特的随机数， 即 "Rsvd"上任意添加 4比特的二进制的随机数， 最优， 这里的随机 数尽量避开使用全 "0"或者全 "1" 的组合的随机数， 而使用 "0"和 "1"交替的组合， 或 者是任意填充的一个二进制码。

如图 8， 图 8为一种光网络系统的通信方法的具体流程图。

步骤 S804、以某一线路速率从第一 PMA层接收数据流，将所述接收的数据流进行串并转换， 每次以 10比特的数据块依次输出该数据流；所述数据流为经过 8比特 /10比特编码后的数据流。

步骤 S806、 对所述输出的数据流进行同步。

步骤 S808、 对所述同步后的数据流进行 8比特 /10比特的译码。

步骤 S810、 对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码。

步骤 S812、 对所述 32比特到 34比特编码后的数据流进行扰码。

步骤 S814、 对所述扰码后的数据流进行 FEC编码。

步骤 S816、 对所述 FEC编码后的数据流进行 34比特 /10比特的位宽转换。

步骤 S818、 将所述位宽转换后的数据流以所述的线路速率送到第二 PMA， 进行并串转化。 步骤 S820、 将并串转换后的数据流以所述线路速率通过 PMD发送到物理线路。

参见图 9所示， 图 9为一种新增编码块的具体编码示意图。对步骤 S810-S818的步骤详细描 述如下：

步骤 S900、 接收经过 8比特 /10比特译码后的数据流， 连续接收 4个 8比特的二进制码， 输 出： "D0D1D2D3 ", , 对所述接收其中， 任意一个字母 D代表 8比特的数据字符块； 所述数据流包 括： 4个数据块， 所述输入的 4个数据块均为 8比特的数据字符块， 根据上述的编码规则， 在第 一个数据块 "DO "之前， 即 "DO " 的第一位之前增加标识所述数据流均为数据字符块的第一 同步头 SH， 例如 " 01 " (只要第一同步头的值与第二同步头的值能够区别， 分别进行标识就可 以）， 输出 " 10 D0D1D2D3 "。

S902、 对上述输出的 34比特的 " 10 D0D1D2D3 "进行扰码， 其中， 对除第一同步头或者第 二同步头后的数据块进行扰码，例如：第一同步头" 10 "不进行扰码，只对数据块" D0D1D2D3 " 进行扰码， 输出时， 在扰码后的数据块的第一个数据块的头部添加上第一同步头 " 10 "， 最终 输出的数据流为： " 10 S0S1S2S3 "。

S904、 连续接收 51个经过上述扰码后的 34比特的数据块， 并在第一个扰码后的 34比特的 数据块的头部填充 10个比特的 "0 " 即 "0000000000 "， 形成 218字节的数据流。

S906、 对输入的 218字节的数据流进行理得-所罗门 （Reed-Solomon, RS) ( 250字节， 218 字节） 编码， 输出 250字节的数据流。 具体为在 51个 34比特的数据尾部增加 8个 32比特的奇偶 校验块， 加上之前填充的 10个比特， 正好输出 2000比特即 250字节的数据。其中， 所述 RS ( 250 字节， 218字节） 编码为 FEC编码的一种， 还可以选择 FEC的其它编码形式， 但是这里选择 RS ( 250字节， 218字节） 编码为最优的一种实施例。 另外， 从上述的形成过程可以看出： 输出 的 2000比特即 250字节的数据包括： 51个 34比特的数据块、 8个 32比特的奇偶校验块以及编码 时填充的 10个 "0 "; 其中， 所述 51个 34比特的数据块为净荷数据。

S908、 删除上述输出的 250字节中填充的 10个比特， 在所述输出的数据的头部增加 1个 34 比特的数据块作为定界符； 另外， 将 8个 32比特的奇偶校验块的任意一个 32比特的奇偶校验块 的头部增加 2比特的随机数（也可以是任意一个二进制码）， 形成 8个 34比特的奇偶校验块； 最 后， 形成 60个 34比特的数据块， 共 2040比特， 从上述描述的形成过程可以看出， 所述 60个 34 比特的数据块包括： 1个 34比特的定界符， 51个 34比特的数据块作为净荷数据和 8个 34比特的 奇偶校验块。

S910、 对上述 60个 34比特的数据流进行 34比特到 10比特的位宽转换， 输出所述位宽转换 后的数据流。 具体为： 将每 34比特的数据块进行位宽转换， 即将 60个 34比特的数据流转换成 204个 10比特的数据流， 进行输出。

本发明实施例提供了一种光网络系统的通信方法， 所述通信方法可以应用在 GE系统或者 WDMPON系统中， 用于解决现有光网络系统的编码方式导致系统开销大且不能对线路进行检测 的问题， 在线路速率不变的情况下， 采用新的编码方式， 减少了系统的开销， 同时实现了线 路的检测， 实现简单， 极大的提高了系统的各项性能。

本发明是实施例还提供了另一种光网络系统的通信方法， 如图 10所示，

步骤 S1002、 以某一线路速率从 PMD层接收数据流， 所述数据流为经过 32比特到 34比特编 码后的数据流；

步骤 S1004、 对所述接收的数据流进行 10比特 /34比特的位宽转换；

步骤 S1006、 对所述位宽转换后的数据流进行前向纠错译码；

步骤 S1008、 对所述前向纠错译码后的数据流进行 32比特到 34比特的译码；

步骤 S1010、 对所述 32比特到 34比特的译码后的数据流进行 8比特 /10比特的编码； 步骤 S1012、 发送所述 8比特 /10比特的编码后的数据流到 PMA层。

可选地， 在所述步骤 S1004之前还包括： 对所述接收的数据流进行同步。

可选地， 在所述步骤 S1008之前还包括： 对所述前向纠错译码后的数据流中， 除所述第一 同步头或者所述第二同步头之外的数据流进行解扰。

进一步地， 步骤 S1008之前还包括： 解析所述前向纠错译码后的数据流， 输出 51个数据块； 其中， 所述任意一数据块为第二 控制字符块或数据字符块； 任意一个第二控制字符块为 4个比特的二进制码， 任意一个数据字 符块为 8个比特的二进制码；

解析所述任意一数据块， 获得所述任意一数据块的同步头； 其中， 所述同步头包括： 第 一同步头或者第二同步头； 所述第一同步头包括 2比特的第一标识码， 所述第一标识码用于标 识所述数据块均为数据字符块， 所述第二同步头包括 2比特的第二标识码， 所述第二标识码用 于标识所述数据块中有至少一个第一控制字符块。

判断所述任意一数据块的同步头是第一同步头还是第二同步头。

进一步地， 若所述同步头是第一同步头， 则删除所述第一同步头， 输出删除所述第一同 步头后的数据块。

进一步地， 若所述同步头是第二同步头， 则解析所述数据块， 获得 4个比特的控制字符块 位置映射码；

根据所述控制字符块位置映射码， 获得所述数据块中所述第二控制字符块的个数和所述 第二控制字符块在所述数据块的位置；

根据所述第二控制字符块的个数和所述第二控制字符块在所述数据块的位置， 将所述数 据块中的第二控制字符块相应地转换成 8个比特的第一控制字符块；

删除所述数据块中的所述第二同步头和所述控制字符块位置映射码， 其中所述控制字符 块位置映射码位于所述第二同步头之后并紧邻所述第二同步头；

输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第一控制字符块和 /或所述 数据字符块， 其中， 所述任意一所述第一控制字符块或者任意一所述数据字符块为 8比特的二 进制码。

进一步地， 若所述接收的数据块还包括至少一个数据字符块， 则不对所述数据块中的数 据字符块进行任何处理， 保留所述数据字符块； 输出处理后的数据块， 其中， 所述处理后的 数据块包括： 所述第一控制字符和所述数据字符块。

具体地， 对从 PMD接收的数据流进行解码的过程如图 11所示， 图 11为 32比特到 34比特译码 的具体编码示意图， 结合图 11， 译码流程如下：

步骤 S1102、从 PMD接收的数据流， 所述数据流为经过 32比特到 34比特的编码后的数据流。 步骤 S1104、 对所述接收的数据流进行并串转换， 每次接收 10比特的数据流， 并对所述接 收的数据流进行同步处理。 步骤 S1106、对所述同步处理后的数据流进行 10比特到 34比特的位宽转换， 转换成每次输 入 34比特的数据流。

步骤 S1108、 连续接收 60个 34比特的数据块之后， 对所述 60个 34比特的数据块进行 FEC译 码， 输出经过 FEC译码后的数据块。

具体 FEC的译码过程为：

所述输入的 60个 34比特的数据块包括： 1个 34比特的定界符， 51个 34比特的数据块（所述 51个 34比特的数据块为净荷数据 ) 和 8个 34比特的奇偶校验块。

将输入的 60个 34比特的数据块的第一个数据块进行删除， 所述第一个数据块为 34比特的 定界符； 并在所述第一个数据块的前面添加 10比特的 "0 "， 即 "0000000000 "; 然后将最后 8 个 34比特的奇偶校验块转换成 8个 32比特的奇偶校验块（每个 34比特的奇偶校验块的最先输入 的 2比特进行删除， 所述 2比特为随机数进行填充的， 也可以是任意一个二进制码）， 输出 " 0000000000+51个 34比特数据块 +8个 32比特的奇偶校验块"。 对所述输出的数据块进行 RS ( 250字节， 218字节）译码， 输出 RS译码后的 51个 34比特数据块； 然后， 分离出 51个 34比特的 数据块， 按照每 34比特一个数据块进行处理； 对所述任意一个分离出的 34比特进行解析， 解 析出所述数据块的头部的 2比特的同步头 SH为" 01 "，对删除 2比特同步头后的 32比特的数据块， 例如图 11中的 " 01 S0S1S2S3 "进行解扰， 输出解扰后的 32比特的数据块， 例如图 11中的 "D0D1D2D3 ", 在解扰后的 32比特的数据块 "D0D1D2D3 "的第一个数据块的 DO的头部添加所述 同步头， 输出增加所述同步头后的数据块 " 01 D0D1D2D3 ", 对所述输出的数据进行 32比特到 34比特的译码， 输出经过 32比特到 34比特的译码后的数据 "D0D1D2D3 "; 最后， 对所述 32比特 到 34比特的译码后的数据 "D0D1D2D3 "进行 8比特 /10比特的编码， 输出比特 /10比特编码后的 数据块。

其中译码规则为上述 32比特到 34比特的编码过程的逆过程， 具体如下：

例一： 以图 4为例， 解析输入的 34比特的数据流， 判断所述输入的数据流中最先输入的 2 比特， 所述 2比特为同步头； 其中， 所述同步头包括： 第一同步头或者第二同步头； 其中所述 第一同步头包括 2比特的第一标识码，所述第一标识码用于标识所述输入的数据块均为数据字 符块； 所述第二同步头包括 2比特的第二标识码， 所述第二标识码用于标识所述输入的数据块 中有至少一个第二控制字符块。

若解析出所述同步头位" 01 "， 确定为第一标识码， 即所述输入的数据块均为数据字符块 (预先预定第一标识码 "01 "标识数据块均为数据字符块， " 10 "标识数据块有至少一个第二 控制字符块）。

进一步地， 删除所述第一同步头 "01"， 将剩余的 4个数据字符块不做任何处理， 直接输 出， 最后输出的数据块为 32比特的 "D0D1D2D3"。

例二： 以图 6为例， 解析所述输入的 34比特的数据流， 获得所述数据流的同步头的值， 若 所述 SH的值为 "10"， 则根据预先设置的第一标识码与第二标识码的值， 获知所述输入的数据 流中至少有一个第二控制字符块， 所述同步头为第二同步头。

进一步对所述第二同步头 "10"后的 4比特进行解析， 若所述第二同步头后的 4比特为控 制字符块位置映射码， 若为 "1000"， 则根据所述 " 1000"， 可知所述控制字符块位置映射码 后的数据块中的第一个数据块为第二控制字符块， 其余 3个数据块为数据字符块。

进一步地， 根据上述的解析， 对一个数据块进行进一步解析， 若解析出输入的数据流为

"10 1000 K0D1D2D3", 则对 " K0"进行进一步解析， 查找图 5所示的控制字符块转换表， 输 入 4比特的第二控制字符块， 查表输出 8比特的第一控制字符块 "C0"， 其余的 3个数据字符块 不做任何转换， 则输出进行转换后的 4个 8比特数据块： "C0D1D2D3", 共 32比特。

例三： 以图 7为例， 解析所述输入的 34比特的数据流， 获得所述数据流的同步头的值， 若 所述 SH的值为 "10"。

进一步对所述第二同步头 "10"后的 4比特进行解析， 若所述第二同步头后的 4比特为控 制字符块位置映射码， 若为 "1010"， 则根据所述 " 1010"， 可知所述控制字符块位置映射码 后的数据块中的第一个数据块为第二控制字符块， 第三个数据块也为第二控制字符块， 第二 个数据块为数据字符块， 第四个数据块为数据字符块。

进一步地， 由于根据上述控制字符块位置映射码， 获知所述输入的 34比特的数据流中有 至少两个控制字符块， 则根据 32比特到 34比特的编码规则， 获知所述输入的数据流中最后 4 比特位任意填充的二进制码（2比特第二同步头 +4比特控制字符块位置映射码 +4比特第二控制 字符块 +8比特的数据字符块 +4比特第二控制字符块 +8比特的数据字符块 =30比特， 剩余 4比特 为任意填充的二进制码）， 这里可以通过上述的分析， 直接删除所述数据块最后的 4比特任意 填充的二进制码， 也可以不对最后的随机填充的二进制码做进一步处理， 因为最后可以根据 4 比特的第二控制符块查表转换成 8比特的第一控制字符块后，随机填充的二进制码就自动被屏 蔽了， 直接输出转换后的第一控制字符和数据字符即可。

进一步地， 对第一个数据块和第三个数据块进行进一步解析， 若解析出输入的数据流为 "10 1010 K0D1K2D3", 则对 "K0" 以及 "K2"进行进一步解析， 查找图 5所示的控制字符块 转换表， 输入 4比特的第二控制字符块， 查表分别输出 8比特的第一控制字符块" CO "和" C2 "， 第二个数据块以及第四个数据块为数据字符块， 不做任何转换， 最终输出进行转换后的 4个 8 比特数据块： "C0D1D2D3 ", 共 32比特。 另外， 由于所述输入的数据块中的第二控制字符块的 个数至少有两个， 所以在输入的数据块中的最后几个比特为任意填充的二进制码， 目的是为 了保证输入的数据块有 34比特， 在 32比特到 34比特的译码过程中， 所述随机填充的二进制码 可以不用理会， 根据通过查控制字符块转换表， 将 4比特的第二控制字符转换 8比特的第一控 制字符块， 就不存在随机填充的二进制码。

本发明实施例提供了另一种光网络系统的通信方法， 所述通信方法可以应用在 GE系统或 者 WDMPON系统中， 用于解决现有光网络系统的译码方式导致系统开销大且不能对线路进行检 测的问题， 在线路速率不变的情况下， 采用新的译码方式， 减少了系统的开销， 同时实现了 线路的检测， 实现简单， 极大的提高了系统的各项性能。

本发明实施例还提供了一种光网络设备， 如图 12所示， 所述光网络设备包括： 第一接口单元 1200， 用于以某一线路速率从物理媒介附加层接收数据流， 所述数据流为 经过 8比特 /10比特编码后的数据流， 并对所述接收的数据流进行串并转换；

8比特 /10比特译码器 1204， 用于对所述接收的数据流进行 8比特 /10比特的译码， 输出 8 比特 /10比特译码后的数据流；

32比特到 34比特编码器 1206， 用于对所述输出的 8比特 /10比特译码后的数据流进行 32比 特到 34比特的编码， 输出 32比特到 34比特编码后的数据流；

前向纠错编码器 1208， 用于对所述输出的 32比特到 34比特编码后的数据流进行前向纠错 编码， 输出前向纠错编码后的数据流；

第一位宽转换器 1210，用于对所述输出的前向纠错编码后的数据流进行 34比特 /10比特的 位宽转换；

第二接口单元 1212， 用于以所述的线路速率发送所述位宽转换后的数据流到物理介质相 关层。

所述光网络设备还包括：

第一同步单元 1202， 用于对所述 8比特 /10比特编码后的数据流进行同步。

所述光网路设备还包括：

扰码器， 用于对所述 32比特到 34比特的编码后的数据流中， 除所述第一同步头或者所述 第二同步头之外的数据流进行扰码。 所述扰码器在图 12中未进行标识， 扰码器可以为一独立 设备， 位于 32比特 /34比特编码器 1206与前向纠错编码器 1208之间； 也可以将所述扰码器集成 在所述 32比特 /34比特编码器 1206内部。

进一步地， 所述光网络设备中的 32比特到 34比特编码器（即 32比特 /34比特编码器） 1206 的内部组成请参见图 13所示， 具体包括：

第一接收单元 1300， 用于依次连续接收所述 8比特 /10比特的译码后的数据流， 形成 4个数 据块； 其中， 所述任意一数据块为第一控制字符块或数据字符块； 任意一个第一控制字符块 或者任意一个数据字符块为 8比特的二进制码；

第一判断单元 1302， 用于判断所述 4个数据块中是否有第一控制字符块。

所述 32比特到 34比特编码器还包括：

第一处理单元 1304， 用于若所述 4个数据块中没有第一控制字符块， 则在所述 4个数据块 中的第一个数据块的头部增加第一同步头， 输出所述增加第一同步头后的数据块； 其中， 所 述第一个数据块为最先输入的 8个比特二进制码；所述第一同步头包括 2个比特的第一标识码， 所述第一标识码用于标识所述数据块均为数据字符块。

所述 32比特到 34比特编码器 1206还包括第二处理单元 1306， 所述第二处理单元 1306具体 包括：

同步头生成单元 1308， 用于若所述 4个数据块中有至少一个第一控制字符块， 则在所述 4 个数据块中的第一个数据块的头部增加第二同步头； 其中， 所述第一个数据块为最先输入的 8 个比特二进制码； 所述第二同步头包括 2个比特的第二标识码， 所述第二标识码用于标识所述 数据块中有至少一个第一控制字符块；

映射码生成单元 1310，用于根据所述 4个数据块中第一控制字符块的个数和所述第一控制 块所在所述数据块的位置， 生成 4比特的控制字符块位置映射码， 并将所述控制字符块位置映 射码设置在所述第二同步头之后并紧邻所述第二同步头；

第一控制字符块转换单元 1312，用于将所述 4个数据块中的第一控制字符块都相应地转换 成 4个比特的第二控制字符块；

第一输出单元 1314， 用于输出处理后的数据块， 其中， 所述处理后的数据块包括所述第 二同步头、 所述控制字符块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理 后的数据块包括所述第二同步头、 所述控制字符块位置映射码、 所述转换后的第二控制字符 块和所述数据字符块。

具体的所述 32比特到 34比特编码器的工作原理描述如下： 具体参见图 3， 输入的 4个数据块 C0D1D2D3, 其中字母 C代表 8比特的第一控制字符块， D 代表 8比特的数据字符块， 则输入的 4个数据块中有 1个第一控制字符块 C0， 3个数据字符块 Dl、 D2和 D3， 具体在输入的数据流中有至少一个控制字符的数据流的 32比特到 34比特的编码过程 如下：

首先， 在输入的所述 4个数据块的第一个数据块的头部（第一个数据块的头部具体为连续 输入的第一个二进制比特） 增加第二同步头 "10"， 即 CO之前增加 "10"。

其次， 所述 4个数据块中第一控制字符块有 1个 "C0"， 且 CO在 4个数据块的第一个数据块 的位置上， 即为最先输入的数据块， 则根据 C0， 生成 4比特的控制字符块位置映射码 " 1000"， 其中 "1000"中的 "1"代表第一控制字符的位于 4个数据块中的第一个数据块， 其余 3个数据 块为数据字符块。 并且将 "1000"设置在第二同步头 "10"之后、 第一个数据块之前的位置。

然后， 对数据块中的 8比特的第一控制字符块 "CO"进行转换， 转换成 4比特的第二控制 字符块 K0， Κ0代表第一个第二控制字符块， 每个字符 Κ代表 4比特的二进制码， 具体转换过程 如下：

根据输入的第一控制字符块 "C0"， 查找如图 5所示的控制字符块转换表， 在相应的数据 块的位置上输出对应的 4比特的第二控制字符， 例如： "CO"为： "000 11100"， 则通过查图 5 所示的控制字符块转换表， 相应的输出转换后的 4比特的第二控制字符块" 0000"， 在图 3中转 换后的第二控制字符用 K0表示。

另外， 图 5所示的第一控制字符块与第二控制字符块的对应关系可以任意组合， 不局限于 该表中显示的对应关系。 因为目前第一控制字符块一共 12种， 用 4比特的二进制码可以代表 16 中控制字符的种类， 因此， 只要转换后的 4比特的第二控制字符块能够唯一标识 8比特的第一 控制字符块就可以。

最后， 4个数据块中的数据字符块不作任何处理， 直接映射到需要输出的数据块的相应位 置： 最终输出的 34比特的数据块为： "10 1000 K0D1D2D3", 其中 "10"标识输入的 4个数据块 中有第一控制字符块， "1000"标识该第一控制字符块有 1个， 且位于该 4个数据块的第一个数 据块， "K0" 为 8比特的第一控制字符块 "C0"转换后的第二控制字符块， "D1D2D3" 为 3个字 符块。

上述转换过程可以通过图 6再进行说明， 如图 6所示， 输入的数据块为： "C0D1D2D3", 经 过 32比特到 34比特的编码后， 在 C0的前面分别增加第二同步头 SH "10"和控制字符块位置映 射码 "1000"， 第一控制字符 "C0"转换成第二控制字符为 "K0"， 输出编码后的数据流为： " 10 1000 K0D1D2D3 "。

需要说明的是， 若所述输入的数据块中仅有一个控制字符块， 其余均为数据字符块， 则 按照上述图 6的方式进行处理； 若所述输入的数据块中既有控制字符块又有数据字符块， 且控 制字符块的个数至少为 2个， 则经过上述的 32比特到 34比特的编码后， 可以计算得出输出的数 据块的比特数小于 34比特的， 因此， 还需要判断所述经过编码后的数据流包含的比特个数是 否为 34比特； 若输出处理后的数据块或者数据流包含的比特个数不足 34比特， 则在所述输出 的数据块或者数据流的最后一个数据块的尾部添加随机数， 直至所述输出处理后的数据块的 比特个数为 34比特； 其中， 所述随机数为随机产生的二进制码， 也可以是任意人二进制码。

通过上述对所述光网络设备的各个模块的功能的介绍， 本发明实施例提供的这种光网络 设备解决了现有光网络系统的编码方式导致系统开销大且不能对线路进行检测的问题， 在线 路速率不变的情况下， 采用新的编码方式， 减少了系统的开销， 同时实现了线路的检测， 实 现简单， 极大的提高了系统的各项性能。

本发明实施例还提供了另一种光网络设备， 具体请参见图 14。

图 14中， 所述所述另一种光网络设备可以包括：

第三接口单元 1400， 用于以某一线路速率从物理介质相关层接收数据流， 所述数据流为 经过 32比特到 34比特编码后的数据流；

第二位宽转换器 1404， 用于对所述接收的数据流进行 10比特 /34比特的位宽转换； 前向纠错译码器 1406， 用于对所述位宽转换后的数据流进行前向纠错译码；

32比特到 34比特译码器 1408， 用于对所述前向纠错译码后的数据流进行 32比特到 34比特 的译码；

8比特 /10比特编码器 1410， 用于对所述 32比特到 34比特的译码后的数据流进行 8比特 /10 比特的编码；

第四接口单元 1412， 用于发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。 进一步地， 所述光网络设备还包括：

第二同步单元 1402， 用于对所述接收的数据流进行同步。

进一步地， 所述光网络设备还包括：

解扰器， 用于对所述前向纠错译码后的数据流中， 除所述第一同步头或者所述第二同步 头之外的数据流进行解扰。 所述解扰器在图 14中未进行标识， 扰码器可以为一独立设备， 位 于 32比特 /34比特译码器 1408与前向纠错译码器 1406之间；也可以将所述扰码器集成在所述 32 比特 /34比特译码器 1408内部。

具体地， 所述 2比特 /34比特译码器 1408 (即 32比特到 34比特译码器 1408 ) 的内部组成结 构如图 15所示， 包括：

第一解析单元 1500， 用于解析所述前向纠错译码后的数据流， 输出 51个数据块； 其中， 所述任意一数据块为第二控制字符块或数据字符块；任意一个第二控制字符块为 4个比特的二 进制码， 任意一个数据字符块为 8个比特的二进制码；

第二解析单元 1502， 用于解析所述任意一数据块， 获得所述任意一数据块的同步头； 其 中，所述同步头包括：第一同步头或者第二同步头；所述第一同步头包括 2比特的第一标识码， 所述第一标识码用于标识所述数据块均为数据字符块，所述第二同步头包括 2比特的第二标识 码， 所述第二标识码用于标识所述数据块中有至少一个第二控制字符块。

第二判断单元 1504，用于判断所述任意一数据块的同步头是第一同步头还是第二同步头。 进一步地， 所述 32比特到 34比特译码器还包括：

第三处理单元 1506， 用于若所述同步头是第一同步头， 则删除所述第一同步头， 输出删 除所述第一同步头后的数据块。

进一步地，所述 32比特到 34比特译码器还包括第四处理单元 1508，所述第四处理单元 1508 具体包括：

映射码解析单元 1510， 用于若所述同步头是第二同步头， 则解析所述数据块， 获得 4个比 特的控制字符块位置映射码；

第二控制字符转换单元 1512， 用于根据所述控制字符块位置映射码， 获得所述数据块中 所述第二控制字符块的个数和所述第二控制字符块在所述数据块的位置； 根据所述第二控制 字符块的个数和所述第二控制字符块在所述数据块的位置， 将所述数据块中的第二控制字符 块相应地转换成 8个比特的第一控制字符块；

同步头删除单元 1514， 用于删除所述数据块中的所述第二同步头和所述控制字符块位置 映射码， 其中所述控制字符块位置映射码位于所述第二同步头之后并紧邻所述第二同步头； 第二输出单元 1516， 用于输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述 第一控制字符块和 /或所述数据字符块， 其中， 所述任意一所述第一控制字符块或者任意一所 述数据字符块为 8比特的二进制码。

进一步地， 所述第二输出单元 1516， 具体用于若所述数据块中还包括至少一个数据字符 块， 则不对所述数据块中的数据字符块进行任何处理， 保留所述数据字符块； 输出处理后的 数据块， 其中， 所述处理后的数据块包括： 所述第一控制字符和所述数据字符块。

其中， 上述 32比特到 34比特的编码过程的逆过程， 所述 32比特到 34比特的译码过程， 具 体如下：

例一： 以图 4为例， 解析输入的 34比特的数据流， 判断所述输入的数据流中最先输入的 2 比特， 所述 2比特为同步头； 其中， 所述同步头包括： 第一同步头或者第二同步头； 其中所述 第一同步头包括 2比特的第一标识码，所述第一标识码用于标识所述输入的数据块均为数据字 符块； 所述第二同步头包括 2比特的第二标识码， 所述第二标识码用于标识所述输入的数据块 中有至少一个第二控制字符块。

若解析出所述同步头位" 01"， 确定为第一标识码， 即所述输入的数据块均为数据字符块 (预先预定第一标识码 "01"标识数据块均为数据字符块， "10"标识数据块有至少一个第二 控制字符块）。

进一步地， 删除所述第一同步头 "01"， 将剩余的 4个数据字符块不做任何处理， 直接输 出， 最后输出的数据块为 32比特的 "D0D1D2D3"。

例二： 以图 6为例， 解析所述输入的 34比特的数据流， 获得所述数据流的同步头的值， 若 所述 SH的值为 "10"， 则根据预先设置的第一标识码与第二标识码的值， 获知所述输入的数据 流中至少有一个第二控制字符块， 所述同步头为第二同步头。

进一步对所述第二同步头 "10"后的 4比特进行解析， 若所述第二同步头后的 4比特为控 制字符块位置映射码， 若为 "1000"， 则根据所述 " 1000"， 可知所述控制字符块位置映射码 后的数据块中的第一个数据块为第二控制字符块， 其余 3个数据块为数据字符块。

进一步地， 根据上述的解析， 对一个数据块进行进一步解析， 若解析出输入的数据流为

"10 1000 K0D1D2D3", 则对 " K0"进行进一步解析， 查找图 5所示的控制字符块转换表， 输 入 4比特的第二控制字符块， 查表输出 8比特的第一控制字符块 "C0"， 其余的 3个数据字符块 不做任何转换， 则输出进行转换后的 4个 8比特数据块： "C0D1D2D3", 共 32比特。

例三： 以图 7为例， 解析所述输入的 34比特的数据流， 获得所述数据流的同步头的值， 若 所述 SH的值为 "10"。

进一步对所述第二同步头 "10"后的 4比特进行解析， 若所述第二同步头后的 4比特为控 制字符块位置映射码， 若为 "1010"， 则根据所述 " 1010"， 可知所述控制字符块位置映射码 后的数据块中的第一个数据块为第二控制字符块， 第三个数据块也为第二控制字符块， 第二 个数据块为数据字符块， 第四个数据块为数据字符块。 进一步地， 由于根据上述控制字符块位置映射码， 获知所述输入的 34比特的数据流中有 至少两个控制字符块， 则根据 32比特到 34比特的编码规则， 获知所述输入的数据流中最后 4 比特位任意填充的二进制码（2比特第二同步头 +4比特控制字符块位置映射码 +4比特第二控制 字符块 +8比特的数据字符块 +4比特第二控制字符块 +8比特的数据字符块 =30比特， 剩余 4比特 为任意填充的二进制码）， 这里可以通过上述的分析， 直接删除所述数据块最后的 4比特任意 填充的二进制码， 也可以不对最后的任意填充的二进制码做进一步处理， 因为最后可以根据 4 比特的第二控制符块查表转换成 8比特的第一控制字符块后，任意填充的二进制码就自动被屏 蔽了， 直接输出转换后的第一控制字符和数据字符即可。

进一步地， 对第一个数据块和第三个数据块进行进一步解析， 若解析出输入的数据流为 " 10 1010 K0D1K2D3 ", 则对 "K0 " 以及 "K2 "进行进一步解析， 查找图 5所示的控制字符块 转换表， 输入 4比特的第二控制字符块， 查表分别输出 8比特的第一控制字符块" CO "和" C2 "， 第二个数据块以及第四个数据块为数据字符块， 不做任何转换， 最终输出进行转换后的 4个 8 比特数据块： "C0D1D2D3 ", 共 32比特。 另外， 由于所述输入的数据块中的第二控制字符块的 个数至少有两个， 所以在输入的数据块中的最后几个比特为任意填充的二进制码， 目的是为 了保证输入的数据块有 34比特， 在 32比特到 34比特的译码过程中， 所述任意填充的二进制码 可以不用理会， 根据通过查控制字符块转换表， 将 4比特的第二控制字符转换 8比特的第一控 制字符块， 就不存在任意填充的二进制码。

通过上述对所述光网络设备的各个模块的功能的介绍， 本发明实施例提供的这种光网络 设备解决了现有光网络系统的译码方式导致系统开销大且不能对线路进行检测的问题， 在线 路速率不变的情况下， 采用新的编码方式， 减少了系统的开销， 同时实现了线路的检测， 实 现简单， 极大的提高了系统的各项性能。

本发明实施例还提供了一种通信系统， 所述通信系统至少包括两个光网络设备， 具体的 所述第一光网络设备如图 12所示， 第二光网络设备如图 14所示。

具体地， 第一光网络设备包括：

第一接口单元 1200， 用于以某一线路速率从物理媒介附加层接收数据流， 所述数据流为 经过 8比特 /10比特编码后的数据流， 并对所述接收的数据流进行串并转换；

8比特 /10比特译码器 1204， 用于对所述接收的数据流进行 8比特 /10比特的译码， 输出 8 比特 /10比特译码后的数据流；

32比特到 34比特编码器 1206， 用于对所述输出的 8比特 /10比特译码后的数据流进行 32比 特到 34比特的编码， 输出 32比特到 34比特编码后的数据流；

前向纠错编码器 1208， 用于对所述输出的 32比特到 34比特编码后的数据流进行前向纠错 编码， 输出前向纠错编码后的数据流；

第一位宽转换器 1210，用于对所述输出的前向纠错编码后的数据流进行 34比特 /10比特的 位宽转换；

第二接口单元 1212， 用于以所述的线路速率发送所述位宽转换后的数据流到物理介质相 关层。

所述第一光网络设备还包括：

第一同步单元 1202， 用于对所述 8比特 /10比特编码后的数据流进行同步。

所述第一光网路设备还包括：

扰码器， 用于对所述 32比特到 34比特的编码后的数据流中， 除所述第一同步头或者所述 第二同步头之外的数据流进行扰码。 所述扰码器在图 12中未进行标识， 扰码器可以为一独立 设备， 位于 32比特 /34比特编码器 1206与前向纠错编码器 1208之间； 也可以将所述扰码器集成 在所述 32比特 /34比特编码器 1206内部。

所述第二光网络设备还包括：

第三接口单元 1400， 用于以某一线路速率从物理介质相关层接收数据流， 所述数据流为 经过 32比特到 34比特编码后的数据流；

第二位宽转换器 1404， 用于对所述接收的数据流进行 10比特 /34比特的位宽转换； 前向纠错译码器 1406， 用于对所述位宽转换后的数据流进行前向纠错译码；

32比特到 34比特译码器 1408， 用于对所述前向纠错译码后的数据流进行 32比特到 34比特 的译码；

8比特 /10比特编码器 1410， 用于对所述 32比特到 34比特的译码后的数据流进行 8比特 /10 比特的编码；

第四接口单元 1412， 用于发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。 进一步地， 所述第二光网络设备还包括：

第二同步单元 1402， 用于对所述接收的数据流进行同步。

进一步地， 所述第二光网络设备还包括：

解扰器， 用于对所述前向纠错译码后的数据流中， 除所述第一同步头或者所述第二同步 头之外的数据流进行解扰。 所述解扰器在图 14中未进行标识， 扰码器可以为一独立设备， 位 于 32比特 /34比特译码器 1408与前向纠错译码器 1406之间；也可以将所述扰码器集成在所述 32 比特 /34比特译码器 1408内部。

具体的所述 32比特到 34比特编码器以及所述所述 32比特到 34比特译码器的内部组成结构 请分别参见图 13和图 15以及对应的实施例的描述， 这里就不再赘述。

本发明实施例还提供了一种光网络系统， 如图 16所示。 所述光网络系统可以为 WDMP0N系 统， 也可以为 GE系统。

所述光网络系统至少包括： 光线路终端 1600和光网络单元 1602， 所述光线路终， 1600包括 如图 12所述的任意一第一光网络设备以及所述光网络单元 1602包括如图 14所述的任意一第二 光网络设备； 或者， 所述光网络单元 1602包括如图 12所述的任意一第一光网络设备以及所述 光线路终端 1600包括如图 14所述的任意一第二光网络设备。 具体的第一光网络设备以及第二 光网络设备的组成结构请参见图 12以及图 14的相应的实施例的描述； 进一步地， 具体的所述 32比特到 34比特编码器以及所述所述 32比特到 34比特译码器的内部组成结构请分别参见图 13 和图 15以及对应的实施例的描述， 这里就不再赘述。

本发明实施例提供的一种通信系统或者光网络系统， 至少包括两个光网络设备， 通过第 一光网络设备对接收的数据流进行 32比特到 34比特的编码以及 FEC编码，输出编码后的数据流 给所述第二光网络设备，所述第二光网络设备对所述接收的数据流进行 FEC译码以及 32比特到 34比特的译码， 然后输出所述译码后的数据流， 实现了一种新的编码方式， 节省了线路的带 宽资源， 同时在不中断业务的情况下可以实现对线路的监测， 实现简单， 极大的提高了系统 的各项性能。

本发明实施例还提供给了一种信号处理的计算机系统， 如图 17所示， 所述计算机系统采 用通用计算机系统结构， 所述计算机系统执行信号处理的动作包括：

第一输入设备 1700， 用于接收数据；

第一输出设备 1702， 用于发送所述数据；

第一存储器 1704， 用于存储程序， 包括：

第一接口单元， 用于以某一线路速率从物理媒介附加层接收数据流， 所述数据流为经过 8 比特 /10比特编码后的数据流， 并对所述接收的数据流进行串并转换；

8比特 /10比特译码器，用于对所述接收的数据流进行 8比特 /10比特的译码，输出 8比特 /10 比特译码后的数据流；

32比特到 34比特编码器， 用于对所述输出的 8比特 /10比特译码后的数据流进行 32比特到 34比特的编码， 输出 32比特到 34比特编码后的数据流；

前向纠错编码器，用于对所述输出的 32比特到 34比特编码后的数据流进行前向纠错编码， 输出前向纠错编码后的数据流；

第一位宽转换器，用于对所述输出的前向纠错编码后的数据流进行 34比特 /10比特的位宽 转换；

第二接口单元，用于以所述的线路速率发送所述位宽转换后的数据流到物理介质相关层。 第一处理器 1706， 与所述第一输入设备 1700、 所述第一输出设备 1702和所述第一存储器 1704相耦合， 用于控制执行所述程序。

具体地， 所述计算机系统可具体是基于处理器的计算机， 如通用个人计算机（PC)， 便携 式设备如平板计算机，或智能手机。计算机系统包括总线，第一处理器 1706，第一存储器 1704， 通信接口 1708， 第一输入设备 1700和第一输出设备 1702。 总线可包括一通路， 在计算机各个 部件之间传送信息。 第一处理器 1706可以是一个通用中央处理器 （CPU), 微处理器， 特定应 用集成电路卿 l ication-specific integrated circuit (ASIC) , 或一个或多个用于控制本 发明方案程序执行的集成电路。 计算机系统还包括一个或多个存储器， 可以是只读存储器 read-only memory (ROM) 或可存储静态信息和指令的其他类型的静态存储设备， 随机存取存 储器 random access memory (RAM) 或者可存储信息和指令的其他类型的动态存储设备， 也可 以是磁盘存储器。 这些存储器通过总线与处理器相连接。

所述第一输入设备 1700包括一种装置， 以接收用户输入或者输出的数据和信息， 例如键 盘， 鼠标、 摄像头， 扫描仪， 光笔， 语音输入装置， 触摸屏等。 所述第一输出设备 1702可包 括一种装置， 以允许输出信息给用户， 包括显示屏， 打印机， 扬声器等。 计算机系统还包括 一个通信接口 1708， 使用任何收发器一类的装置， 以便与其他设备或通信网络通信， 如以太 网， 无线接入网 （RAN), 无线局域网（WLAN)等.

所述第一存储器 1704， 如 RAM, 保存有执行本发明方案的程序， 还可以保存有操作系统和 其他应用程序。 执行本发明方案的存储程序或者程序代码保存在存储器中， 并由处理器来控 制执行。

所述第一存储器中执行本发明方案的程序具体包括第一接口单元、 8比特 /10比特译码器、 32比特到 34比特编码器、 前向纠错编码器、 第一位宽转换器以及第二接口单元， 具体的各个 部分的功能的描述请参见图 12以及相应的实施例的描述， 这里就不再赘述。 （注， 本部分目的 是对与发明点相关的装置作出进一步细化， 可根据不同的情况进行结构细分）。 所述信号处理的计算机系统可以应用在 GE系统或者 WDMPON系统的局端设备例如： 光线路 终端， 或者应用在 GE系统或者 WDMPON系统的终端设备例如： 光网络单元或者光网络终端。

本发明实施例还提供给了另一种信号处理的计算机系统， 如图 18所示， 所述计算机系统 采用通用计算机系统结构， 所述计算机系统执行信号处理的动作包括：

第二输入设备 1800， 用于接收数据；

第二输出设备 1802， 用于发送所述数据；

第二存储器 1804， 用于存储程序， 包括：

第三接口单元， 用于以某一线路速率从物理介质相关层接收数据流， 所述数据流为经过 32比特到 34比特编码后的数据流；

第二位宽转换器， 用于对所述接收的数据流进行 10比特 /34比特的位宽转换；

前向纠错译码器， 用于对所述位宽转换后的数据流进行前向纠错译码；

32比特到 34比特译码器， 用于对所述前向纠错译码后的数据流进行 32比特到 34比特的译 码；

8比特 /10比特编码器， 用于对所述 32比特到 34比特的译码后的数据流进行 8比特 /10比特 的编码；

第四接口单元， 用于发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。

具体地， 所述计算机系统可具体是基于处理器的计算机， 如通用个人计算机（PC)， 便携 式设备如平板计算机， 或智能手机。 计算机系统包括总线， 处理器， 存储器， 通信接口， 输 入设备和输出设备。 总线可包括一通路， 在计算机各个部件之间传送信息。 第二处理器可以 是一个通用中央处理器 （CPU ) , 微处理器， 特定应用集成电路 appl ication-specific integrated circuit (ASIC) , 或一个或多个用于控制本发明方案程序执行的集成电路。 计算 机系统还包括一个或多个存储器， 可以是只读存储器 read-only memory (ROM) 或可存储静态 信息和指令的其他类型的静态存储设备， 随机存取存储器 random access memory (RAM) 或者 可存储信息和指令的其他类型的动态存储设备， 也可以是磁盘存储器。 这些存储器通过总线 与处理器相连接。

所述第一输入设备 1800包括一种装置， 以接收用户输入或者输出的数据和信息， 例如键 盘， 鼠标、 摄像头， 扫描仪， 光笔， 语音输入设备， 触摸屏等。 所述第一输出设备 1802可包 括一种装置， 以允许输出信息给用户， 包括显示屏， 打印机， 扬声器等。 计算机系统还包括 一个通信接口 1808， 使用任何收发器一类的装置， 以便与其他设备或通信网络通信， 如以太 网， 无线接入网 （RAN), 无线局域网（WLAN)等。

所述第二存储器 1804， 如 RAM, 保存有执行本发明方案的程序， 还可以保存有操作系统和 其他应用程序。 执行本发明方案的存储程序或者程序代码保存在存储器中， 并由处理器来控 制执行。

所述第二存储器 1804中执行本发明方案的程序具体包括： 第三接口单元、 第二位宽转换 器、 前向纠错译码器、 32比特到 34比特译码器、 8比特 /10比特编码器、 第四接口单元。 具体 的各个部分的功能的描述请参见图 14以及相应的实施例的描述， 这里就不再赘述。 （注， 本部 分目的是对与发明点相关的装置作出进一步细化， 可根据不同的情况进行结构细分）。

所述信号处理的计算机系统可以应用在 GE系统或者 WDMP0N系统的局端设备例如： 光线路 终端， 或者应用在 GE系统或者 WDMP0N系统的终端设备例如： 光网络单元或者光网络终端。

通过以上的实施方式的描述， 所属领域的技术人员可以清楚地了解到本发明可以用硬件 实现， 或固件实现， 或它们的组合方式来实现。 当使用软件实现时， 可以将上述功能存储在 计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。 计算机可读 介质包括计算机存储介质和通信介质， 其中通信介质包括便于从一个地方向另一个地方传送 计算机程序的任何介质。 存储介质可以是计算机能够存取的任何可用介质。 以此为例但不限 于： 计算机可读介质可以包括 RAM、 ROM, EEPR0M、 CD-ROM或其他光盘存储、 磁盘存储介质或 者其他磁存储设备、 或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并 能够由计算机存取的任何其他介质。 此外。 任何连接可以适当的成为计算机可读介质。 例如， 如果软件是使用同轴电缆、 光纤光缆、 双绞线、 数字用户线 （DSL)或者诸如红外线、 无线电 和微波之类的无线技术从网站、 服务器或者其他远程源传输的， 那么同轴电缆、 光纤光缆、 双绞线、 DSL或者诸如红外线、 无线和微波之类的无线技术包括在所属介质的定影中。 如本发 明所使用的，盘（Disk)和碟（disc )包括压缩光碟（CD)、激光碟、光碟、数字通用光碟（DVD)、 软盘和蓝光光碟， 其中盘通常磁性的复制数据， 而碟则用激光来光学的复制数据。 上面的组 合也应当包括在计算机可读介质的保护范围之内。

总之， 以上所述仅为本发明技术方案的较佳实施例而已， 并非用于限定本发明的保护范 围。 凡在本发明的精神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发 明的保护范围之内。

Claims (1)

1. 权利 要求

   1、 一种光网络系统的通信方法， 其特征在于， 所述通信方法包括：

   以某一线路速率从物理媒介附加层接收数据流，所述数据流为经过 8比特 /10比特编码 后的数据流；

   对所述接收的数据流进行 8比特 /10比特的译码；

   对所述 8比特 /10比特的译码后的数据流进行 32比特到 34比特的编码；

   对所述 32比特到 34比特编码后的数据流进行前向纠错编码；

   对所述前向纠错编码后的数据流进行 34比特 /10比特的位宽转换；

   以所述的线路速率发送所述位宽转换后的数据流到物理介质相关层。

   2、 根据权利要求 1所述的通信方法， 其特征在于， 所述对所述 8比特 /10比特的译码后 的数据流进行 32比特到 34比特的编码步骤之前还包括：

   依次连续接收所述 8比特 /10比特的译码后的数据流， 形成 4个数据块； 其中， 所述任 意一数据块为第一控制字符块或数据字符块；任意一个第一控制字符块或者任意一个数据 字符块为 8比特的二进制码；

   判断所述 4个数据块中是否有第一控制字符块。

   3、 根据权利要求 2所述的通信方法， 其特征在于， 所述对所述 8比特 /10比特的译码后 的数据流进行 32比特到 34比特的编码具体包括：

   若所述 4个数据块中没有第一控制字符块，则在所述 4个数据块中的第一个数据块的头 部增加第一同步头， 输出所述增加第一同步头后的数据块； 其中， 所述第一个数据块为最 先输入的 8个比特二进制码； 所述第一同步头包括 2个比特的第一标识码， 所述第一标识码 用于标识所述数据块均为数据字符块。

   4、 根据权利要求 2所述的通信方法， 其特征在于， 所述对所述 8比特 /10比特的译码后 的数据流进行 32比特到 34比特的编码具体包括：

   若所述 4个数据块中有至少一个第一控制字符块，则在所述 4个数据块中的第一个数据 块的头部增加第二同步头； 其中， 所述第一个数据块为最先输入的 8个比特二进制码； 所 述第二同步头包括 2个比特的第二标识码， 所述第二标识码用于标识所述数据块中有至少 一个第一控制字符块；

   根据所述 4个数据块中第一控制字符块的个数和所述第一控制块所在所述数据块的位 置， 生成 4比特的控制字符块位置映射码， 并将所述控制字符块位置映射码设置在所述第 二同步头之后并紧邻所述第二同步头；

   将所述 4个数据块中的第一控制字符块都相应地转换成 4个比特的第二控制字符块； 输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控制字 符块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理后的数据块包括所述 第二同步头、所述控制字符块位置映射码、所述转换后的第二控制字符块和所述数据字符 块。

   5、根据权利要求 4所述的通信方法，其特征在于，所述输出处理后的数据块具体包括: 若所述 4个数据块中还包括至少一个数据字符块， 则对所述 4个数据块中的数据字符块 不做任何处理， 保留所述数据块中的数据字符块；

   输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二同步头、 所述控制字 符块位置映射码、 所述转换后的第二控制字符块以及所述数据字符块的数据块。

   6、 根据权利要求 4或者 5所述的通信方法， 其特征在于， 所述方法还包括：

   判断所述输出处理后的数据块所包含的比特个数是否为 34比特；

   若输出处理后的数据块所包含的比特个数不足 34比特， 则在所述输出处理后的数据块 中最后一个数据块的尾部添加随机数， 直至所述输出处理后的数据块的比特个数为 34比 特； 其中， 所述随机数为随机产生的二进制码。

   7、 根据权利要求 1所述的通信方法， 其特征在于， 所述以某一线路速率从物理媒介附 加层接收数据流的步骤之后还包括：

   对所述 8比特 /10比特编码后的数据流进行同步。

   8、 根据权利要求 1所述的通信方法， 其特征在于， 所述对所述 8比特 /10比特的译码后 的数据流进行 32比特到 34比特的编码的步骤之后还包括：

   对所述 32比特到 34比特的编码后的数据流中，除所述第一同步头或者所述第二同步头 之外的数据流进行扰码。

   9、 一种光网络系统的通信方法， 其特征在于， 所述通信方法包括：

   以某一线路速率从物理介质相关层接收数据流，所述数据流为经过 32比特到 34比特编 码后的数据流；

   对所述接收的数据流进行 10比特 /34比特的位宽转换；

   对所述位宽转换后的数据流进行前向纠错译码；

   对所述前向纠错译码后的数据流进行 32比特到 34比特的译码；

   33 对所述 32比特到 34比特的译码后的数据流进行 8比特 /10比特的编码； 发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。

   10、 根据权利要求 9所述的通信方法， 其特征在于， 所述对所述前向纠错译码后的数 据流进行 32比特到 34比特的译码的步骤之前还包括：

   解析所述前向纠错译码后的数据流， 输出 51个数据块； 其中， 所述任意一数据块为第 二控制字符块或数据字符块； 任意一个第二控制字符块为 4个比特的二进制码， 任意一个 数据字符块为 8个比特的二进制码；

   解析所述任意一数据块， 获得所述任意一数据块的同步头； 其中， 所述同步头包括： 第一同步头或者第二同步头； 所述第一同步头包括 2比特的第一标识码， 所述第一标识码 用于标识所述数据块均为数据字符块， 所述第二同步头包括 2比特的第二标识码， 所述第 二标识码用于标识所述数据块中有至少一个第二控制字符块。

   判断所述任意一数据块的同步头是第一同步头还是第二同步头。

   11、 根据权利要求 10所述的通信方法， 其特征在于， 所述对所述前向纠错译码后的数 据流进行 32比特到 34比特的译码的步骤具体包括：

   若所述同步头是第一同步头， 则删除所述第一同步头， 输出删除所述第一同步头后的 数据块。

   12、 根据权利要求 10所述的通信方法， 其特征在于， 所述对所述前向纠错译码后的数 据流进行 32比特到 34比特的译码的步骤具体包括：

   若所述同步头是第二同步头， 则解析所述数据块， 获得 4个比特的控制字符块位置映 射码；

   根据所述控制字符块位置映射码，获得所述数据块中所述第二控制字符块的个数和所 述第二控制字符块在所述数据块的位置；

   根据所述第二控制字符块的个数和所述第二控制字符块在所述数据块的位置，将所述 数据块中的第二控制字符块相应地转换成 8个比特的第一控制字符块；

   删除所述数据块中的所述第二同步头和所述控制字符块位置映射码，其中所述控制字 符块位置映射码位于所述第二同步头之后并紧邻所述第二同步头；

   输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第一控制字符块和 /或 所述数据字符块， 其中， 所述任意一所述第一控制字符块或者任意一所述数据字符块为 8 比特的二进制码。

   34 13、 根据权利要求 12所述的通信方法， 其特征在于， 所述输出处理后的数据块的步骤 具体包括：

   若所述数据块中还包括至少一个数据字符块，则不对所述数据块中的数据字符块进行 任何处理， 保留所述数据字符块；

   输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第一控制字符和所述数 据字符块。

   14、 根据权利要求 9所述的通信方法， 其特征在于， 所述对所述接收的数据流进行 10 比特 /34比特的位宽转换的步骤之前还包括：

   对所述接收的数据流进行同步。

   15、 根据权利要求 9所述的通信方法， 其特征在于， 所述对所述前向纠错译码后的数 据流进行 32比特到 34比特的译码的步骤之前还包括：

   对所述前向纠错译码后的数据流中，除所述第一同步头或者所述第二同步头之外的数 据流进行解扰。

   16、 一种光网络设备， 其特征在于， 所述光网络设备包括：

   第一接口单元， 用于以某一线路速率从物理媒介附加层接收数据流， 所述数据流为经 过 8比特 /10比特编码后的数据流， 并对所述接收的数据流进行串并转换；

   8比特 /10比特译码器， 用于对所述接收的数据流进行 8比特 /10比特的译码， 输出 8比 特 /10比特译码后的数据流；

   32比特到 34比特编码器，用于对所述输出的 8比特 /10比特译码后的数据流进行 32比特 到 34比特的编码， 输出 32比特到 34比特编码后的数据流；

   前向纠错编码器，用于对所述输出的 32比特到 34比特编码后的数据流进行前向纠错编 码， 输出前向纠错编码后的数据流；

   第一位宽转换器， 用于对所述输出的前向纠错编码后的数据流进行 34比特 /10比特的 位宽转换；

   第二接口单元，用于以所述的线路速率发送所述位宽转换后的数据流到物理介质相关 层。

   17、 根据权利要求 16所述的光网络设备， 其特征在于， 所述 32比特到 34比特编码器包 括：

   第一接收单元， 用于依次连续接收所述 8比特 /10比特的译码后的数据流， 形成 4个数

   35 据块； 其中， 所述任意一数据块为第一控制字符块或数据字符块； 任意一个第一控制字符 块或者任意一个数据字符块为 8比特的二进制码；

   第一判断单元， 用于判断所述 4个数据块中是否有第一控制字符块。

   18、 根据权利要求 17所述的光网络设备， 其特征在于， 所述 32比特到 34比特编码器还 包括：

   第一处理单元， 用于若所述 4个数据块中没有第一控制字符块， 则在所述 4个数据块中 的第一个数据块的头部增加第一同步头， 输出所述增加第一同步头后的数据块； 其中， 所 述第一个数据块为最先输入的 8个比特二进制码；所述第一同步头包括 2个比特的第一标识 码， 所述第一标识码用于标识所述数据块均为数据字符块。

   19、 根据权利要求 17所述的光网络设备， 其特征在于， 所述 32比特到 34比特编码器还 包括第二处理单元， 所述第二处理单元具体包括：

   同步头生成单元， 用于若所述 4个数据块中有至少一个第一控制字符块， 则在所述 4 个数据块中的第一个数据块的头部增加第二同步头； 其中， 所述第一个数据块为最先输入 的 8个比特二进制码； 所述第二同步头包括 2个比特的第二标识码， 所述第二标识码用于标 识所述数据块中有至少一个第一控制字符块；

   映射码生成单元， 用于根据所述 4个数据块中第一控制字符块的个数和所述第一控制 块所在所述数据块的位置， 生成 4比特的控制字符块位置映射码， 并将所述控制字符块位 置映射码设置在所述第二同步头之后并紧邻所述第二同步头；

   第一控制字符块转换单元， 用于将所述 4个数据块中的第一控制字符块都相应地转换 成 4个比特的第二控制字符块；

   第一输出单元， 用于输出处理后的数据块， 其中， 所述处理后的数据块包括所述第二 同步头、 所述控制字符块位置映射码以及所述转换后的第二控制字符块， 或者， 所述处理 后的数据块包括所述第二同步头、所述控制字符块位置映射码、所述转换后的第二控制字 符块和所述数据字符块。

   20、 根据权利要求 19所述的光网络设备， 其特征在于， 所述第一输出单元， 具体用于 若所述 4个数据块中还包括至少一个数据字符块，则对所述 4个数据块中的数据字符块不做 任何处理， 保留所述数据块中的数据字符块； 输出处理后的数据块， 其中， 所述处理后的 数据块包括所述第二同步头、所述控制字符块位置映射码、所述转换后的第二控制字符块 以及所述数据字符块的数据块。

   36 21、 根据权利要求 19所述的光网络设备， 其特征在于， 所述第一输出单元， 还用于判 断所述输出处理后的数据块所包含的比特个数是否为 34比特；若输出处理后的数据块所包 含的比特个数不足 34比特， 则在所述输出处理后的数据块的尾部添加随机数， 直至所述输 出处理后的数据块的比特个数为 34比特； 其中， 所述随机数为随机产生的二进制码。

   22、 根据权利要求 16所述的光网络设备， 其特征在于， 所述光网络设备还包括： 第一同步单元， 用于对所述 8比特 /10比特编码后的数据流进行同步。

   23、 根据权利要求 16所述的光网络设备， 其特征在于， 所述光网络设备还包括： 扰码 器， 用于对所述 32比特到 34比特的编码后的数据流中， 除所述第一同步头或者所述第二同 步头之外的数据流进行扰码。

   24、 一种光网络设备， 其特征在于， 所述光网络设备包括：

   第三接口单元， 用于以某一线路速率从物理介质相关层接收数据流， 所述数据流为经 过 32比特到 34比特编码后的数据流；

   第二位宽转换器， 用于对所述接收的数据流进行 10比特 /34比特的位宽转换； 前向纠错译码器， 用于对所述位宽转换后的数据流进行前向纠错译码；

   32比特到 34比特译码器，用于对所述前向纠错译码后的数据流进行 32比特到 34比特的 译码；

   8比特 /10比特编码器， 用于对所述 32比特到 34比特的译码后的数据流进行 8比特 /10 比特的编码；

   第四接口单元， 用于发送所述 8比特 /10比特的编码后的数据流到物理媒介附加层。 25、 根据权利要求 24所述的光网络设备， 其特征在于， 所述 32比特到 34比特译码器包 括：

   第一解析单元， 用于解析所述前向纠错译码后的数据流， 输出 51个数据块； 其中， 所 述任意一数据块为第二控制字符块或数据字符块； 任意一个第二控制字符块为 4个比特的 二进制码， 任意一个数据字符块为 8个比特的二进制码；

   第二解析单元，用于解析所述任意一数据块，获得所述任意一数据块的同步头；其中， 所述同步头包括： 第一同步头或者第二同步头； 所述第一同步头包括 2比特的第一标识码， 所述第一标识码用于标识所述数据块均为数据字符块， 所述第二同步头包括 2比特的第二 标识码， 所述第二标识码用于标识所述数据块中有至少一个第二控制字符块。

   第二判断单元， 用于判断所述任意一数据块的同步头是第一同步头还是第二同步头。

   37 26、 根据权利要求 24所述的光网络设备， 其特征在于， 所述 32比特到 34比特译码器还 包括：

   第三处理单元， 用于若所述同步头是第一同步头， 则删除所述第一同步头， 输出删除 所述第一同步头后的数据块。

   27、 根据权利要求 24所述的光网络设备， 其特征在于， 所述 32比特到 34比特译码器还 包括第四处理单元， 所述第四处理单元具体包括：

   映射码解析单元， 用于若所述同步头是第二同步头， 则解析所述数据块， 获得 4个比 特的控制字符块位置映射码；

   第二控制字符转换单元， 用于根据所述控制字符块位置映射码， 获得所述数据块中所 述第二控制字符块的个数和所述第二控制字符块在所述数据块的位置；根据所述第二控制 字符块的个数和所述第二控制字符块在所述数据块的位置，将所述数据块中的第二控制字 符块相应地转换成 8个比特的第一控制字符块；

   同步头删除单元，用于删除所述数据块中的所述第二同步头和所述控制字符块位置映 射码， 其中所述控制字符块位置映射码位于所述第二同步头之后并紧邻所述第二同步头； 第二输出单元， 用于输出处理后的数据块， 其中， 所述处理后的数据块包括： 所述第 一控制字符块和 /或所述数据字符块， 其中， 所述任意一所述第一控制字符块或者任意一 所述数据字符块为 8比特的二进制码。

   28、 根据权利要求 27所述的光网络设备， 其特征在于， 所述第二输出单元， 具体用于 若所述数据块中还包括至少一个数据字符块，则不对所述数据块中的数据字符块进行任何 处理， 保留所述数据字符块； 输出处理后的数据块， 其中， 所述处理后的数据块包括： 所 述第一控制字符和所述数据字符块。

   29、 根据权利要求 24所述的光网络设备， 其特征在于， 所述光网络设备还包括： 第二同步单元， 用于对所述接收的数据流进行同步。

   30、 根据权利要求 24所述的光网络设备， 其特征在于， 所述光网络设备还包括： 解扰器， 用于对所述前向纠错译码后的数据流中， 除所述第一同步头或者所述第二同 步头之外的数据流进行解扰。

   31、 一种通信系统， 其特征在于， 所述通信系统至少包括： 如权利要求 16-23所述的 任意一光网络设备和如权利要求 24-30所述的任意一光网络设备。

   32、 一种光网络系统， 所述光网络系统至少包括： 光线路终端和光网络单元， 其特征

   38 在于， 所述光线路终端包括如权利要求 16-23所述的任意一光网络设备； 所述光网络单元 包括如权利要求 24-30所述的任意一光网络设备； 或者，

   所述光网络单元包括如权利要求 16-23所述的任意一光网络设备； 所述光线路终端包 括如权利要求 24-30所述的任意一光网络设备。

   39